JP3676091B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP3676091B2
JP3676091B2 JP22588298A JP22588298A JP3676091B2 JP 3676091 B2 JP3676091 B2 JP 3676091B2 JP 22588298 A JP22588298 A JP 22588298A JP 22588298 A JP22588298 A JP 22588298A JP 3676091 B2 JP3676091 B2 JP 3676091B2
Authority
JP
Japan
Prior art keywords
cap
semiconductor element
semiconductor device
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22588298A
Other languages
English (en)
Other versions
JP2000058686A (ja
Inventor
敦和 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22588298A priority Critical patent/JP3676091B2/ja
Publication of JP2000058686A publication Critical patent/JP2000058686A/ja
Application granted granted Critical
Publication of JP3676091B2 publication Critical patent/JP3676091B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置に係り、特に基板上に配設された半導体素子を封止するキャップを有する半導体装置に関する。
周知のように、半導体装置のパッケージ構造は、内設される半導体素子の特性及び実装される電子機器の要望に対応して種々のものが提案されている。
【０００２】
また、近年では半導体装置に対し、機械的強度を含め高い信頼性が求められており、またこれと共にコスト低減の要求も強くなってきている。
よって、安価でかつ高い信頼性を実現することができる半導体装置が望まれている。
【０００３】
【従来の技術】
図１（A)、（B)は、従来技術における半導体装置の断面図である。
図１（A)に示す従来の半導体素子は、セラミック基板等の多層基板１０上に半導体素子１２をフェースダウンで接合し、その周囲にスティフナーと呼ばれる金属などの枠１４を半導体素子１２と同程度の高さに設けた構成とされている。また、この多層基板１０の上部には、キャップとなる金属等の板部１６が接着材１８により固定された構成とされていた。
【０００４】
また、近年の半導体装置の作動周波数の高速化により、半導体素子１２の周囲にコンデンサ、抵抗等の電子部品２０を搭載する傾向になってきている。従って、キャップとなる板部１６はこの電子部品２０を避けて配設する必要があり、よって板部１６に機械加工により凹部２２を形成し、この凹部２２内に電子部品２０を配設することが行なわれていた。
【０００５】
しかるに、図１（Ａ）に示す構成では、上記のようにスティフナー１４、金属板１６、接着材１８という３種の構成要素を要するために、部品点数が増大し、これに伴い製造工程が複雑化し、よって製品コストが上昇してしまうという問題点があった。また、金属板１６を接着剤１８に接着するに際し、厚さの制御が困難である接着材１８を２枚も必要とする構成であったため、高さ制御が困難であるという問題点があった。
【０００６】
そこで、上記の問題を改善するキャップ構造を有する半導体装置として、図１（B)に示すものが採用されてきた。
図１（B)に示す半導体装置は、底面に半田ボール等の実装用端子２４が形成されたセラミック材等からなる基板１０上に、半導体素子１２が、その回路表面を基板側に向いたいわゆるフェースダウン状態で配置されている。また、半導体素子１２の周囲にはキャパシター、抵抗等の電子部品２０が配置されている。さらに、この半導体素子１２及び電子部品２０を覆うようキャップ２８が配設されている。
【０００７】
このキャップ２８は金属板を例えば絞り加工により所定形状に成形したものであり、半導体素子１２の背面は熱伝導性の高い接着材２６を介してこのキャップ２８と接合された構成となっている。このように、図１（B)の構成の半導体装置では、キャップ２８が絞り加工により形成された一枚の金属板により構成されているため、部品点数の削減を図ることができ、かつ複数の接着材も不要となるため低コストで精度の高い半導体装置を実現することができる。
【０００８】
ここで、キャップ２８と基板１０の接合構造に注目すると、従来ではキャップ２８の外周部分に形成された外周縁２８ａが、接合材２１を介して基板１０と接合することにより、キャップ２８は基板１０に固定される構成とされていた。
【０００９】
【発明が解決しようとする課題】
しかしながら、上述した図１（Ｂ）に示した半導体装置では、キャップ２８が薄く、かつ基板との接合位置がキャップ２８の外周縁２８ａとされ離間していたため、周囲からの機械的衝撃や過重等に対して弱いという問題点があった。
具体的には、図１（Ｂ）に示した半導体装置はキャップ２８内に半導体素子１２と共に電子部品２０をも収納した構成であったため、外周縁２８ａの内側に形成される空間部が大きくなり、特に中央部分における剛性が低下してしまう。よって、上記の過重等が印加された場合、キャップ中央部に変形が発生しやすくなる。また、通常この中央部分は半導体素子１２が配設される位置であるため、キャップ２８に変形が発生した場合半導体素子１２が破壊されやすいという問題があった。
【００１０】
一方、近年の高密度化の進行とともに消費電力が増大し、放熱フィンを設置する場合が多くなっている。この放熱フィンは、通常キャップの上部、即ちキャップの半導体素子が対向する面と反対側の背面上に配設されるものである。しかるに、上記のようにキャップ２８の強度が弱いと、重量の大なる放熱フィンを搭載した場合、この放熱フィンの重量によりキャップ２８が変形してしまうおそれがある。
【００１１】
尚、この放熱フィンは、従来では半導体装置に完全に固定される構成とされており、放熱フィンのみを取り外すことができない構成となっている。従って、半導体装置が故障等、不具合が発生した場合には、半導体装置は放熱フィンとともに取り外され、放熱フィンを再使用することが不可能であるという問題点もあった。
【００１２】
本発明は上記の点に鑑みてなされたものであり、低コストを維持しつつ高い信頼性を実現することができる半導体装置を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するために本発明では、以下に述べる各手段を講じたことを特徴とする。
請求項１記載の発明では、基板と、前記基板上に配設された半導体素子と、前記基板上の前記半導体素子周辺に配設された複数の電子部品と、前記基板に配設されることにより、前記半導体素子を封止するキャップと、前記キャップに形成されており、前記基板と接合される接合部とを具備する半導体装置において、前記接合部を、前記半導体素子の近傍で前記半導体素子を取り囲む周辺に設け、前記キャップの前記接合部より端よりの外周部分は前記基板より離間し、前記複数の電子部品を覆うことを特徴とする。
【００１４】
請求項１記載の発明によれば、キャップが基板と接合する位置を、半導体素子の近傍とすることにより、キャップの強度を向上させることができる。
【００１６】
請求項２記載の発明では、前記キャップは、塑性加工及び切削加工のうちいずれかの方法により形成したものであることを特徴とする。
【００１７】
請求項２記載の発明によれば、塑性加工あるいは切削加工によってキャップを形成することにより、キャップの加工性を向上させることができる。
【００１８】
請求項３記載の発明では、前記キャップの背面に放熱フィンを配設したことを特徴とする。
請求項３記載の発明によれば、キャップの背面に放熱フィンを設けることにより、半導体素子より発した熱を放出することができる。
請求項４記載の発明では、前記キャップの前記半導体素子と対向する領域に開口部を形成すると共に、前記放熱フィンが前記開口部を介して前記半導体素子と接するよう配設し、前記キャップと前記放熱フィンとが協働して前記半導体素子を封止する構成としたことを特徴とする。
【００１９】
請求項４記載の発明によれば、半導体素子上のキャップを開口し、半導体素子に接するように放熱フィンを配置し、放熱フィンとキャップとによって半導体素子を封止することにより、半導体装置の強度を維持しつつ、半導体素子の放熱効果をさらに向上させることができる。
請求項５記載の発明では、前記放熱フィンの外周縁部と、前記キャップの外周縁部とを挟持することにより固定する止め部材を設けたことを特徴とする。
【００２０】
請求項５記載の発明によれば、止め部材によって放熱フィンとキャップとを固定することにより、半導体装置の強度を維持しつつ、放熱フィンの設置を容易にすることができる。
請求項６記載の発明では、前記放熱フィンの一部に、前記キャップと嵌合しこれを固定する凹部を形成したことを特徴とする。
【００２１】
請求項７記載の発明では、前記凹部は、前記キャップを着脱可能に嵌合する構成であることを特徴とする。
請求項６及び７記載の発明によれば、放熱フィンとキャップを固定するための凹部を、放熱フィンに形成し、放熱フィンの脱着を随時可能とすることにより、半導体素子に不具合が発生した場合においても、再度放熱フィンを他の半導体素子において再使用することができる。
【００２５】
【発明の実施の形態】
図２〜図８は本発明における実施例を示す図であり、以下各実施例について説明する。
[ 第１の実施例]
図２は本発明における第１の実施例を示す図である。
【００２６】
図２に示す半導体装置１００の構成は、セラミックあるいはガラス・エポキシ等の樹脂よりなる基板１０２の一方の面に、外部接続端子１０４が形成されており、その反対側の面に、半導体素子１０６がその回路の形成された面を基板１０２側に向けて、いわゆるフェースダウン状態で搭載されている。また半導体素子１０６は、その回路面内に形成されたバンプ１０７が、それと対面する基板１０２上の図示しない電極に接合されている。尚、半導体素子１０６と基板１０２との隙間は、バンプ１０７を保護する等のために、アンダーフィル樹脂１１１により覆われている。さらに、半導体素子１０６の裏面上には熱伝導率の高い接着材１０８が貼り付けてある。
【００２７】
一方、半導体素子１０６の周辺には、コンデンサあるいは抵抗等を内部に含む電子部品１１０が配置されており、半導体素子１０６の裏面の接着材１０８に密着し、かつ電子部品１１０を覆うように、キャップ１１２が形成されている。また、半導体素子１０６と電子部品１１０との間隙の、半導体素子１０６を取り囲む周囲領域において、キャップ１１２は基板１０２表面に接合されている。即ち、図２の断面図ではキャップ１１２は、半導体素子１０６の近傍の基板１０２と２ヶ所において接する凹部（接合部）１１３を有するいわゆるＷ型の形状を有する。
【００２８】
以上のように本実施例では、半導体素子１０６と電子部品１１０とが離間した間隙の、半導体素子１０６近傍の領域において、キャップ１１２が基板１０２と接し、キャップ１１２を支える構造を有する。従って従来のように、基板上のすべての半導体素子及び電子部品を覆うように、キャップと基板との接合部を基板の周辺部に有する図１（B)の断面図に見られる場合に対して、本実施例の構造では、図２の断面図の、基板とキャップの２ヶ所の接合部の間隔が近い。このことは、本実施例のキャップの構造が従来の例に対し、特に半導体素子１０６の上部の領域において、キャップの機械的強度が大であることを意味する。
【００２９】
また半導体素子１０６上部のキャップ１１２の強度が大であることは、後の実施例において述べるように、半導体素子１０６上部のキャップ１１２上に、半導体素子１０６より発生した熱を放出するための放熱フィンを設置した場合でも、その重量に対して、機械的強度を増したキャップ１１２は絶えうるものである。以上のように、本実施例の構造を採ることにより、従来の例において問題であった、半導体素子１０６と電子部品１１０との間の領域において、キャップ１１２の強度不足によるキャップ１１２の変形や、これに伴って発生する半導体素子１０６等の破壊は起きることがない。
【００３０】
[ 第２の実施例]
次に第２の実施例として、図３（Ａ）及び（Ｂ）について説明する。
まず図３（Ａ）は、第１の実施例のキャップ１１２の構造を有する半導体装置に、半導体素子１０６より発生する熱を効率よく外部へ放出するために放熱フィン１２０を設けた構造である。
【００３１】
図３（Ａ）の放熱フィン１２０は、放熱の効率を向上させるために、キャップ１１２の半導体素子１０６上の部分１１２−１及び部品１１０上の部分１１２−２において、キャップ１１２と接する構造とする必要がある。しかしながら、半導体素子１０６と部品１１０との高さが微妙に異なる場合がある。この場合に、キャップ１１２−１及び１１２−２の両部分を同一の高さに微調整し、図３（Ａ）では板部１２２を挿入する場合を示している。尚、キャップ１１２−１と板部１２２、及び板部１２２と放熱フィン１２０、さらにキャップ１１２−２と板部１２２とは、それぞれ接着材により接合されている。
【００３２】
従って本実施例では、放熱フィン１２２を設けることにより、半導体素子１０６が動作中に発生した熱は、上部の板部１２２を介して、放熱フィン１２２へ拡散して伝わり、さらに外部へ発散されることになる。
以上の本実施例のように、キャップ１１２上に放熱フィン１２０を搭載した状態においても、キャップ１１２の機械的強度は保持され、第１の実施例で述べたキャップの構造を採ることによる利点をさらに利用できることを示している。
【００３３】
次に、上記実施例をさらに発展させた実施例について図３（Ｂ）を基に説明する。
図３（Ｂ) に示す構造は、図３（A)に示す実施例の構造の半導体装置に対し、半導体素子１０６上の部分のキャップ１１２を開口して開口部１１４を形成し、さらに開口部１１４を覆い、同時に半導体素子１０６と接するように放熱フィン１２２を配置し、キャップ１１２と放熱フィン１２２とによって半導体素子１０６を封止したものである。
【００３４】
図３（B)の構造では、キャップ１１２の開口部１１４と半導体素子１０６とが基板１０２表面から同一の高さとなるように、必要に応じて半導体素子１０６の裏面上あるいは開口部１１４上には図示しない調整板が設置されている。
さらにキャップ１１２の周辺部１１２−２と開口部１１４との前記高さの相違に応じて放熱フィン１２２の一部片１２２−１が、半導体素子１０６及び開口部１１４と接するように、またさらに放熱フィン片１２２−１とキャップの周辺部１１２−２とが同一の前記高さとなって、放熱フィン１２２をキャップの周辺部１１２−２と放熱フィン片１２２−１とに接するように配置したものである。
【００３５】
上記図３（B)の構造では、図３（A)における構造に対して、放熱フィン１２２とキャップ１１２−２とは、キャップ１１２−２の開口部１１４の周辺の領域において接合しており、放熱フィン１２２を含むキャップ１１２−２の強度は図３（A)の場合と比較して劣る事はない。さらに、半導体素子１０６上に、直接放熱フィン１２２が設置されることによって、半導体素子１０６にて発生した熱の放熱効果を図３（A)の実施例の場合に対してさらに向上させることができる。
【００３６】
[ 第３の実施例]
次に第３の実施例として、図４に示す構造について説明する。
図４に示す構造は、キャップ１１２と放熱フィン１２４との接合の際に、接着材を使用せず、止め部材１２６を使用して固定するものである。
止め部材１２６により、キャップ１１２と放熱フィン１２４とを接合、固定する際に、止め部材１２６を嵌合させる部分である放熱フィン１２４の周辺部１２４−１に、図４のように、放熱フィンの羽部１２４−２を形成しないように、放熱フィン１２４を形成する。
【００３７】
またこの際に、半導体素子１０６の上部の領域において、キャップ１１２−１と放熱フィン１２４との間に隙間が生じる場合には、必要に応じて板部１２７を挿入し、半導体素子１０６とキャップ１１２−１と放熱フィン１２４とを接しせしめることにより、半導体素子１０６において発生した熱を放熱フィンへ拡散させ、放出させることにより、放熱フィンの放熱効果を増大させることができる。
【００３８】
本実施例の場合には、図３の場合の実施例に対して、キャップ１１２と放熱フィン１２４とを接合し、あるいはキャップ１１２と放熱フィン１２４との間隙に板部１２７を介在させて接合する場合に、接着材を使用して接着する工程を必要としない。このため、工程を簡略化でき、止め部材１２６を使用して簡単にキャップ１１２と放熱フィン１２４とを固定することができ、図３の実施例の効果に、さらに放熱フィンの脱着の容易性を付加することができる。
【００３９】
以上のように放熱フィン１２４は、キャップ１１２との脱着が随時可能となるため、半導体素子の不良発生時においては、取り外し再使用することが可能であり、コストを低減する効果を有する。
[ 第４の実施例]
次に第４の実施例として、図５（Ａ）、（Ｂ）に示す構造について説明する。
【００４０】
図５（Ａ）に示す構造は、前実施例における図４の場合において、放熱フィン１２４の構造の一部の、止め部材１２６によってキャップ１１２と放熱フィン１２４とを嵌合させる部分について、次のように変形させた場合の例である。
即ち、図５（Ａ）の放熱フィン１２８に対し、その端部の止め部１２８−１の構造の拡大図を図５（Ｂ）に示す。
【００４１】
図５（Ｂ）に示す放熱フィン１２８の止め部１２８−１は、キャップ１１２の端部１１２−２が嵌合されるように、図５（Ｂ）のような凹部１２８−２を有し、また、放熱フィン１２８の対角部の２ヶ所あるいは角部の４ヶ所に止め部１２８−１を形成し、放熱フィン１２８をキャップ１１２に対して回転させるようにして、キャップ１１２とを嵌合させ固定する構造である。
【００４２】
この場合においても、前実施例と同様に、放熱フィン１２８とキャップ１１２との間の、半導体素子１０６上部の領域において、間隙を生じる場合には、板部１２９を必要に応じて挿入し、半導体素子１０６と放熱フィン１２８とを接しせしめることにより、放熱効果を失わないようにすることができるとともに、板部１２９の設置時は、放熱フィン１２８及び半導体素子１０６との接触においても、接着材を使用する必要はなく、工程が簡略化できる。
【００４３】
以上のように、上記構造の放熱フィンを用いることにより、前実施例である図５における利点に対して、さらに、放熱フィン１２８とキャップ１１２とを固定する工程が簡略化され、止め部１２６を使用する点が省略される。またさらに放熱フィンの脱着が随時可能であって、脱着が極めて容易となるとともに、半導体素子の不良発生時においては、取り外し再使用することが可能であり、製造の際のコスト面において、及び使用する際の利便性において、利点が増大することになる。
【００４４】
[ 第５の実施例]
第５の実施例を図６（Ａ）、（Ｂ）に示す構造について説明する。
図６（Ａ）に示す構造は、第１の実施例における図２に示す構造において、キャップ１１２の、基板との接合部１１３に対して、半導体素子１０６と反対側の領域の部分１１２−２を、さらに、その領域を広げ、その端部１１２−３が、基板１０２よりさらに外方に延在した形のものである。
【００４５】
上記構造とした場合の利点は、図６（Ｂ）に示すように、半導体装置１３０を搬送するためのキャリア１３２中に、半導体装置１３０を、その底部の外部端子を破壊することなく格納することを可能とする点である。
図６（Ｂ）に示すキャリア１３２は、キャリア下部１３２−１及びキャリア上部１３２−２とよりなる。半導体装置１３０をキャリア下部１３２−１に格納する際は、図６（Ａ）の半導体装置１３０のキャップ１１２−３を、キャリア下部１３２−１に形成したキャップ設置部１３２−３に配置する形で行う。その後、キャリア上部１３２−２を、キャリア下部１３２−１上に配置し、半導体装置１３０をキャリア１３２中に格納する。半導体装置１３０をキャリア１３２中に格納した状態においては、半導体装置１３０の全荷重はキャリア設置部１３２−３に加担され、半導体装置１３０中の基板１０２下部の外部端子１０４が、キャリア下部１３２−１の内部に接触することがなく、搬送中に半導体装置１３０は機械的損傷を負う等、破壊されることがない。
【００４６】
また、これと同時に、キャップ１１２をＷ型としたことによるキャップ１１２の強度増大により、キャップ端部１１２−３に半導体装置１３０の全荷重が加担した場合でも、キャップ１１２は変形することがなく、半導体素子１０６に対して、キャップ１１２からの圧縮等の力作用を受けることがなく、半導体素子１０６が破壊される等の影響はない。
【００４７】
以上のように、高い機械的強度を有するＷ型のキャップ１１２を有する半導体装置１３０は、そのキャップの構造を図６のように、その周囲を拡張することによって、キャリア１３２中に格納し、搬送することを可能とするという利点を付加することができる。
[ 第６の実施例]
次に第６の実施例について、図７（Ａ）、（Ｂ）を基に説明する。
【００４８】
本実施例では、図７（Ａ）及び（Ｂ）に示すように、基板としてＴＡＢテープを使用した場合である。
図７（Ａ）は、外形の断面を示し、図７（Ｂ）は、図７（Ａ）中の破線部Ａの拡大図である。
図７（Ａ）において、ＴＡＢテープ基板１４０上に半導体素子１０６が搭載され、半導体素子１０６は、その上面部、及びその周囲のＴＡＢテープ基板１４０上において、接着材１４１を介して、キャップ１１２により封止されている。
【００４９】
ＴＡＢテープ基板１４０の他方の面上には、外部接続端子１４４が形成されている。
さらに、同図（Ｂ）における破線部の拡大図を基に、その構成を説明すると、ＴＡＢテープ基板１４０はポリイミド層１４０−１と銅箔部１４０−２とからなり、ポリイミド層１４０−１中には開口部１４２が形成され、開口部１４２に外部接続端子１４４が嵌合し形成されている。
【００５０】
また、銅箔部１４０−２の一端部上にそのバンプ１０７を配置した半導体素子１０６が配置され、その上部を上述したように接着材１４１を介して、キャップ１１２により覆われている。
さらに、キャップ１１２の縁部１１２−６をTAB テープ基板１４０の外部へ延在させることによって、前実施例において述べたキャリア１３２中に半導体素子１４６を格納することが可能となる。
【００５１】
本実施例のように、ＴＡＢテープのような薄い基板１４０上においても、半導体素子１０６設置部以外の全領域において、キャップ１１２と接合させることにより、機械的強度を有するキャップによって、TAB テープ基板を支えるとともに、半導体装置１４６全体としての強度を保つことができる。また、汎用性が向上しつつあるＴＡＢテープを基板として使用することができ、本発明の有用性も拡大される。
【００５２】
[ 第７の実施例]
最後に、第７の実施例について、図８（Ａ）、（Ｂ）を基に説明する。
図８（Ａ）に示す構造は、基板１０２上に、裏面を基板と接する状態いわゆるフェースアップで配置された２種の半導体素子１０６−１及び１０６−２を有し、半導体素子１０６−１及び１０６−２の周辺部の表面上の電極１４９と、基板１０２上の電極とが金等からなる配線１５０により接続された状態を示す。
【００５３】
さらに半導体素子１０６−１及び１０６−２の表面上の、金線１５０の接続された電極の領域以外、即ち周辺部以外の領域１０６−１’及び１０６−２’において、キャップ１１２に形成された凹部１５４−１及び１５４−２中の接合部１５５−１及び１５５−２が、板部１５６−１及び１５６−２を介して接着材により、キャップ１１２が半導体素子１０６−１及び１０６−２と接着され、配置された状態を示す。
【００５４】
本実施例のキャップの構造は、第１の実施例において形成したＷ型のキャップの形成方法とは異なり、半導体素子１０６−１及び１０６−２に配置された金線１５０との接触を避けるように、Ｗ型の形状の凹部１５４−１及び１５４−２が半導体素子そのものの表面において接する構造を有し、いわば、上述した第１から第６までの実施例におけるＷ型を変形した場合の例である。
【００５５】
図８（Ａ）中のキャップ１１２の下層の、半導体素子１０６−１及び１０６−２の周囲の空間には、図８（B)に示すように、樹脂１５２が充填され、封止された構造となっている。
以上のように、本実施例においては、第１の実施例から第６の実施例におけるキャップとは異なる使用形態を有し、本実施例のように、半導体素子上にキャップの接合部を設けることにより封止した例を示すものである。また第１の実施例から第６の実施例の場合においては、キャップ１１２と基板１０２との接合部を基板１０２上に設ける必要があったのに対し、本実施例では、キャップ１１２と基板１０２との接合部を半導体素子１０６−１あるいは１０６−２上に設けることにより、接合部に相当する面積を基板１０２上に要せず、基板の面積を節約することができ、製造コストを削減することになるとともに、キャップと基板との接合部を半導体素子の外側の周辺部に設ける場合よりも、キャップの強度を増すことができる。
【００５６】
【発明の効果】
上述の如く本発明によれば、次に述べる効果を奏することができる。
請求項１記載の発明では、キャップの強度が増大することにより、半導体素子を保護することができ、半導体装置の信頼性が向上する。
また、キャップの強度が増大することにより、半導体素子を保護することができ、半導体装置の信頼性が向上する。また、電子部品を保護することができ、半導体装置の信頼性が向上する。
【００５７】
請求項２記載の発明では、キャップの加工性を向上させることができ、半導体装置の製造コストを低減することができる。
【００５８】
請求項３記載の発明では、キャップの強度が増大することにより、複数の半導体素子を保護することができるとともに、半導体素子の寿命を増大させ、半導体装置の信頼性が向上する。
請求項４記載の発明では、キャップの強度が増大することにより、複数の半導体素子を保護することができるとともに、半導体素子の寿命を増大させ、半導体装置の信頼性が向上する。
【００５９】
請求項５記載の発明では、放熱フィンの設置が容易となり、放熱フィンの利便性が増大するとともに、半導体装置の信頼性が向上する。
請求項６記載の発明では、放熱フィンの設置が容易となり、放熱フィンの利便性が増大し、半導体装置の製造コストが低減する。
請求項７記載の発明では、放熱フィンを再利用することができるとともに、放熱フィンの脱着が随時可能となり、放熱フィンの利便性が増大し、半導体装置の製造コストが低減する。
【図面の簡単な説明】
【図１】（A)、（B)は従来の一例である半導体装置を示す図である。
【図２】本発明における第１の実施例である半導体装置を示す図である。
【図３】（A)、(B) は本発明における第２の実施例である半導体装置を示す図である。
【図４】本発明における第３の実施例である半導体装置示す図である。
【図５】本発明における第４の実施例である半導体装置を示す図である。
【図６】本発明における第５の実施例である半導体装置を示す図である。
【図７】本発明における第６の実施例である半導体装置を示す図である。
【図８】本発明における第７の実施例である半導体装置を示す図である。
【符号の説明】
１０ 基板
１２ １０６、１０６−１、１０６−２ 半導体素子
１４ スティフナー
１６ 金属板
１８ 接着材
２０ 電子部品
２１ 接合材
２２ 凹部
２４ 外部端子
２６ 接着材
２８ キャップ
２８ａ 外周縁
１００、１３０、１４６ 半導体装置
１０２ 基板
１０４ 外部端子
１０６−１’ 領域
１０６−２’ 領域
１０７ バンプ
１０８ 接着材
１１０ 電子部品
１１１ アンダーフィル樹脂
１１２ キャップ
１１２−１〜６ キャップ周辺部
１１３ 凹部（接合部）
１１４ 開口部
１２０ 放熱フィン
１２２、１２７ 板部
１２２−１、１２４、１２８ 放熱フィン
１２４−１ 放熱フィン端部
１２４−２ 放熱フィン羽部
１２６ 止め部
１２８−１ 放熱フィン端部
１２８−２ 凹部
１２９ 板部
１３２ キャリア
１３２−１ キャリア下部
１３２−２ キャリア上部
１３２−３ キャップ設置部
１４０ ＴＡＢテープ基板
１４０−１ ポリイミド
１４０−２ 銅箔
１４１ 接着材
１４２ 開口部
１４４ 外部端子
１４９ 電極
１５０ 配線
１５２ 樹脂
１５４−１、１５４−２ 凹部
１５５−１、１５５−２ 接合部
１５６−１、１５６−２ 板部

Claims (7)

  1. 基板と、
    前記基板上に配設された半導体素子と、
    前記基板上の前記半導体素子周辺に配設された複数の電子部品と、
    前記基板に配設されることにより、前記半導体素子を封止するキャップと、
    前記キャップに形成されており、前記基板と接合される接合部とを具備する半導体装置において、
    前記接合部を、前記半導体素子の近傍で前記半導体素子を取り囲む周辺に設け、前記キャップの前記接合部より端よりの外周部分は前記基板より離間し、前記複数の電子部品を覆うことを特徴とする半導体装置。
  2. 前記キャップは、塑性加工及び切削加工のうちいずれかの方法により形成したものであることを特徴とする請求項１記載の半導体装置。
  3. 前記キャップの背面に放熱フィンを配設したことを特徴とする請求項１または２記載の半導体装置。
  4. 前記キャップの前記半導体素子と対向する領域に開口部を形成すると共に、前記放熱フィンが前記開口部を介して前記半導体素子と接するよう配設し、
    前記キャップと前記放熱フィンとが協働して前記半導体素子を封止する構成としたことを特徴とする請求項３記載の半導体装置。
  5. 前記放熱フィンの外周縁部と、前記キャップの外周縁部とを挟持することにより固定する止め部材を設けたことを特徴とする請求項３または４記載の半導体装置。
  6. 前記放熱フィンの一部に、前記キャップと嵌合しこれを固定する凹部を形成したことを特徴とする請求項３または４記載の半導体装置。
  7. 前記凹部は、前記キャップを着脱可能に嵌合する構成であることを特徴とする請求項６記載の半導体装置。
JP22588298A 1998-08-10 1998-08-10 半導体装置 Expired - Fee Related JP3676091B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22588298A JP3676091B2 (ja) 1998-08-10 1998-08-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22588298A JP3676091B2 (ja) 1998-08-10 1998-08-10 半導体装置

Publications (2)

Publication Number Publication Date
JP2000058686A JP2000058686A (ja) 2000-02-25
JP3676091B2 true JP3676091B2 (ja) 2005-07-27

Family

ID=16836351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22588298A Expired - Fee Related JP3676091B2 (ja) 1998-08-10 1998-08-10 半導体装置

Country Status (1)

Country Link
JP (1) JP3676091B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4691455B2 (ja) * 2006-02-28 2011-06-01 富士通株式会社 半導体装置
JP5309732B2 (ja) * 2008-07-02 2013-10-09 日本精工株式会社 電動パワーステアリング装置
JP2012054597A (ja) * 2011-11-07 2012-03-15 Renesas Electronics Corp 半導体装置
JP5813552B2 (ja) 2012-03-29 2015-11-17 株式会社東芝 半導体パッケージおよびその製造方法
JP6060527B2 (ja) * 2012-05-31 2017-01-18 株式会社ソシオネクスト 半導体パッケージ
WO2014045671A1 (ja) * 2012-09-21 2014-03-27 株式会社村田製作所 電子機器
JP6199601B2 (ja) * 2013-05-01 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP6578616B1 (ja) * 2018-06-27 2019-09-25 レノボ・シンガポール・プライベート・リミテッド 電子機器

Also Published As

Publication number Publication date
JP2000058686A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
US6195260B1 (en) Flexible printed circuit board unit having electronic parts mounted thereon
KR100342455B1 (ko) 반도체장치및그제조방법
US6664643B2 (en) Semiconductor device and method for manufacturing the same
US20030030134A1 (en) Semiconductor device
US20020140085A1 (en) Semiconductor package including passive elements and method of manufacture
US7388284B1 (en) Integrated circuit package and method of attaching a lid to a substrate of an integrated circuit
US20060249852A1 (en) Flip-chip semiconductor device
JPH07221218A (ja) 半導体装置
JPH1098072A (ja) 半導体装置及びその製造方法
JP2007165420A (ja) 半導体装置
JP3676091B2 (ja) 半導体装置
JPH07202088A (ja) 半導体装置
JP2008085002A (ja) 半導体装置およびその製造方法
JP2007281201A (ja) 半導体装置
JP3460559B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20090039483A1 (en) Heat slug and semiconductor package
JP3374812B2 (ja) 半導体装置
JP4647673B2 (ja) 放熱型多穿孔半導体パッケージ
JPH1117064A (ja) 半導体パッケージ
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JP2001035886A (ja) 半導体装置及びその製造方法
JP2006245396A (ja) 半導体装置及びその製造方法
JP2685039B2 (ja) 半導体装置
JPH1056110A (ja) 半導体用プラスチックパッケージと半導体装置
US20230245948A1 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080513

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090513

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100513

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110513

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120513

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130513

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees