JP2006245396A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006245396A JP2006245396A JP2005060521A JP2005060521A JP2006245396A JP 2006245396 A JP2006245396 A JP 2006245396A JP 2005060521 A JP2005060521 A JP 2005060521A JP 2005060521 A JP2005060521 A JP 2005060521A JP 2006245396 A JP2006245396 A JP 2006245396A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- wiring board
- semiconductor device
- electronic component
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【解決手段】 半導体装置は、第1の面に電子部品の電極に接続される電極パッドが複数設けられ、第1の面の反対面となる第2の面に電子部品の電極に接続される電極パッド及び外部電極端子が複数設けられ、外部電極端子及び電極パッドは必要に応じて配線によって電気的に接続されており、かつ第1の面の周縁には前記周縁に沿ってグランド層が設けられてなる配線基板と、配線基板の第1の面及び前記第2の面に電極を介して前記電極パッドに接続される少なくとも一つの電子部品と、配線基板の第1の面に接続される電子部品を覆うように配線基板に接着剤を介して固定される一面が開口した箱状のキャップとを有し、キャップの開口端面は前記グランド層に対面し、前記接着剤はグランド層の表面とキャップの開口端面との間に介在されている構造になっている。キャップの外周縁から配線基板の外周縁に至る距離は0・5mm以下である。
【選択図】 図4
Description
この混成集積回路装置は、例えば、携帯電話や無線LAN等に組み込まれて使用されている(例えば、非特許文献1参照)。
第1の面に電子部品の電極に接続される電極パッドが複数設けられ、前記第1の面の反対面となる第2の面に電子部品の電極に接続される電極パッド及び外部電極端子が複数設けられ、前記外部電極端子及び前記電極パッドは必要に応じて配線によって電気的にそれぞれ接続されており、かつ前記第1の面の周縁には前記周縁に沿ってグランド層が設けられてなる配線基板と、
前記配線基板の前記第1の面及び前記第2の面に電極を介して前記電極パッドに接続される少なくとも一つの電子部品と、
前記配線基板の前記第1の面に接続される前記電子部品を覆うように前記配線基板に導電性の接着剤を介して固定される一面が開口した箱状の導電体からなるキャップと、
前記外部電極端子に重ねて形成された突起電極とを有し、
前記キャップの開口端面は前記グランド層に対面し、前記接着剤は前記グランド層の表面と前記キャップの開口端面との間に介在されている構造になっている。
(a)第1の面及び前記第1の面の反対面となる第2の面を有し、かつ製品形成部がマトリックス状に配列された配線母基板を準備する工程を有し、
前記製品形成部は、前記配線母基板の枠部から延在する複数の支持片に支持された四角形の配線基板となり、前記配線基板は、第1の面に電子部品の電極に接続される電極パッドが複数設けられ、前記第1の面の反対面となる第2の面に電子部品の電極に接続される電極パッド及び外部電極端子が複数設けられ、前記外部電極端子及び前記電極パッドは必要に応じて配線によって電気的にそれぞれ接続されており、かつ前記第1の面の周縁には前記周縁に沿ってグランド層が設けられる構造となり、
(b)前記各製品形成部に対して、前記第1の面及び前記第2の面に、前記電極パッドに電極を接続することによって少なくとも一つの電子部品をそれぞれ接続する工程と、
(c)前記各製品形成部に対して、一面が開口した箱状の導電体からなるキャップの開口端面を前記グランド層に対面させ、この対面間に予め介在させる導電性の接着剤で前記キャップを前記配線基板に固定して前記配線基板の前記第1の面に接続される前記電子部品を覆う工程と、
(d)前記各製品形成部に対して、前記外部電極端子に重ねて突起電極を形成する工程と、
(e)前記各製品形成部に対して、前記支持片を切断して前記配線基板を個片化する工程とによって製造される。
本実施例2の半導体装置1は、実施例1の半導体装置1において、四角形の箱からなるキャップ3の少なくとも1隅は前記四角形の隣接する2辺にそれぞれ交差する平坦な面取面40で形成した構造になっている。即ち、四角形のキャップ3の角部を四角形のキャップ3の一辺に45度傾いた平坦な面取面40としたものである。これにより、キャップ3の強度が向上する。2ヶ所以上に面取面を設けることも可能である。また、平坦な面取面40の外側に方向識別用マーク19が位置するようにして、方向識別用マーク19を認識しやすいようになっている。
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
Claims (18)
- 第1の面に電子部品の電極に接続される電極パッドが複数設けられ、前記第1の面の反対面となる第2の面に電子部品の電極に接続される電極パッド及び外部電極端子が複数設けられ、前記外部電極端子および前記電極パッドは必要に応じて配線によって電気的にそれぞれ接続されており、かつ前記第1の面の周縁には前記周縁に沿ってグランド層が設けられてなる配線基板と、
前記配線基板の前記第1の面及び前記第2の面に電極を介して前記電極パッドに接続される少なくとも一つの電子部品と、
前記配線基板の前記第1の面に接続される前記電子部品を覆うように前記配線基板に接着剤を介して固定される一面が開口した箱状のキャップとを有し、
前記キャップの開口端面は前記グランド層に対面し、前記接着剤は前記グランド層の表面と前記キャップの開口端面との間に介在されていることを特徴とする半導体装置。 - 前記配線基板は四角形であり、前記キャップは四角形の箱であり、前記キャップの少なくとも1隅は前記四角形の隣接する2辺にそれぞれ交差する平坦な面取面で形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記配線基板の縁には二つ以上の窪みが設けられ、
前記キャップには前記窪みに対応する突起が設けられ、
前記キャップは前記突起を前記窪みに嵌合させて固定されていることを特徴とする請求項1に記載の半導体装置。 - 前記配線基板の前記第1の面に前記キャップを固定しても目視できる方向識別用マークが設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記キャップの外周縁から前記配線基板の外周縁に至る距離が0.2mm〜0.5mm以下であることを特徴とする請求項1に記載の半導体装置。
- 前記電子部品の一部は一面に複数の電極を有する半導体チップであり、前記電子部品の一部は両端に電極を有するチップ型電子部品であることを特徴とする請求項1に記載の半導体装置。
- 前記配線基板の第1の面に接続される前記電子部品において、背の高い前記電子部品に対応する前記キャップ部分には開口が設けられ、前記背の高い電子部品の一部は前記開口内に位置していることを特徴とする請求項1に記載の半導体装置。
- 前記キャップは導電体からなり、前記接着剤は導電性接着剤であることを特徴とする請求項1に記載の半導体装置。
- 前記外部電極端子は突起電極であることを特徴とする請求項1に記載の半導体装置。
- 半導体装置の製造方法であって、
(a)第1の面に電子部品の電極に接続される電極パッドが複数設けられ、前記第1の面の反対面となる第2の面に電子部品の電極に接続される電極パッド及び外部電極端子が複数設けられ、前記外部電極端子及び前記電極パッドは必要に応じて配線によって電気的にそれぞれ接続されており、かつ前記第1の面の周縁には前記周縁に沿ってグランド層が設けられてなる配線基板を準備する工程と、
(b)前記配線基板の前記第1の面及び前記第2の面に、前記電極パッドに電極を接続することによって少なくとも一つの電子部品をそれぞれ接続する工程と、
(c)一面が開口した箱状の導電体からなるキャップの開口端面を前記グランド層に対面させ、この対面間に予め介在させる導電性の接着剤で前記キャップを前記配線基板に固定して前記配線基板の前記第1の面に接続される前記電子部品を覆う工程とを有することを特徴とする半導体装置の製造方法。 - 前記工程(c)の後、(d)前記外部電極端子に重ねて突起電極を形成する工程を有することを特徴とする請求項10に記載の半導体装置の製造方法。
- 前記キャップの外周を構成する辺から前記配線基板の外周を構成する辺との間隔を0.2mm〜0.5mm以下に形成することを特徴とする請求項9に記載の半導体装置の製造方法。
- 半導体装置の製造方法であって、
(a)第1の面及び前記第1の面の反対面となる第2の面を有し、かつ製品形成部がマトリックス状に配列された配線母基板を準備する工程を有し、
前記製品形成部は、前記配線母基板の枠部から延在する複数の支持片に支持された四角形の配線基板となり、前記配線基板は、第1の面に電子部品の電極に接続される電極パッドが複数設けられ、前記第1の面の反対面となる第2の面に電子部品の電極に接続される電極パッド及び外部電極端子が複数設けられ、前記外部電極端子及び前記電極パッドは必要に応じて配線によって電気的にそれぞれ接続されており、かつ前記第1の面の周縁には前記周縁に沿ってグランド層が設けられる構造となり、
(b)前記各製品形成部に対して、前記第1の面及び前記第2の面に、前記電極パッドに電極を接続することによって少なくとも一つの電子部品をそれぞれ接続する工程と、
(c)前記各製品形成部に対して、一面が開口した箱状の導電体からなるキャップの開口端面を前記グランド層に対面させ、この対面間に介在させる導電性の接着剤で前記キャップを前記配線基板に固定して前記配線基板の前記第1の面に接続される前記電子部品を覆う工程と、
(d)前記各製品形成部に対して、前記外部電極端子に重ねて突起電極を形成する工程と、
(e)前記各製品形成部に対して、前記支持片を切断して前記配線基板を個片化する工程とを有することを特徴とする半導体装置の製造方法。 - 前記工程(c)において、前記キャップの開口端面に前記接着剤を塗布し、または前記グランド層の表面に前記接着剤を塗布し、その後前記キャップを前記配線基板に重ねた後、少なくとも前記接着剤部分を一時的に加熱処理し、前記キャップを前記配線基板に固定することを特徴とする請求項13に記載の半導体装置の製造方法。
- 前記製品形成部の前記配線基板の縁に二つ以上の窪みを設けるとともに、この窪みに嵌合する突起を前記キャップに設けておき、前記キャップを前記製品形成部に固定する際、前記キャップの前記突起を前記窪みに嵌合させて前記キャップを固定することを特徴とする請求項13に記載の半導体装置の製造方法。
- 前記製品形成部の前記配線基板の前記第1の面に前記キャップを固定しても目視できる方向識別用マークを設けておき、前記キャップの固定時には前記マークを基準にして前記キャップの位置を決定し、その後前記接着剤で前記キャップを前記配線基板に固定することを特徴とする請求項13に記載の半導体装置の製造方法。
- 前記各製品形成部において、前記キャップの外周を構成する辺から前記配線基板の外周を構成する辺との間隔を0.2mm〜0.5mm以下に形成することを特徴とする請求項13に記載の半導体装置の製造方法。
- 前記各製品形成部の前記第1の面及び第2の面に接続する前記電子部品は、一面に複数の電極を有する半導体チップや両端に電極を有するチップ型電子部品であることを特徴とする請求項13に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005060521A JP4577686B2 (ja) | 2005-03-04 | 2005-03-04 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005060521A JP4577686B2 (ja) | 2005-03-04 | 2005-03-04 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245396A true JP2006245396A (ja) | 2006-09-14 |
JP4577686B2 JP4577686B2 (ja) | 2010-11-10 |
Family
ID=37051466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005060521A Expired - Fee Related JP4577686B2 (ja) | 2005-03-04 | 2005-03-04 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4577686B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009016371A (ja) * | 2007-06-29 | 2009-01-22 | Casio Comput Co Ltd | シールド機能付きモジュールの製造方法 |
JP2010005785A (ja) * | 2007-02-22 | 2010-01-14 | Denso Corp | 半導体装置およびその製造方法 |
JP2010239180A (ja) * | 2009-03-30 | 2010-10-21 | Citizen Finetech Miyota Co Ltd | 圧電デバイスの製造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116089A (ja) * | 1995-10-23 | 1997-05-02 | Kokusai Electric Co Ltd | リードレスモジュール基板 |
JP2002057234A (ja) * | 2000-08-14 | 2002-02-22 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JP2004064604A (ja) * | 2002-07-31 | 2004-02-26 | Kyocera Corp | 送受信制御装置 |
JP2004193404A (ja) * | 2002-12-12 | 2004-07-08 | Alps Electric Co Ltd | 回路モジュール、及びその製造方法 |
JP2004319728A (ja) * | 2003-04-16 | 2004-11-11 | Toyo Commun Equip Co Ltd | シールドキャップ型電子装置 |
JP2005039024A (ja) * | 2003-07-14 | 2005-02-10 | Taiyo Yuden Co Ltd | 回路モジュール |
-
2005
- 2005-03-04 JP JP2005060521A patent/JP4577686B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09116089A (ja) * | 1995-10-23 | 1997-05-02 | Kokusai Electric Co Ltd | リードレスモジュール基板 |
JP2002057234A (ja) * | 2000-08-14 | 2002-02-22 | Murata Mfg Co Ltd | 電子部品およびその製造方法 |
JP2004064604A (ja) * | 2002-07-31 | 2004-02-26 | Kyocera Corp | 送受信制御装置 |
JP2004193404A (ja) * | 2002-12-12 | 2004-07-08 | Alps Electric Co Ltd | 回路モジュール、及びその製造方法 |
JP2004319728A (ja) * | 2003-04-16 | 2004-11-11 | Toyo Commun Equip Co Ltd | シールドキャップ型電子装置 |
JP2005039024A (ja) * | 2003-07-14 | 2005-02-10 | Taiyo Yuden Co Ltd | 回路モジュール |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010005785A (ja) * | 2007-02-22 | 2010-01-14 | Denso Corp | 半導体装置およびその製造方法 |
US8349634B2 (en) | 2007-02-22 | 2013-01-08 | Denso Corporation | Semiconductor device with sealed cap |
JP2009016371A (ja) * | 2007-06-29 | 2009-01-22 | Casio Comput Co Ltd | シールド機能付きモジュールの製造方法 |
JP2010239180A (ja) * | 2009-03-30 | 2010-10-21 | Citizen Finetech Miyota Co Ltd | 圧電デバイスの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4577686B2 (ja) | 2010-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7119425B2 (en) | Stacked multi-chip semiconductor package improving connection reliability of stacked chips | |
US20120086111A1 (en) | Semiconductor device | |
US20060169488A1 (en) | Circuit board mounted with surface mount type circuit component and method for producing the same | |
US10971425B2 (en) | Semiconductor device | |
JP2001196529A (ja) | 半導体装置及びその配線方法 | |
KR20080054347A (ko) | 반도체 장치 및 그 제조 방법 | |
JP4577686B2 (ja) | 半導体装置及びその製造方法 | |
JP4556671B2 (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
JP2006253519A (ja) | 半導体装置 | |
JP3917344B2 (ja) | 半導体装置及び半導体装置の実装方法 | |
JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP4946959B2 (ja) | 半導体装置の製造方法 | |
JP5078631B2 (ja) | 半導体装置 | |
JP4369465B2 (ja) | 半導体装置の製造方法及び半導体マルチパッケージの製造方法 | |
JP4046218B2 (ja) | 電子装置 | |
JPH07106470A (ja) | 半導体装置 | |
JP2005353704A (ja) | 積層型半導体装置及びその製造方法 | |
JP3330445B2 (ja) | フレキシブルプリント基板の保持構造 | |
JP2009176931A (ja) | 半導体装置および電子機器 | |
JP2007059811A (ja) | 電子機器 | |
JP2004095612A (ja) | 半導体装置及び配線基板 | |
JP2004327912A (ja) | 半導体パッケージおよび半導体装置 | |
JP2003031623A (ja) | Cofフィルムを用いた半導体装置及びその製造方法 | |
JPH0576048U (ja) | 電子部品の実装構造 | |
JPH04334050A (ja) | テープキャリア型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20061219 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100414 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100524 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100609 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100804 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100817 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |