JP2001320145A - 電子部品の実装構造および実装方法 - Google Patents

電子部品の実装構造および実装方法

Info

Publication number
JP2001320145A
JP2001320145A JP2000136706A JP2000136706A JP2001320145A JP 2001320145 A JP2001320145 A JP 2001320145A JP 2000136706 A JP2000136706 A JP 2000136706A JP 2000136706 A JP2000136706 A JP 2000136706A JP 2001320145 A JP2001320145 A JP 2001320145A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
resin sheet
thermosetting resin
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000136706A
Other languages
English (en)
Inventor
Hiroyoshi Tamura
浩悦 田村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2000136706A priority Critical patent/JP2001320145A/ja
Publication of JP2001320145A publication Critical patent/JP2001320145A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 接続信頼性を向上した電子部品の実装構造を
提供する。 【解決手段】 配線基板表面に電子部品を実装された電
子部品の実装構造において、配線基板2と電子部品(B
GA)1との間に介在された熱硬化性樹脂シート3aを
備える。熱硬化性樹脂シート3aは、配線基板2と電子
部品1との間のギャップを均一にするように設けられ
る。配線基板2の裏面側には、熱硬化性樹脂シート3b
により接着させたスチフナー4を備え、スチフナー4
は、電子部品1のサイズに対応した外形を有する。はん
だつけと熱硬化性樹脂シート3a,3bの接着とは同時
に行い、電子部品1とスチフナー4とを同時に実装す
る。

Description

【発明の詳細な説明】
【0001】 〔発明の詳細な説明〕本発明は、電子部品の実装構造お
よび実装方法に関し、特に、接続信頼性を向上させた電
子部品の実装構造および実装方法に関する。
【0002】
【従来の技術】従来、配線基板へBGA等の電子部品を
実装するプロセスとして、SMT(Surface M
ount technology)により、はんだ供
給,部品搭載,リフロー,はんだ接続が行われていた。
【0003】
【発明が解決しようとする課題】上述した従来の電子部
品の実装方法では、薄い基板や高密度BGA(Ball
Grid Array)等のリードレス部品に対し、基
板の反り等が発生し、接続信頼性が低くなるという問題
があった。
【0004】また、取り扱い面でも基板をひねったり、
落下させたりすると、BGA搭載部の基板のパッドが剥
がれる等の不具合いが発生しやすく、取り扱いの注意や
機構品での固定が必要であるという問題があった。
【0005】そこで、本発明の目的は、上記問題を解決
すべく、接続信頼性を向上した電子部品の実装構造を提
供することにある。
【0006】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の実装構造は、配線基板表面に電
子部品を実装された電子部品の実装構造において、配線
基板と電子部品との間に介在して設けられた熱硬化性樹
脂シートを備えたことを特徴とする。
【0007】また、熱硬化性樹脂シートは、配線基板と
電子部品との間のギャップを均一にするように設けられ
るのが好ましい。
【0008】さらに、配線基板の裏面側に、熱硬化性樹
脂シートにより接着させたスチフナーを備えるのが好ま
しい。
【0009】またさらに、スチフナーは、電子部品のサ
イズに対応した外形を有するのが好ましい。
【0010】また、スチフナーは、電子部品の熱膨張係
数に近い熱膨張係数の材質よりなるのが好ましい。
【0011】さらに、スチフナーは、ガラスエポキシ基
板,シリコン,アルミナ,Cu/Wのいずれかで形成さ
れるのが好ましい。
【0012】またさらに、配線基板は、ガラスとエポキ
シとの複合材またはセラミック基板であるのが好まし
い。
【0013】また、電子部品を搭載する熱硬化性樹脂シ
ートの形状は、略四角型で、電子部品のはんだボールに
対応する部分が円形で打ち抜かれているのが好ましい。
【0014】さらに、電子部品は、リードレス部品であ
るのが好ましい。
【0015】またさらに、リードレス部品は、BGA
(ボール・グリッド・アレイ)であるのが好ましい。
【0016】また、本発明の電子部品の実装方法は、配
線基板に電子部品を実装する電子部品の実装方法におい
て、配線基板と電子部品との間に熱硬化性樹脂シートを
介在させたことを特徴とする。
【0017】また、配線基板の電子部品搭載部のパッド
にはんだを供給するステップと、電子部品搭載部に熱硬
化性樹脂シートを搭載するステップと、電子部品を搭載
し、リフローを行うステップとを含むのが好ましい。
【0018】さらに、はんだを供給するステップは、ス
クリーン印刷法またはディスペンス法で行うのが好まし
い。
【0019】またさらに、配線基板の裏面に熱硬化性樹
脂シートを介在させたスチフナーを搭載し、はんだ付け
と熱硬化性樹脂シートの接着とを同時に行い、配線基板
の表裏の実装を同時に行うのが好ましい。
【0020】
【発明の実施の形態】次に、図面を参照して、本発明の
実施の形態について詳細に説明する。
【0021】図1は、本発明の電子部品の実装構造の実
施の形態の基板表面の構造を示す断面図である。この図
は、配線基板2の上にBGA1を実装した構造を示す。
この実装構造は、配線基板2の表面にBGA(Ball
Grid Array)1が実装されており、配線基
板2とBGA1との間には熱硬化性樹脂シート3aが介
在している。実装プロセスとしては、SMT(Surf
ace MountTechnology)プロセスに
より、配線基板2上に、はんだを供給し、部品を搭載
し、リフローし、はんだ接続する工程よりなる。熱硬化
性樹脂シート3aは、はんだ供給後にセットし、その
後、BGA1の部品を搭載し、リフローし、はんだ接続
と熱硬化性樹脂シート3aのキュアとが同時に行われた
後、一体化してパッケージとして固定できる。熱硬化性
樹脂シート3aが介在しているためBGA1と配線基板
2との間のギャップが均一のため高信頼性が得られる。
またパッケージとして固定されているため、実装後の取
り扱いも容易で、基板の破壊などの構造上の問題がなく
なり、高信頼性が得られる。
【0022】図2は、本発明の電子部品の実装構造の実
施の形態の基板両面の構造を示す断面図である。この図
は、図1の電子部品の実装構造において配線基板の裏面
にスチフナーを設けた実装構造を示す。スチフナー4
は、熱硬化性樹脂シート3bにより接着させている。実
装プロセスとしては、図1に示した基板表面側の実装プ
ロセスに対応させ、基板裏面側のスチフナー4の接着を
基板表面側と同時に行い、配線基板1の表裏同時に実装
するものである。配線基板2の表裏に同時にBGA1,
スチフナー4を接合できるため、配線基板2の表裏の熱
膨張は均等に近く、収縮率を抑えることができる。よっ
て、基板反り対策となり、高接続信頼性が得られる。図
2は、主に基板厚が1.6mm以下の薄い基板や、高密
度BGA等のリードレス部品に適用される。
【0023】
【実施例】次に、図面を参照して、本発明の実施例につ
いて詳細に説明する。
【0024】図3は、本発明の電子部品の実装方法の実
施例における基板表面の実装工程を示す断面図である。
この実装プロセスは、配線基板2とBGA1との間に熱
硬化性樹脂シート3aを介在させて接合するプロセスで
あり、以下、工程順に説明する。
【0025】図3(a)は、はんだ供給工程を示す断面
図である。この工程は、配線基板2のBGA搭載部のパ
ッドにはんだ5を供給する。はんだの供給方法として
は、スクリーン印刷法やディスペンス法で行われる。こ
こで使う配線基板2として、ガラスとエポキシとの複合
材やセラミック基板等が用いられる。
【0026】図3(b)は、熱硬化性樹脂シートを搭載
する工程を示す断面図である。この工程は、BGA(B
all Grid Array)搭載部に熱硬化性樹脂
シート3aを搭載する。熱硬化性樹脂シート3aの形状
は、四角型で、BGA1のはんだボールに対応する部分
が円形で打ち抜かれている形状である。ここでは、BG
A1以外のCSP(Chip Size Packag
e)やベアチップ等のリードレス部品も対象とするの
で、熱硬化性樹脂シート3aの仕様としては、外形サイ
ズがBGA1と同等以上で、0.1〜0.6mmの厚
さ,φ0.1〜0.6mmの開口径であり、搭載部品に
対応して仕様を決める。
【0027】図3(c)は、BGAを搭載する工程を示
す断面図である。この工程は、BGA1を搭載し、リフ
ローを行う。ここでの部品は、前述したように、BGA
1とは限定せす、リードレス部品を含める。部品の仕様
としては300〜4000ピン、実装ピッチは0.2〜
1.27mmである。リフローにより、熱硬化性樹脂シ
ート3aのキュアと、BGA1および配線基板2のはん
だとが同時に溶融され接合される。熱硬化性樹脂シート
3aが、配線基板2とBGA1との間に介在されている
構造のため、配線基板2とBGA1との間のギャップは
均一で、接続信頼性が高い構造が得られる。
【0028】図4は、本発明の電子部品の実装方法の実
施例における基板両面の実装工程を示す断面図である。
この実装プロセスは、配線基板2の表裏にBGA1,ス
チフナー4を同時に実装するプロセスであり、これによ
り、基板反り対策になり、さらに、高接続信頼性が得ら
れるようにした構造である。
【0029】図4(a)は、はんだ供給工程を示す断面
図である。この工程は、配線基板2のBGA1搭載部の
パッドにはんだ5を供給する。はんだの供給方法として
は、図3(a)で前述したように、スクリーン印刷法や
ディスペンス法で行う。
【0030】図4(b)は、スチフナーを搭載する工程
を示す断面図である。搭載の順番としては、下から順番
に、冶具6にスチフナー4,熱硬化性樹脂シート3bを
セットし、その上に配線基板2をセットし、熱硬化性樹
脂シート3aをセットする。ここで、冶具6には、リフ
ロー対応のためのガス抜き穴がある(図示せず)。ま
た、冶具6の材質としては、リフロー温度にも耐えうる
必要があり、ステンレス材等を使用する。スチフナー4
の仕様については、BGA1のサイズに対応した外形を
特徴とし、材質は、BGA1の熱膨張係数に近いもの、
あるいはガラスエポキシ基板,シリコン,アルミナ,C
u/W等である。基板裏面側の熱硬化性樹脂シート3b
の仕様は四角型であり、開口径を不要とする。配線基板
2の表面側に搭載される熱硬化性樹脂シート3aは、図
3(b)で説明した仕様と同様に、外形サイズがBGA
1と同等以上で、0.1〜0.6mmの厚さ,φ0.1
〜0.6mmの開口径であり、搭載部品に対応して仕様
を決める。
【0031】図4(c)は、リフロー工程を示す断面図
である。ここでの部品は、図3(c)で前述したように
BGAとは限定せす、リードレス部品を含める。リフロ
ーにより、熱硬化性樹脂シート3a,3bのキュアと、
BGA1および配線基板2のはんだ接合とが同時に行わ
れ、基板表裏が接合される。ここで、基板裏面側はスチ
フナー4で固定されているので、基板表面側と同様な構
造となっている。よって、基板表面側のBGA1と熱硬
化性樹脂シート3aとが接合する際、基板裏面側のスチ
フナー4の接合により、配線基板表裏の熱膨張差は均等
に近く、収縮差を抑えることができる。すなわち、接合
時の寸法変化が抑制され、基板反りが低減され、高信頼
性の実装構造が得られる。
【0032】図4(d)は、リフローが完了した工程を
示す断面図である。この図は、冶具6から取り出した状
態を示している。以上のプロセスにより完成された電子
部品の実装構造は、基板反り対策をし、更に接続信頼性
を向上させたもので、特に、基板厚が1.6mm以下の
薄い基板や、高密度BGA等のリードレス部品の実装構
造に対応できる。また実装プロセスとしては基板表裏を
同時に実装するため、実装が容易であり、パッケージと
して固定できているため、取り扱い面でも剥離や破壊な
どの構造上の問題がなくなり高接続信頼性が得られる。
【0033】
【発明の効果】以上説明したように、本発明の電子部品
の実装構造により、配線基板上にBGA等のリードレス
部品を実装する構造において、配線基板とBGAの間に
熱硬化性樹脂シートを介在させた構造より、熱硬化性樹
脂シートは、配線基板とBGA間のギャップを均一にで
き、接続信頼性を向上できるという効果を奏する。
【0034】また、パッケージとして固定できるため信
頼性が向上できるという効果を奏する。
【0035】また、上記構造に対し、配線基板の裏面側
にスチフナーを熱硬化性樹脂シートで接着させ、表裏対
象にした構造により、基板表裏を同時に実装するため、
接続時の熱ストレスが基板表裏対象に近いため基板反り
が低減でき、接続信頼性が向上できるという効果を奏す
る。
【0036】また、スチフナーはBGAのサイズに対応
した外形を特徴とし、材質はBGAの熱膨張係数と近い
もの、あるいはガラスエポキシ基板やシリコン,アルミ
ナ,Cu/Wであることを特徴としているので、特に基
板反り対策に有効で、薄い基板や高密度なBGA等のプ
ロセスに対応できるという効果を奏する。
【0037】さらに、パッケージとして固定できている
ため、信頼性が高く、取り扱い面でも容易であるという
効果を奏する。
【0038】また、実装プロセスとしては基板表裏を同
時に実装するため、容易に実装できるという効果を奏す
る。
【図面の簡単な説明】
【図1】本発明の実施の形態における基板表面の実装構
造を示す断面図である。
【図2】本発明の実施の形態における基板両面の実装構
造を示す断面図である。
【図3】本発明の実施例における基板表面の実装工程を
示す図である。(a)ははんだ供給工程、(b)は熱硬
化性樹脂シート搭載工程、(c)はBGA搭載工程を示
す。
【図4】本発明の実施例における基板両面の実装工程を
示す断面図である。(a)ははんだ供給工程、(b)は
熱硬化性樹脂シート搭載工程およびスチフナー搭載工
程、(c)はBGA搭載工程、(d)はリフロー完了工
程を示す。
【符号の説明】
1 BGA 2 配線基板 3a 熱硬化性樹脂シート(表) 3b 熱硬化性樹脂シート(裏) 4 スチフナー 5 はんだ 6 治具
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E319 AA03 AB05 AC01 AC16 BB04 BB05 CC36 CD04 CD15 CD29 CD45 GG11 5E336 AA04 BB01 BB11 BB15 BB18 BC40 CC34 DD22 DD32 DD38 DD39 EE03 GG05 GG10 GG11 5E338 AA16 AA18 BB72 BB75 CC01 EE01 EE11 EE26 EE51

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】配線基板表面に電子部品を実装された電子
    部品の実装構造において、 前記配線基板と前記電子部品との間に介在して設けられ
    た熱硬化性樹脂シートを備えたことを特徴とする電子部
    品の実装構造。
  2. 【請求項2】前記熱硬化性樹脂シートは、前記配線基板
    と前記電子部品との間のギャップを均一にするように設
    けられたことを特徴とする、請求項1に記載の電子部品
    の実装構造。
  3. 【請求項3】前記配線基板の裏面側に、熱硬化性樹脂シ
    ートにより接着させたスチフナーを備えたことを特徴と
    する、請求項1または2に記載の電子部品の実装構造。
  4. 【請求項4】前記スチフナーは、前記電子部品のサイズ
    に対応した外形を有することを特徴とする、請求項3に
    記載の電子部品の実装構造。
  5. 【請求項5】前記スチフナーは、前記電子部品の熱膨張
    係数に近い熱膨張係数の材質よりなることを特徴とす
    る、請求項3または4に記載の電子部品の実装構造。
  6. 【請求項6】前記スチフナーは、ガラスエポキシ基板,
    シリコン,アルミナ,Cu/Wのいずれかで形成された
    ことを特徴とする、請求項5に記載の電子部品の実装構
    造。
  7. 【請求項7】前記配線基板は、ガラスとエポキシとの複
    合材またはセラミック基板であることを特徴とする、請
    求項1〜6のいずれかに記載の電子部品の実装構造。
  8. 【請求項8】前記電子部品を搭載する熱硬化性樹脂シー
    トの形状は、略四角型で、前記電子部品のはんだボール
    に対応する部分が円形で打ち抜かれていることを特徴と
    する、請求項1〜7のいずれかに記載の電子部品の実装
    構造。
  9. 【請求項9】前記電子部品は、リードレス部品であるこ
    とを特徴とする、請求項1〜8のいずれかに記載の電子
    部品の実装構造。
  10. 【請求項10】前記リードレス部品は、BGA(ボール
    ・グリッド・アレイ)であることを特徴とする、請求項
    9に記載の電子部品の実装構造。
  11. 【請求項11】配線基板に電子部品を実装する電子部品
    の実装方法において、 前記配線基板と前記電子部品との間に熱硬化性樹脂シー
    トを介在させたことを特徴とする電子部品の実装方法。
  12. 【請求項12】前記配線基板の前記電子部品搭載部のパ
    ッドにはんだを供給する工程と、 前記電子部品搭載部に熱硬化性樹脂シートを搭載する工
    程と、 前記電子部品を搭載し、リフローを行う工程とを含むこ
    とを特徴とする、請求項11に記載の電子部品の実装方
    法。
  13. 【請求項13】前記はんだを供給する工程は、スクリー
    ン印刷法またはディスペンス法で行うことを特徴とす
    る、請求項12に記載の電子部品の実装方法。
  14. 【請求項14】前記配線基板の裏面に熱硬化性樹脂シー
    トを介在させたスチフナーを搭載し、はんだ付けと熱硬
    化性樹脂シートの接着とを同時に行い、前記配線基板の
    表裏の実装を同時に行うことを特徴とする、請求項11
    〜13のいずれかに記載の電子部品の実装方法。
JP2000136706A 2000-05-10 2000-05-10 電子部品の実装構造および実装方法 Pending JP2001320145A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000136706A JP2001320145A (ja) 2000-05-10 2000-05-10 電子部品の実装構造および実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000136706A JP2001320145A (ja) 2000-05-10 2000-05-10 電子部品の実装構造および実装方法

Publications (1)

Publication Number Publication Date
JP2001320145A true JP2001320145A (ja) 2001-11-16

Family

ID=18644606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000136706A Pending JP2001320145A (ja) 2000-05-10 2000-05-10 電子部品の実装構造および実装方法

Country Status (1)

Country Link
JP (1) JP2001320145A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087769A1 (ja) * 2005-02-15 2006-08-24 Fujitsu Limited パッケージ実装モジュールおよびパッケージ基板モジュール
US7675172B2 (en) 2007-06-29 2010-03-09 Kabushiki Kaisha Toshiba Printed circuit board, mounting method of electronic component, and electronic apparatus
JP2011205151A (ja) * 2011-07-19 2011-10-13 Fujitsu Ltd プリント配線板およびプリント基板ユニット並びに電子機器
JP2015170814A (ja) * 2014-03-10 2015-09-28 富士通株式会社 部品内蔵基板及びその製造方法
JPWO2017077958A1 (ja) * 2015-11-04 2018-08-23 リンテック株式会社 半導体装置の製造方法
JP2020191436A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド 基板、電子基板および電子基板の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662387A (en) * 1979-10-26 1981-05-28 Matsushita Electric Ind Co Ltd Flexible printed circuit board
JPS57106260U (ja) * 1980-12-22 1982-06-30
JP2676828B2 (ja) * 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法
JPH11163044A (ja) * 1997-11-25 1999-06-18 Hitachi Ltd プリント配線板および電子部品実装方法
JPH11163475A (ja) * 1997-11-27 1999-06-18 Nec Corp 電子部品を実装したフレキシブル回路基板ユニット

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5662387A (en) * 1979-10-26 1981-05-28 Matsushita Electric Ind Co Ltd Flexible printed circuit board
JPS57106260U (ja) * 1980-12-22 1982-06-30
JP2676828B2 (ja) * 1988-09-30 1997-11-17 株式会社デンソー 混成集積回路装置の製造方法
JPH11163044A (ja) * 1997-11-25 1999-06-18 Hitachi Ltd プリント配線板および電子部品実装方法
JPH11163475A (ja) * 1997-11-27 1999-06-18 Nec Corp 電子部品を実装したフレキシブル回路基板ユニット

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087769A1 (ja) * 2005-02-15 2006-08-24 Fujitsu Limited パッケージ実装モジュールおよびパッケージ基板モジュール
JPWO2006087769A1 (ja) * 2005-02-15 2008-07-03 富士通株式会社 パッケージ実装モジュールおよびパッケージ基板モジュール
JP4500348B2 (ja) * 2005-02-15 2010-07-14 富士通株式会社 パッケージ実装モジュールおよびパッケージ基板モジュール
US7919856B2 (en) 2005-02-15 2011-04-05 Fujitsu Limited Package mounted module and package board module
US7675172B2 (en) 2007-06-29 2010-03-09 Kabushiki Kaisha Toshiba Printed circuit board, mounting method of electronic component, and electronic apparatus
JP2011205151A (ja) * 2011-07-19 2011-10-13 Fujitsu Ltd プリント配線板およびプリント基板ユニット並びに電子機器
JP2015170814A (ja) * 2014-03-10 2015-09-28 富士通株式会社 部品内蔵基板及びその製造方法
JPWO2017077958A1 (ja) * 2015-11-04 2018-08-23 リンテック株式会社 半導体装置の製造方法
JP2020191436A (ja) * 2019-05-22 2020-11-26 レノボ・シンガポール・プライベート・リミテッド 基板、電子基板および電子基板の製造方法
US11094658B2 (en) 2019-05-22 2021-08-17 Lenovo (Singapore) Pte. Ltd. Substrate, electronic substrate, and method for producing electronic substrate

Similar Documents

Publication Publication Date Title
JP3219043B2 (ja) 半導体装置のパッケージ方法および半導体装置
JP2768650B2 (ja) ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ
JP2009135150A (ja) プリント回路板、プリント回路板の製造方法および電子機器
JPH11145336A (ja) バンプ付電子部品の実装構造および実装方法
KR100950523B1 (ko) 프린트 기판 조립체 및 전자 장치
JP2001320145A (ja) 電子部品の実装構造および実装方法
JPH11265967A (ja) Lsi実装基板の構造及びその製造方法
JPH08139233A (ja) モジュール部品
US6285553B1 (en) Mounting structure for an LSI
JP2570468B2 (ja) Lsiモジュールの製造方法
JP3565204B2 (ja) 電子装置
JP2000012615A (ja) プリント基板
JP2007317754A (ja) 半導体装置
JPH11214576A (ja) 半導体チップ搭載用パッケージ
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
JPH1197569A (ja) 半導体パッケージ
JPH08340164A (ja) Bga型パッケージの面実装構造
JP2002329812A (ja) 半導体パッケージ装置および半導体パッケージ装置実装用基板
JPH11121913A (ja) プリント基板及び半田バンプの形成方法
JP2007059811A (ja) 電子機器
JP2001267717A (ja) 電子部品の実装用基板及び実装構造
JP2003338666A (ja) プリント配線板
TW434757B (en) Method for forming a ball grid array connection
JPH11288954A (ja) 半導体素子の接合構造、半導体素子の接合方法及び半導体パッケージ
JP2974811B2 (ja) 半導体搭載用基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040330

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040621

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041019