JP2974811B2 - 半導体搭載用基板 - Google Patents
半導体搭載用基板Info
- Publication number
- JP2974811B2 JP2974811B2 JP6573191A JP6573191A JP2974811B2 JP 2974811 B2 JP2974811 B2 JP 2974811B2 JP 6573191 A JP6573191 A JP 6573191A JP 6573191 A JP6573191 A JP 6573191A JP 2974811 B2 JP2974811 B2 JP 2974811B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- substrate
- semiconductor mounting
- insulating material
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、接続信頼性に優れた半
導体搭載用基板に関するものである。
導体搭載用基板に関するものである。
【０００２】
【従来の技術】従来、半導体チップをプリント配線板に
接続する方法としては、ピングリッドアレー、リードレ
スチップキャリア、リーディッドチップキャリア等の半
導体搭載用基板を用いる方法が知られている。しかし、
近年、搭載される半導体チップの高速化、高集積化、大
容量化に伴い、チップの大型化が進展してきており、半
導体チップ周辺の温度上昇に伴う接続信頼性の低下、基
板にかかる応力の増大等の問題が発生してきいている。
接続する方法としては、ピングリッドアレー、リードレ
スチップキャリア、リーディッドチップキャリア等の半
導体搭載用基板を用いる方法が知られている。しかし、
近年、搭載される半導体チップの高速化、高集積化、大
容量化に伴い、チップの大型化が進展してきており、半
導体チップ周辺の温度上昇に伴う接続信頼性の低下、基
板にかかる応力の増大等の問題が発生してきいている。
【０００３】従来の半導体搭載用基板に、図３に示すよ
うに半導体チップ（８）を搭載し、ボンディングワイヤ
（９）で回路パターン（５）のボンディングパッド
（３）と接続した後、封止樹脂枠（１０）を貼り付け半
導体封止樹詣（１１）にて半導体チップ（８）を封止し
てパッケージを形成し、該パッケージ状態で熱衝撃試験
を実施すると、特に半導体チップの大型のものでは、基
板（１）、銅箔回路パターン（５）、半導体封止樹脂
（１１）、封止樹脂枠（１０）のそれぞれの熱膨張の違
いにより、特に半導体封止樹脂（１１）と封止樹脂枠
（１０）と基板（１）の接合部分に応力が集中すること
により、その部分にクラックが発生し、その下部の回路
パターンの断線が発生して不良が発生するという問題点
があった。
うに半導体チップ（８）を搭載し、ボンディングワイヤ
（９）で回路パターン（５）のボンディングパッド
（３）と接続した後、封止樹脂枠（１０）を貼り付け半
導体封止樹詣（１１）にて半導体チップ（８）を封止し
てパッケージを形成し、該パッケージ状態で熱衝撃試験
を実施すると、特に半導体チップの大型のものでは、基
板（１）、銅箔回路パターン（５）、半導体封止樹脂
（１１）、封止樹脂枠（１０）のそれぞれの熱膨張の違
いにより、特に半導体封止樹脂（１１）と封止樹脂枠
（１０）と基板（１）の接合部分に応力が集中すること
により、その部分にクラックが発生し、その下部の回路
パターンの断線が発生して不良が発生するという問題点
があった。
【０００４】
【発明が解決しようとする課題】本発明は、上記のよう
な熱膨張の違いにより応力が集中する箇所の回路パター
ンの断線を防止し、接続信頼性等の問題を解決した半導
体搭載用基板を提供することを目的としたものである。
な熱膨張の違いにより応力が集中する箇所の回路パター
ンの断線を防止し、接続信頼性等の問題を解決した半導
体搭載用基板を提供することを目的としたものである。
【０００５】
【課題を解決するための手段】即ち本発明は、プリント
回路板に半導体チップを搭載した後、ボンディングパッ
ドを取り囲む位置に封止樹詣枠を貼り付けて封止樹脂を
注入する半導体搭載用基板であって、半導体搭載部分及
びボンディングパッド部を除く領域の回路パターンが、
前記プリント回路板を構成する絶縁性基板と同一材質の
絶縁性素材で覆われていることを特徴とする半導体搭載
用基板である。
回路板に半導体チップを搭載した後、ボンディングパッ
ドを取り囲む位置に封止樹詣枠を貼り付けて封止樹脂を
注入する半導体搭載用基板であって、半導体搭載部分及
びボンディングパッド部を除く領域の回路パターンが、
前記プリント回路板を構成する絶縁性基板と同一材質の
絶縁性素材で覆われていることを特徴とする半導体搭載
用基板である。
【０００６】以下、図面により本発明を説明する。
【０００７】図１は、本発明による半導体搭載用基板の
一実施例を示す図で、（ａ）は上面図、（ｂ）は図
（ａ）中のＡ−Ａ′断面図であり、図２は半導体チップ
を搭載し樹詣封止した基板のＢ部の拡大図である。
一実施例を示す図で、（ａ）は上面図、（ｂ）は図
（ａ）中のＡ−Ａ′断面図であり、図２は半導体チップ
を搭載し樹詣封止した基板のＢ部の拡大図である。
【０００８】本発明の半導体搭載用基板は、両面銅張積
層板の所定の位置に、回路パターン（５）を形成した
後、半導体搭載部（２）と半導体用ボンディングパッド
（３）及びスルーホール（６）を除く領域に、前記半導
体搭載用基板（１）を構成する絶縁性基板と同一の絶縁
性素材（４）を貼りつけて得られるものである。
層板の所定の位置に、回路パターン（５）を形成した
後、半導体搭載部（２）と半導体用ボンディングパッド
（３）及びスルーホール（６）を除く領域に、前記半導
体搭載用基板（１）を構成する絶縁性基板と同一の絶縁
性素材（４）を貼りつけて得られるものである。
【０００９】絶縁性素材（４）の大きさとしては、基板
（１）と同等の大きさで、その中央部に半導体搭載部
（２）とボンディングパッド部（３）に対応する部位
と、スルーホール（６）対応する部位をくりぬいたもの
で、中央部の外形がボンディングパッドの先端からの逃
げが１ｍｍ以上であるものが良い。ボンディングパッド
部（４）に近すぎて、逃げが１ｍｍより小さいと、絶縁
性素材（４）を貼りつけるための接着剤がはみ出して、
ボンディングパッド部（４）におけるボンディング不良
の原因となる。また、スルーホール（６）に対応する部
位は、スルーホールからの逃げが０．１ｍｍ以上である
ものが良い。逃げが０．１ｍｍより小さいと、接着剤が
スルーホール（６）内に入り込み、ピンを挿入するとき
に障害となり、ピン挿入不良の原因となる。
（１）と同等の大きさで、その中央部に半導体搭載部
（２）とボンディングパッド部（３）に対応する部位
と、スルーホール（６）対応する部位をくりぬいたもの
で、中央部の外形がボンディングパッドの先端からの逃
げが１ｍｍ以上であるものが良い。ボンディングパッド
部（４）に近すぎて、逃げが１ｍｍより小さいと、絶縁
性素材（４）を貼りつけるための接着剤がはみ出して、
ボンディングパッド部（４）におけるボンディング不良
の原因となる。また、スルーホール（６）に対応する部
位は、スルーホールからの逃げが０．１ｍｍ以上である
ものが良い。逃げが０．１ｍｍより小さいと、接着剤が
スルーホール（６）内に入り込み、ピンを挿入するとき
に障害となり、ピン挿入不良の原因となる。
【００１０】絶縁性素材（４）の材質としては、エポキ
シ系樹脂、フェノール系樹脂、ポリイミド系樹詣等の熱
硬化性樹脂、または熱可塑性樹脂の一種類またはそれぞ
れを混合したものを、紙、ガラス繊維布、ケブラー繊維
布等の基材に含浸させ、加熱・加圧して形成した樹脂基
板を用いるが、好ましくは、ガラス繊維布に熱硬化性樹
脂を含浸させて形成した樹脂基板で、熱膨張率がパッケ
ージを構成している基板（１）と同等であるものが良
い。
シ系樹脂、フェノール系樹脂、ポリイミド系樹詣等の熱
硬化性樹脂、または熱可塑性樹脂の一種類またはそれぞ
れを混合したものを、紙、ガラス繊維布、ケブラー繊維
布等の基材に含浸させ、加熱・加圧して形成した樹脂基
板を用いるが、好ましくは、ガラス繊維布に熱硬化性樹
脂を含浸させて形成した樹脂基板で、熱膨張率がパッケ
ージを構成している基板（１）と同等であるものが良
い。
【００１１】絶縁性素材（４）の厚みは０．０２〜０．
４ｍｍのものが良く、更に好ましくは応力があまり集中
しない厚さで、かつクラックの侵攻を防止するに可能な
厚みである０．０８〜０．１５ｍｍのものが良い。絶縁
性素材（４）の厚みが０．０２ｍｍ以下であると、クラ
ックの侵攻を防止するのには十分の厚さではなく、絶縁
性素材（４）を貫通して回路パターンを断線させる危険
性があり、また０．４ｍｍより厚いと、絶縁性素材
（４）と回路パターン（５）の接合部分に応力が集中
し、クラックが発生して回路パターン（５）を断線させ
る可能性がある。
４ｍｍのものが良く、更に好ましくは応力があまり集中
しない厚さで、かつクラックの侵攻を防止するに可能な
厚みである０．０８〜０．１５ｍｍのものが良い。絶縁
性素材（４）の厚みが０．０２ｍｍ以下であると、クラ
ックの侵攻を防止するのには十分の厚さではなく、絶縁
性素材（４）を貫通して回路パターンを断線させる危険
性があり、また０．４ｍｍより厚いと、絶縁性素材
（４）と回路パターン（５）の接合部分に応力が集中
し、クラックが発生して回路パターン（５）を断線させ
る可能性がある。
【００１２】絶縁性素材（４）を貼りつける接着剤とし
ては、基板（１）と接着剤と絶縁性素材（４）との間で
発生する応力が出来るだけ小さくなるように、パッケー
ジを構成している基板（１）と同等の熱膨張率であるも
のが良く、絶縁性素材（４）を構成する前記の樹脂が使
用可能である。
ては、基板（１）と接着剤と絶縁性素材（４）との間で
発生する応力が出来るだけ小さくなるように、パッケー
ジを構成している基板（１）と同等の熱膨張率であるも
のが良く、絶縁性素材（４）を構成する前記の樹脂が使
用可能である。
【００１３】また、絶縁性素材（４）を貼りつける方法
は、多層印刷回路基板を形成するときと同様に、所定の
形状で同一の材質のプリプレグを用いて必要に応じて加
圧・加熱してプレス加工しても良い。
は、多層印刷回路基板を形成するときと同様に、所定の
形状で同一の材質のプリプレグを用いて必要に応じて加
圧・加熱してプレス加工しても良い。
【００１４】
【発明の効果】本発明により、応力の集中する封止樹胎
枠の近傍でクラックが発生しても、絶縁性素材を構成し
ている樹脂にはクラックが侵攻するが、その絶縁性素材
を構成しているガラス繊維やケブラー繊維にてクラック
の侵攻が遮断されるため、回路パターンが断線を起こす
ことのない半導体搭載用基板の製造が可能になり、接続
信頼性のある半導体搭載用基板を提供するものとして極
めて有用である。また、半導体搭載面にはソルダーレジ
ストを印刷する必要がなくなるため、工数が減少し、か
つ、ソルダーレジストを原因とする不良の発生がなくな
る。
枠の近傍でクラックが発生しても、絶縁性素材を構成し
ている樹脂にはクラックが侵攻するが、その絶縁性素材
を構成しているガラス繊維やケブラー繊維にてクラック
の侵攻が遮断されるため、回路パターンが断線を起こす
ことのない半導体搭載用基板の製造が可能になり、接続
信頼性のある半導体搭載用基板を提供するものとして極
めて有用である。また、半導体搭載面にはソルダーレジ
ストを印刷する必要がなくなるため、工数が減少し、か
つ、ソルダーレジストを原因とする不良の発生がなくな
る。
【図１】本発明による半導体搭載用基板の一実施例を示
す図で（ａ）は上面図、（ｂ）は図（ａ）のＡ−Ａ′断
面図である。
す図で（ａ）は上面図、（ｂ）は図（ａ）のＡ−Ａ′断
面図である。
【図２】本発明により形成した半導体搭載用基板に半導
体チップを搭載し樹脂封止した基板のＢ部の拡大図であ
る。
体チップを搭載し樹脂封止した基板のＢ部の拡大図であ
る。
【図３】従来の半導体搭載用基板に半導体チップを搭載
し樹脂封止したもののＢ部の拡大図である。
し樹脂封止したもののＢ部の拡大図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 田中 順二 東京都千代田区内幸町１丁目２番２号 住友ベークライト株式会社内 審査官 田中 永一 (56)参考文献 特開 昭60−136345（ＪＰ，Ａ) 実開 平３−59640（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/12 H05K 3/28
Claims (1)
- 【請求項１】 プリント回路板に半導体チップを搭載し
た後、ボンディングパッドを取り囲む位置に封止樹脂枠
を貼り付けて封止樹脂を注入する半導体搭載用基板であ
って、半導体搭載部分及びボンディングパッド部を除く
領域の回路パターンが、前記プリント回路板を構成する
絶縁性基板と同一材質の絶縁性素材で覆われていること
を特徴とする半導体搭載用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6573191A JP2974811B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体搭載用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6573191A JP2974811B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体搭載用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04239156A JPH04239156A (ja) | 1992-08-27 |
| JP2974811B2 true JP2974811B2 (ja) | 1999-11-10 |
Family
ID=13295459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6573191A Expired - Lifetime JP2974811B2 (ja) | 1991-01-11 | 1991-01-11 | 半導体搭載用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2974811B2 (ja) |
-
1991
- 1991-01-11 JP JP6573191A patent/JP2974811B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04239156A (ja) | 1992-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100694739B1 (ko) | 다수의 전원/접지면을 갖는 볼 그리드 어레이 패키지 | |
| US5561323A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2814966B2 (ja) | 半導体装置 | |
| US5633533A (en) | Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto | |
| JP2768650B2 (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| JPH0888245A (ja) | 半導体装置 | |
| JPH09298255A (ja) | セラミック回路基板及びこれを用いた半導体装置 | |
| JPH08293524A (ja) | 半導体装置およびその製造方法 | |
| JPH0883865A (ja) | 樹脂封止型半導体装置 | |
| JP2974811B2 (ja) | 半導体搭載用基板 | |
| JP2891426B2 (ja) | 半導体装置 | |
| JP2003023243A (ja) | 配線基板 | |
| JP2002324873A (ja) | 半導体装置及びその製造方法 | |
| JP3684517B2 (ja) | 半導体装置 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3623641B2 (ja) | 半導体装置 | |
| JPH11186440A (ja) | 半導体装置 | |
| JP3331146B2 (ja) | Ｂｇａ型半導体装置の製造方法 | |
| JPH08153826A (ja) | 半導体集積回路装置 | |
| JPH08191128A (ja) | 電子装置 | |
| JPH0645763A (ja) | 印刷配線板 | |
| JP2723872B2 (ja) | Ｔａｂテープキャリア及び半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JP3033541B2 (ja) | Ｔａｂテープ、半導体装置及び半導体装置の製造方法 | |
| JP2822987B2 (ja) | 電子回路パッケージ組立体およびその製造方法 |