JP4500348B2 - パッケージ実装モジュールおよびパッケージ基板モジュール - Google Patents

パッケージ実装モジュールおよびパッケージ基板モジュール Download PDF

Info

Publication number
JP4500348B2
JP4500348B2 JP2007503509A JP2007503509A JP4500348B2 JP 4500348 B2 JP4500348 B2 JP 4500348B2 JP 2007503509 A JP2007503509 A JP 2007503509A JP 2007503509 A JP2007503509 A JP 2007503509A JP 4500348 B2 JP4500348 B2 JP 4500348B2
Authority
JP
Japan
Prior art keywords
package substrate
package
stiffener
contact
mounting module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007503509A
Other languages
English (en)
Other versions
JPWO2006087769A1 (ja
Inventor
義裕 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JPWO2006087769A1 publication Critical patent/JPWO2006087769A1/ja
Application granted granted Critical
Publication of JP4500348B2 publication Critical patent/JP4500348B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/8121—Applying energy for connecting using a reflow oven
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10598—Means for fastening a component, a casing or a heat sink whereby a pressure is exerted on the component towards the PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2009—Reinforced areas, e.g. for a specific part of a flexible printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink

Description

本発明は、表面にＬＳＩ等の半導体チップが搭載されたパッケージ基板モジュール、および大型コンピュータ等のマザーボードにそのパッケージ基板が実装されたパッケージ実装モジュールに関する。
近年、大型コンピュータ等の大規模な計算機の基板（おもにマザーボード）においては、信号数の増大により、端子数２０００ピンを超えるような大型パッケージが搭載されるようになり、そのサイズも４０ｍｍ角を超えるものになってきている。このようにサイズが大きいパッケージであるため、パッケージ全体の反り防止を目的としたスティフナが装着される。
図４は、従来のパッケージ基板モジュールを示す断面摸式図である。
この図４に示すパッケージ基板モジュール１０においては、パッケージ基板１１の表面に、ＬＳＩチップ１２が、ハンダボール１３の溶融、固着によるハンダ接合により搭載されており、さらに、そのＬＳＩチップ１２を取り巻くように、パッケージ基板１１の表面に接した状態に固定されたスティフナ１４を備えている。このスティフナ１４はパッケージ基板１１を支えるとともにパッケージ基板１１の反りを防止するためのものである。パッケージ基板１１の裏面にはハンダボール１５を有し、このパッケージ基板１１は、以下に図５を参照して説明するようにしてマザーボードに搭載される。
図５は、従来のパッケージ実装モジュールを示す断面構成図である。
ここでは、図４に示すパッケージ基板モジュールについては同一の符号を付して示し重複説明は省略する。
この図５に示すパッケージ実装モジュール２０では、マザーボード２１の表面に、図４に示すパッケージ基板１１の裏面のハンダボール１５の溶融、固着によるハンダ接合により、その図４に示すパッケージ基板モジュール1０の全体が搭載されている。また、マザーボード２０の裏面の、そのマザーボード２１をパッケージ基板１１とで挟む位置には、スティフナ２２が配備されている。このスティフナ２２は、パッケージ基板１１の面積よりも広い面積を有し、パッケージ基板１１、マザーボード２１、およびスティフナ２２を重ねて投影して見たときのパッケージ基板１１から外れた、スティフナ２２の周辺部において、マザーボード２１とスティフナ２２が締結部品（ここではネジ２３）により複数箇所固定されている。
図６は、図５に示す従来のパッケージ実装モジュールの問題点の説明図である。
従来、スティフナ１４，２２は、単一金属で構成されており、ハンダ融点から常温に至るアセンブリの温度差、または、装置稼働時と休止時との温度差により、ＬＳＩチップ１２とパッケージ基板１１との間、パッケージ基板１１とマザーボード２１との間で熱膨張率の差による湾曲が発生する。通常、ＬＳＩチップ１２の熱膨張率（４ｐｐｍ／Ｋ程度）に比較して、パッケージ基板１１は９〜１５ｐｐｍ／Ｋ、マザーボード２１は１７〜２２ｐｐｍ／Ｋ程度と大きく、図６に示すように、ハンダ融点以上の温度でハンダ接合した後、マザーボード２１側に反る（パッケージ基板１１側に凸）ように湾曲しながら常温に至ることになる。このとき、パッケージ基板１１およびマザーボード２１に反りが残るが、スティフナ１４，２２はフラットであり、パッケージ基板１１はスティフナ１４により無理にフラットに矯正され、またマザーボード２１はスティフナ２２により無理にフラットに矯正されるため、ＬＳＩチップ１２とパッケージ基板１１との間のハンダ接合部およびパッケージ基板１１とマザーボード２１との間のハンダ接合部に応力が生じる。これらの応力は、ハンダ接合の信頼性を大きく低下させる要因の１つであり、これらの応力を低減することが望まれる。殊に近年の有害物質規制で鉛の使用が不可となってきたため、それまで使われていた錫−鉛共晶ハンダ（融点：１８３℃）に代わり錫−銀−銅ハンダ（融点２１８℃）等の高融点ハンダが使われるようになり、ハンダ融点から常温に至る温度範囲が広がり、応力が強く発生する傾向が顕著となってきている。
ここで、特許文献１には、基板をバイメタル構造としハンダ融点から常温に至る温度変化による基板の反りとは反対の方向にバイメタルを作用させて基板の反りを防止するということが提案されている。
しかし、これは、図４〜図６を参照して説明した、スティフナ１４，２２により基板の反りを矯正することに代えて基板自身で基板の反りを矯正するものであり、基板の反りを無理に矯正することによる応力の発生を防止するものではない。
特開平２−１１６１９７号公報
本発明は、上記事情に鑑み、ハンダ接合部に発生する応力の低減化が図られたパッケージ実装モジュールおよびパッケージ基板モジュールを提供することを目的とする。
上記目的を達成する本発明のパッケージ実装モジュールは、
表面に半導体チップが搭載されたパッケージ基板と、
表面にパッケージ基板裏面がハンダ接合されたマザーボードと、
マザーボード裏面の、そのマザーボードをパッケージ基板とで挟む位置に配備された、そのマザーボードに締結部品で固定された第１のスティフナとを備え、
上記第１のスティフナは、マザーボード裏面に接する側の面よりもマザーボードから離れた側の面が大きな熱膨張率を有するものであることを特徴とする。
ここで、本発明のパッケージ実装モジュールにおいて、上記第１のスティフナが、マザーボード裏面に接する第１の部材と、その第１の部材の、マザーボードから離れた側の面に接する、その第１の部材よりも大きな熱膨張率を有する第２の部材とからなるバイメタル構造を有するものであってもよい。
また、上記本発明のパッケージ実装モジュールでは、上記締結部品としては、通常、ネジが採用され、上記パッケージ基板は、そのパッケージ基板裏面に配置されたハンダボールの溶融および固着によりマザーボード表面にハンダ接合される。
本発明のパッケージ実装モジュールによれば、上記第１のスティフナが、例えばバイメタル構造等により、マザーボード裏面に接する側の面よりもマザーボードから離れた側の面が大きな熱膨張率を有するものであるため、マザーボードが反るとその反りに合わせるように第１のスティフナも反り、したがって第１のスティフナはマザーボードの反りを無理に矯正することなくマザーボードを支えることになり、パッケージ基板裏面とマザーボード表面との間のハンダ接合部に発生する応力が抑えられ、そのハンダ接合部のハンダ接合の信頼性を高く保つことができる。
また、上記本発明のパッケージ実装モジュールにおいて、上記パッケージ基板表面に搭載された半導体チップを取り巻くように、そのパッケージ基板表面に接した状態に固定された第２のスティフナを備え、その第２のスティフナは、パッケージ基板表面に接する側の面よりもパッケージ基板から離れた側の面が小さな熱膨張率を有するものであることが好ましい。
ここで、この第２のスティフナは、パッケージ基板表面に接する第１の部材と、その第１の部材の、パッケージ基板から離れた側の面に接する、その第１の部材よりも小さな熱膨張率を有する第２の部材とからなるバイメタル構造を有するものであってもよい。
このような、例えばバイメタル構造を有する、パッケージ基板表面に接する側の面よりもパッケージ基板から離れた側の面が小さな熱膨張率を有する第２のスティフナを備えると、その第２のスティフナに、各温度段階でのパッケージ基板の反りに倣った反りを持たせることができ、パッケージ基板を第２のスティフナで支えながら、半導体チップとパッケージ基板との間のハンダ接合部への応力の発生を抑えることができる。
また、本発明のパッケージ基板モジュールは、
表面に半導体チップが搭載されたパッケージ基板と、
その半導体チップを取り巻くようにパッケージ基板表面に接した状態に固定されたスティフナとを備え、
そのスティフナは、パッケージ基板表面に接する側の面よりもパッケージ基板から離れた側の面が小さな熱膨張率を有するものであることを特徴とする。
ここで、上記本発明のパッケージ基板モジュールにおいて、上記スティフナが、パッケージ基板表面に接する第１の部材と、その第１の部材の、パッケージ基板から離れた側の面に接する、その第１の部材よりも小さな熱膨張率を有する第２の部材とからなるバイメタル構造を有するものであってもよい。
本発明のパッケージ基板モジュールによれば、上記と同様、そのスティフナに各温度段階でのパッケージ基板の反りに倣った反りを持たせることができ、パッケージ基板をスティフナで支えながら、半導体チップとパッケージ基板との間のハンダ接合部への応力の発生を抑えることができる。
以上のとおり、本発明によれば、温度に応じて反る構造のスティフナを備えたため、そのスティフナに基板（パッケージ基板あるいはマザーボード）を支えるという役割りを担わせながらハンダ接合部への応力の発生を抑えることができ、ハンダ接合の高い信頼性を保つことができる。
本発明の一実施形態としてのパッケージ基板モジュールを示す断面構成図である。 本発明の一実施形態としてのパッケージ実装モジュールを示す断面構成図である。 図２に示すパッケージ実装モジュールのマザーボードが温度変化により反った状態を示した模式図である。 従来のパッケージ基板モジュールを示す断面構成図である。 従来のパッケージ実装モジュールを示す断面構成図である。 図５に示す従来のパッケージ実装モジュールの問題点の説明図である。
以下、本発明の実施の形態について説明する。
図１は、本発明の一実施形態としてのパッケージ基板モジュールを示す断面模式図である。
この図１において、従来のパッケージ基板モジュールの図面である図４に示す各要素と同一の要素には図４に付した符号と同一の符号が付されている。
この図１に示すパッケージ基板モジュール１００においては、パッケージ基板１１の表面に、ＬＳＩチップ１２が、ハンダボール１３の溶融、固着によるハンダ接合により搭載されており、さらに、そのＬＳＩチップ１２を取り巻くように、パッケージ基板１１の表面に接した状態に固定されたスティフナ１４０を備えている。このスティフナ１４０は、パッケージ基板１１の表面に接する第１の部材１４１と、その第１の部材１４１の、パッケージ基板１１から離れた側の面に接する第２の部材１４２とが貼着された構造を有している。ここで、第２の部材１４２は、第１の部材１４１よりも小さな熱膨張率を有し、したがって温度低下時には第１の部材よりも収縮が小さく、ハンダボール１３の溶融温度から常温に至る各温度段階で、パッケージ基板１１を支えつつパッケージ基板１１の反りに倣うことになる。このため、ＬＳＩチップ１２とパッケージ基板１１との間のハンダ接合部に発生する応力を大きく低減することができる。
図２は、本発明の一実施形態としてのパッケージ実装モジュールを示す断面構成図である。
ここでは、図１に示すパッケージ基板モジュールについては同一の符号を付して示し重複説明は省略する。
また、図３は、図２に示すパッケージ実装モジュールのマザーボードが温度変化により反った状態を示した模式図である。
図２に示すパッケージ実装モジュール２００では、マザーボード２１の表面に、図１に示すパッケージ基板１１の裏面のハンダボール１５の溶融、固着によるパッケージ基板１１のハンダ接合により、その図１に示すパッケージ基板モジュール1００の全体が搭載されている。また、マザーボード２１の裏面の、そのマザーボード２１をパッケージ基板１１とで挟む位置には、スティフナ２２０が配備されている。このスティフナ２２０は、パッケージ基板１１の面積よりも広い面積を有し、パッケージ基板１１、マザーボード２１、およびスティフナ２２０を重ねて投影して見たときのパッケージ基板１１から外れた、スティフナ２２０の周辺部において、マザーボード２１とスティフナ２２がネジ２３により複数箇所固定されている。
ここで、このスティフナ２２０は、マザーボード２１の裏面に接する第１の部材２２１と、その第１の部材２２１の、マザーボード２１から離れた側の面に接する第２の部材２２２とが貼着された構造を有している。この第２の部材２２２は、第１の部材２２１よりも大きい熱膨張率を有し、したがって温度低下時には第１の部材よりも収縮が大きく、ハンダボール１５の溶融温度から常温に至る各温度段階で、図３に示すように、マザーボード２１を支えつつマザーボード２１の反りに倣うことになる。このため、パッケージ基板１１とマザーボード２１との間のハンダ接合部に発生する応力を大きく下げることができる。
このように、上記の実施形態によれば、パッケージ基板１１およびマザーボード２１の湾曲（反り）をスティフナ１４０，２２０が許容することになり、ハンダ接合部の応力を大きく低減させ、ハンダ接合部の信頼性向上に大きく寄与することになる。

Claims (8)

  1. 表面に半導体チップが搭載されたパッケージ基板と、
    表面に前記パッケージ基板裏面がハンダ接合されたマザーボードと、
    前記マザーボード裏面の、該マザーボードを前記パッケージ基板とで挟む位置に配備された、該マザーボードに締結部品で固定された第１のスティフナとを備え、
    前記第１のスティフナは、前記マザーボード裏面に接する側の面よりも該マザーボードから離れた側の面が大きな熱膨張率を有するものであることを特徴とするパッケージ実装モジュール。
  2. 前記第１のスティフナが、前記マザーボード裏面に接する第１の部材と、該第１の部材の、該マザーボードから離れた側の面に接する、該第１の部材よりも大きな熱膨張率を有する第２の部材とからなるバイメタル構造を有するものであることを特徴とする請求項１記載のパッケージ実装モジュール。
  3. 前記締結部品がネジであることを特徴とする請求項１記載のパッケージ実装モジュール。
  4. 前記パッケージ基板は、該パッケージ基板裏面に配置されたハンダボールの溶融および固着により前記マザーボード表面にハンダ接合されたものであることを特徴とする請求項１記載のパッケージ実装モジュール。
  5. 前記パッケージ基板表面に搭載された半導体チップを取り巻くように、該パッケージ基板表面に接した状態に固定された第２のスティフナを備え、該第２のスティフナは、該パッケージ基板表面に接する側の面よりも該パッケージ基板から離れた側の面が小さな熱膨張率を有するものであることを特徴とする請求項１記載のパッケージ実装モジュール。
  6. 前記第２のスティフナが、前記パッケージ基板表面に接する第１の部材と、該第１の部材の、該パッケージ基板から離れた側の面に接する、該第１の部材よりも大きな熱膨張率を有する第２の部材とからなるバイメタル構造を有するものであることを特徴とする請求項５記載のパッケージ実装モジュール。
  7. 表面に半導体チップが搭載されたパッケージ基板と、
    前記半導体チップを取り巻くように前記パッケージ基板表面に接した状態に固定されたスティフナとを備え、
    前記スティフナは、前記パッケージ基板表面に接する側の面よりも該パッケージ基板から離れた側の面が小さな熱膨張率を有するものであることを特徴とするパッケージ基板モジュール。
  8. 前記スティフナが、前記パッケージ基板表面に接する第１の部材と、該第１の部材の、該パッケージ基板から離れた側の面に接する、該第１の部材よりも大きな熱膨張率を有する第２の部材とからなるバイメタル構造を有するものであることを特徴とする請求項７記載のパッケージ基板モジュール。
JP2007503509A 2005-02-15 2005-02-15 パッケージ実装モジュールおよびパッケージ基板モジュール Expired - Fee Related JP4500348B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2005/002274 WO2006087769A1 (ja) 2005-02-15 2005-02-15 パッケージ実装モジュールおよびパッケージ基板モジュール

Publications (2)

Publication Number Publication Date
JPWO2006087769A1 JPWO2006087769A1 (ja) 2008-07-03
JP4500348B2 true JP4500348B2 (ja) 2010-07-14

Family

ID=36916185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007503509A Expired - Fee Related JP4500348B2 (ja) 2005-02-15 2005-02-15 パッケージ実装モジュールおよびパッケージ基板モジュール

Country Status (4)

Country Link
US (1) US7919856B2 (ja)
JP (1) JP4500348B2 (ja)
CN (1) CN101124857B (ja)
WO (1) WO2006087769A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008120280A1 (ja) 2007-03-29 2008-10-09 Fujitsu Limited 歪み低減固定構造
CN101944489B (zh) * 2009-07-07 2012-06-20 株式会社村田制作所 复合基板的制造方法
EP2487710B1 (en) * 2009-10-09 2015-11-25 Toyota Jidosha Kabushiki Kaisha Semiconductor device manufacturing method
JP2012104660A (ja) * 2010-11-10 2012-05-31 Fujitsu Optical Components Ltd 電子装置、デバイスの実装方法、および光通信装置
CN102064137A (zh) * 2010-12-06 2011-05-18 日月光半导体制造股份有限公司 具有金属边框的半导体结构
WO2016140793A1 (en) * 2015-03-03 2016-09-09 Intel Corporation Electronic package that includes multi-layer stiffener
US20170170087A1 (en) * 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
US9799610B2 (en) * 2015-12-18 2017-10-24 Intel Corporation Plurality of stiffeners with thickness variation
US11102384B2 (en) 2016-12-27 2021-08-24 Huawei Technologies Co., Ltd. Camera substrate assembly, camera module, and terminal device
US10157860B2 (en) * 2016-12-28 2018-12-18 Intel Corporation Component stiffener architectures for microelectronic package structures
US10651127B2 (en) 2017-09-29 2020-05-12 Intel Corporation Ring-in-ring configurable-capacitance stiffeners and methods of assembling same
TWI728922B (zh) * 2020-10-07 2021-05-21 頎邦科技股份有限公司 捲帶封裝的儲放構造及其載盤
WO2023127725A1 (ja) * 2021-12-28 2023-07-06 京セラ株式会社 スティフナ付き配線基板

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627166A (en) * 1979-08-14 1981-03-16 Toshiba Corp Copying apparatus
JPH0845985A (ja) * 1994-06-29 1996-02-16 Hewlett Packard Co <Hp> 取り外し可能なフリップチップパッケージを用いた直接チップ接続
JPH08222658A (ja) * 1995-02-17 1996-08-30 Sumitomo Electric Ind Ltd 半導体素子用パッケージ及びその製造方法
JPH11265967A (ja) * 1998-03-17 1999-09-28 Nec Corp Ｌｓｉ実装基板の構造及びその製造方法
JP2000058703A (ja) * 1998-08-11 2000-02-25 Nec Corp Ｌｓｉの実装構造
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001320145A (ja) * 2000-05-10 2001-11-16 Nec Corp 電子部品の実装構造および実装方法
JP2002100886A (ja) * 2000-09-25 2002-04-05 Fujitsu Ltd プリント板ユニット
JP2003258153A (ja) * 2002-03-05 2003-09-12 Nec Corp 半導体パッケージの実装構造
US6743026B1 (en) * 2003-04-15 2004-06-01 International Business Machines Corporation Printed wiring board thickness control for compression connectors used in electronic packaging
JP2004214284A (ja) * 2002-12-27 2004-07-29 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
US20040184248A1 (en) * 2003-03-21 2004-09-23 Intel Corporation Power delivery apparatus, systems, and methods

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4322156A (en) * 1979-08-14 1982-03-30 Tokyo Shibaura Denki Kabushiki Kaisha Charging apparatus for copying machine
JPH02116197A (ja) 1988-10-26 1990-04-27 Hitachi Ltd 半導体実装用多層配線基板
JPH10243326A (ja) 1997-02-27 1998-09-11 Sony Corp 送出システム
JP3537620B2 (ja) * 1997-02-27 2004-06-14 京セラ株式会社 多層配線基板
US7132744B2 (en) * 2000-12-22 2006-11-07 Broadcom Corporation Enhanced die-up ball grid array packages and method for making the same
JP2002263972A (ja) 2001-03-13 2002-09-17 Micron Seimitsu Kk 工作機械ベッド構造、および工作機械ベッドの構成方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5627166A (en) * 1979-08-14 1981-03-16 Toshiba Corp Copying apparatus
JPH0845985A (ja) * 1994-06-29 1996-02-16 Hewlett Packard Co <Hp> 取り外し可能なフリップチップパッケージを用いた直接チップ接続
JPH08222658A (ja) * 1995-02-17 1996-08-30 Sumitomo Electric Ind Ltd 半導体素子用パッケージ及びその製造方法
JPH11265967A (ja) * 1998-03-17 1999-09-28 Nec Corp Ｌｓｉ実装基板の構造及びその製造方法
JP2000058703A (ja) * 1998-08-11 2000-02-25 Nec Corp Ｌｓｉの実装構造
JP3062192B1 (ja) * 1999-09-01 2000-07-10 松下電子工業株式会社 リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法
JP2001320145A (ja) * 2000-05-10 2001-11-16 Nec Corp 電子部品の実装構造および実装方法
JP2002100886A (ja) * 2000-09-25 2002-04-05 Fujitsu Ltd プリント板ユニット
JP2003258153A (ja) * 2002-03-05 2003-09-12 Nec Corp 半導体パッケージの実装構造
JP2004214284A (ja) * 2002-12-27 2004-07-29 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
US20040184248A1 (en) * 2003-03-21 2004-09-23 Intel Corporation Power delivery apparatus, systems, and methods
US6743026B1 (en) * 2003-04-15 2004-06-01 International Business Machines Corporation Printed wiring board thickness control for compression connectors used in electronic packaging

Also Published As

Publication number Publication date
US20070278647A1 (en) 2007-12-06
CN101124857B (zh) 2011-11-16
JPWO2006087769A1 (ja) 2008-07-03
CN101124857A (zh) 2008-02-13
WO2006087769A1 (ja) 2006-08-24
US7919856B2 (en) 2011-04-05

Similar Documents

Publication Publication Date Title
JP4500348B2 (ja) パッケージ実装モジュールおよびパッケージ基板モジュール
JP5899768B2 (ja) 半導体パッケージ、配線基板ユニット、及び電子機器
JP2006210852A (ja) 表面実装型回路部品を実装する回路基板及びその製造方法
JP2009071251A (ja) フリップチップｂｇａ基板
US8508031B2 (en) Electronic device and method of producing the same
JP2006196874A (ja) 半導体装置
JP4500347B2 (ja) パッケージ実装モジュール
JP3161423B2 (ja) Ｌｓｉの実装構造
JP2006228932A (ja) 半導体パッケージ
US20180233459A1 (en) Module, module manufacturing method, and package
JP2010087277A (ja) 半導体装置及びその製造方法
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP4128722B2 (ja) 回路基板および電子機器
JP2011159840A (ja) 電子部品の実装接続構造
JP4770528B2 (ja) 電子機器
JP4343209B2 (ja) プリント配線基板ユニット
JP2006032531A (ja) 半導体装置
JP2005340678A (ja) 半導体装置
JP2002158407A (ja) プリント基板及びその加工方法
JP2010161128A (ja) 実装基板
JP2010109318A (ja) スティフナー付きプリント配線板および放熱板付き半導体パッケージの製造方法
JP2013033853A (ja) 実装基板、半導体装置及び電子機器
JP2008258450A (ja) 半導体装置
JP2001257283A (ja) 半導体装置
JP2006128441A (ja) 半導体装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100413

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100416

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130423

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140423

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees