JP3161423B2 - Ｌｓｉの実装構造 - Google Patents

Ｌｓｉの実装構造

Info

Publication number
JP3161423B2
JP3161423B2 JP22686898A JP22686898A JP3161423B2 JP 3161423 B2 JP3161423 B2 JP 3161423B2 JP 22686898 A JP22686898 A JP 22686898A JP 22686898 A JP22686898 A JP 22686898A JP 3161423 B2 JP3161423 B2 JP 3161423B2
Authority
JP
Japan
Prior art keywords
lsi
frame
pcb
stiffener
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22686898A
Other languages
English (en)
Other versions
JP2000058703A (ja
Inventor
孝行 須山
博伸 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22686898A priority Critical patent/JP3161423B2/ja
Priority to FR9910360A priority patent/FR2782440B1/fr
Priority to US09/370,879 priority patent/US6285553B1/en
Publication of JP2000058703A publication Critical patent/JP2000058703A/ja
Application granted granted Critical
Publication of JP3161423B2 publication Critical patent/JP3161423B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4037—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink
    • H01L2023/4062—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws characterised by thermal path or place of attachment of heatsink heatsink to or through board or cabinet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4006—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs with bolts or screws
    • H01L2023/4075—Mechanical elements
    • H01L2023/4087—Mounting accessories, interposers, clamping or screwing parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＬＳＩをプリント
基板にベアチップ実装する場合に用いて好適なＬＳＩの
実装構造に関するものである。
【０００２】
【従来の技術】ＬＳＩのベアチップ実装は、以前は熱膨
張係数の比較的近い基板上、例えばセラミック基板（熱
膨張係数：７〜９ｐｐｍ）上等で行われていた。しか
し、近年では低価格化を目的として、プリント基板を用
いたビルドアップ基板上にベアチップ実装する技術が確
立されている。
【０００３】
【発明が解決しようとする課題】しかしながら、プリン
ト基板はセラミック基板よりも熱膨張係数が大きく１４
〜１６ｐｐｍ程度あり、かつ、セラミック基板よりも柔
らかいため、ＬＳＩと接続した場合、反りの発生により
温度サイクル等による接続信頼性が確保できなかった。
また、最悪時にはＬＳＩの破損ということもあった。
【０００４】そこで、ＬＳＩとプリント基板との間を樹
脂で封止することによりＬＳＩとプリント基板を一体化
し、接続信頼性を確保するという手法がとられるように
なったが、その場合でも、樹脂の材料やＬＳＩのサイズ
等というように制限の多いものであった。
【０００５】特にＬＳＩのサイズが大きくなった場合に
は、樹脂封止で一体化するとはいえＬＳＩとプリント基
板の熱膨張差は大きく、ＬＳＩとプリント基板とのバイ
メタル効果による反りの発生は抑えられない。反りが発
生すると、ＬＳＩの接続信頼性に対して悪影響を与え、
また、反りが基板全体に影響を与える程になった場合に
は、他の部品の信頼性に対して悪影響を及ぼしてしまう
ことになる。
【０００６】また、ＬＳＩサイズが大きくなると発熱量
が増大するため、ヒートシンクが必要となる。しかしプ
リント基板自体は薄く、重いヒートシンクを支えるだけ
の丈夫さはないため、基板上に工夫をすることはできな
い。
【０００７】従来より、ＬＧＡ（Land Grid Array ）や
ＢＧＡのヒートシンクを固定するために基板裏面にスチ
フナを用いたヒートシンクの固定方法があったが、充分
な効果を得ることはできなかった。
【０００８】本発明は、上記の実情に鑑みなされたもの
で、ＬＳＩとプリント基板との接続信頼性を向上させる
と共に、ヒートシンクを支障なく保持することのできる
ＬＳＩの実装構造を提供することを目的としている。
【０００９】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明によるＬＳＩの実装構造は、ＬＳＩの周辺
部を固定する第１の枠体と、第１の枠体を固定し、かつ
プリント基板の周辺部を固定する第２の枠体とを有し、
第１の枠体と第２の枠体とが強固に一体化され、ＬＳＩ
とプリント基板とが半田接続されているものである。
【００１０】また、第１の枠体にＬＳＩを冷却するヒー
トシンクを固定する固定手段を設けてもよく、固定手段
はネジにより固定するものであってよい。
【００１１】また、プリント基板は、薄いビルトアップ
基板であってよい。
【００１２】また、第１の枠体に複数の支持棒が設けら
れ、支持棒の先端部が第２の枠体に固定されていてよ
く、さらに、第１の枠体及び第２の枠体が、固い金属で
構成されていてよい。
【００１３】
【発明の実施の形態】本発明の実施の形態を図１、図２
に基づいて説明する。図１（ａ）は本実施の形態による
ＬＳＩの実装構造の平面図を示し、（ｂ）は裏面図を示
す。また、図２に図１（ａ）のＡ−Ａ’の断面図を示
す。
【００１４】図１において、３はＬＳＩであり、外形２
０ｍｍ□、入出力パッドは０．２ｍｍピッチ程度でエリ
ア上に配置されているものである。入出力パッドの数
や、配置などは任意である。
【００１５】４はプリント基板（以下、ＰＣＢ４と言
う）であり、０．２ｍｍピッチのパッドのＬＳＩをベア
でフリップチップ実装するために、それに対応するパッ
ドを表面に形成できるプリント基板であればなんでもよ
い。本実施の形態では、微細加工の可能なビルドアップ
基板を用いている。ビルドアップ基板はコア基板の表裏
にビルドアップ層を設けたものであり、一般的な厚さは
１．６ｍｍ程度である。また、本実施の形態のＰＣＢ４
の外形は１００ｍｍ□である。
【００１６】１はＰＣＢ４を保持するための第２の枠体
としてのＰＣＢスチフナであり、ステンレス、４２アロ
イなどの固い金属を外形１．６ｍｍ□に加工したもので
ある。本実施の形態では、外形１００ｍｍ□のＰＣＢ４
を納めるための外溝が段差をもって加工されている。Ｐ
ＣＢ４を溝に合わせてセットした後は外周をネジで固定
する様にしている。また、底の部分には８０ｍｍ□の穴
があいており、全体では枠状になっているが、一部に後
述するＬＳＩスチフナ２の裏面部分を加工し一体化して
いる。このＰＣＢスチフナ１は厚い部分で１０ｍｍ、薄
い部分で５ｍｍの厚さを持たせている。
【００１７】２はＬＳＩ３を保持するための第１の枠体
としてのＬＳＩスチフナであり、材質はＰＣＢスチフナ
１と同じで固い金属を用いている。本実施の形態のＬＳ
Ｉスチフナ２は、幅１０ｍｍ、厚さ１０ｍｍの棒状のも
のをＬＳＩ３の周囲に５０ｍｍ□で囲うように枠を作
り、枠の外側に支持棒２Ａが４本突き出た形状をしてい
る。ＬＳＩ周囲の交点部分にはφ４のネジ穴７を加工し
ている。また、支持棒２Ａの先端には、ＰＣＢスチフナ
１に固定できるようにφ４のネジ穴８を設けている。
【００１８】次に、組立方法を図２、図３を用いて説明
する。ＬＳＩ３とＰＣＢ４とをベアでフリップチップ実
装する時、共晶半田で接続する場合は、両者とも半田の
共晶点である１８０度付近まで温度を上げる必要があ
る。このとき、有機材料を用いたＰＣＢ４は熱膨張係数
が１５〜１７ｐｐｍと大きいのに対して、ＬＳＩ３の材
料であるシリコンは３ｐｐｍと低い値であるため、それ
ぞれの熱膨張の絶対値が異なってくる。特にＬＳＩ３の
外形が大きい場合は膨張差も大きくなってしまう。
【００１９】本実施の形態の場合、ＬＳＩ３の外形が２
０ｍｍであるため、長さの最大となる対角線は２８ｍｍ
程度あり、この領域でシリコンとＰＣＢ４との差が生じ
てくることになる。室温２０度から１８０度まで温度変
化した場合、２８ｍｍの長さはプリント基板で６７μm
、シリコンで１３μm 膨張することになる。ＰＣＢ４
とシリコンはそれぞれ６７μm 、１３μm 延びた状態で
半田接続されることになる。この状態からフリーの状態
で室温に戻すと、接続部は固定されているため、ＰＣＢ
４とシリコンはバイメタル効果で、縮み幅の大きいＰＣ
Ｂ４側に凹で反ることになってしまう。この状態では接
続部に信頼性を保証することは困難であり、かつ、反り
が大きい場合はＬＳＩの破損につながってしまう。
【００２０】そこで、本発明の構成を説明する。まずＰ
ＣＢスチフナ１にＰＣＢ４をセットし、外周をネジで４
カ所程度固定する。このとき、ＰＣＢ４のＬＳＩ接続用
パッドには、予備半田１０が供給されている（図３
（ａ））。予備半田としては、印刷、リフローのほかメ
ッキ等の様々な方法がある。
【００２１】次に、固定したＰＣＢ４のＬＳＩ以外の部
品が実装されるパッド部分に半田１１をスクリーン印刷
して供給しておく。次にベアで搭載するＬＳＩ３のみを
ＬＳＩ接続用パッド上にマウントして仮止めをする（図
３（ｂ））。仮止め後、ＬＳＩスチフナ２を載せて、外
周でＰＣＢスチフナ１にネジ９（図２）で固く固定して
ＰＣＢスチフナ１とＬＳＩスチフナ２とを強固に一体化
する（図３（ｃ））。このようにＬＳＩスチフナ２とを
固定することにより、この後のリフロー、冷却等の温度
変化に対するＰＣＢ全体や、ＬＳＩ３による局部的なＰ
ＣＢ４の変形、反り、うねりを抑制することができる。
【００２２】固定後、全体又はＬＳＩ３の部分だけをリ
フローし、ＬＳＩ３とＰＣＢ４とを接続する。リフロー
後、半田にフラックスを使用している場合は洗浄する
が、無洗浄半田や、フラックスレスの場合は洗浄はしな
い。接続を確認したら、ＬＳＩとＰＣＢの間を樹脂封止
（アンダーフィル）し、この状態で、ＬＳＩ以外の部品
１２をパッド上に搭載して、再リフロー、洗浄を行う
（図３（ｄ））。
【００２３】最後に、ＬＳＩ上部に放熱ラバー６を敷い
た後、ヒートシンク５を載せ、ヒートシンク５のコーナ
ーをＬＳＩスチフナ２の一部にネジ１３で固定する（図
２、図３（ｅ））。このときネジ１３はＰＣＢ４を貫通
して裏面のＬＳＩスチフナ２まで固定する。ＰＣＢ４に
貫通穴が許されない場合は、表面のスチフナにだけ固定
することも可能である。
【００２４】図２、図３（ｅ）のように、ＰＣＢスチフ
ナ１に固定された強固なＬＳＩスチフナ２でヒートシン
ク５を支えるため、ＬＳＩ３の発熱量が大きく、大型の
ヒートシンクを用いる場合でも、ヒートシンク５の重さ
が問題となることはない。また、ＬＳＩスチフナ２、Ｐ
ＣＢスチフナ１の両方で固定されているため、ＬＳＩ３
やＰＣＢ４に反りが発生することもない。
【００２５】上述のように、本実施の形態の特徴は、ビ
ルドアップ基板などからなる薄いＰＣＢ（１〜２ｍｍ程
度）４上に、外形の大きな（２０ｍｍ□以上程度）ＬＳ
Ｉ３をフリップチップ実装する場合において、ＰＣＢ全
体の反りを抑制してＬＳＩとＰＣＢとのギャップを一定
に保持し、ＬＳＩとＰＣＢ間の半田の接続信頼性を向上
させると同時に、ＬＳＩの冷却のためのヒートシンクを
固定し、薄い基板上に重いヒートシンクを実装するため
に発生するバランスの悪さを、外周の枠で支持するよう
にしたことである。
【００２６】これは、ＰＣＢスチフナ１とＬＳＩスチフ
ナ２とを設け、それらをネジで固定することにより、反
りが無くなりギャップが一定になり、さらにＬＳＩスチ
フナ２にヒートシンク５を固定することが可能なため、
重いヒートシンク５でもＰＣＢスチフナ１で支えること
ができるからである。
【００２７】尚、ＰＣＢ上にベアのＬＳＩが２個以上搭
載される場合でも、ＬＳＩスチフナの枠をＬＳＩの個数
分有することにより、ベアチップ実装によるＬＳＩ部分
の反りを無くすことができ、また、ＬＳＩスチフナの裏
面部分が面で抑えられる形状になっていてもよい。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
ＬＳＩを固定した枠体をＰＣＢを固定した枠体に固定し
て、両者を一体化することにより、ＬＳＩとＰＣＢとの
熱膨張差による反りを抑えることができ、半田接続の信
頼性を向上させることができると共に、他の部品に対す
る影響も無くすことができる。
【００２９】また、ＬＳＩを固定する枠体にヒートシン
クのネジ止め等の固定手段を設けることにより薄いＰＣ
Ｂであっても、支障なくヒートシンクを取り付けること
ができる。
【００３０】さらに、ＬＳＩを固定する枠体に複数の支
持棒を設け、先端を他方の枠体に固定することにより、
二つの枠体を強固に固定し、一体化することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態によるＬＳＩの実装構造の
平面図及び裏面図である。
【図２】図１（ａ）のＡ−Ａ′断面図である。
【図３】本発明の実施の形態によるＬＳＩの実装構造の
組み立て工程を示す構成図である。
【符号の説明】
１ ＰＣＢスチフナ ２Ａ 支持棒 ２ ＬＳＩスチフナ ３ ＬＳＩ ４ プリント基板（ＰＣＢ） ５ ヒートシンク ７、８ ネジ穴 ９、１３ ネジ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 25/04 H01L 25/18 H05K 1/02 H05K 1/18

Claims (6)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＬＳＩの周辺部を固定する第１の枠体
    と、前記第１の枠体を固定し、かつプリント基板の周辺部を
    固定する第２の枠体とを有し、前記第１の枠体と前記第２の枠体とが強固に一体化さ
    れ、 前記ＬＳＩと前記プリント基板とが半田接続されて
    いることを特徴とするＬＳＩの実装構造。
  2. 【請求項２】 前記第１の枠体に前記ＬＳＩを冷却する
    ヒートシンクを固定する固定手段を設けたことを特徴と
    する請求項１記載のＬＳＩの実装構造。
  3. 【請求項３】 前記プリント基板は、薄いビルトアップ
    基板であることを特徴とする請求項１記載のＬＳＩの実
    装構造。
  4. 【請求項４】 前記第１の枠体には複数の支持棒が設け
    られ、前記支持棒の先端部が前記第２の枠体に固定され
    ていることを特徴とする請求項１記載のＬＳＩの実装構
    造。
  5. 【請求項５】 前記固定手段は、ネジにより固定するも
    のであることを特徴とする請求項１記載のＬＳＩの実装
    構造。
  6. 【請求項６】 前記第１の枠体及び第２の枠体は、固い
    金属で構成されていることを特徴とする請求項１記載の
    ＬＳＩの実装構造。
JP22686898A 1998-08-11 1998-08-11 Ｌｓｉの実装構造 Expired - Fee Related JP3161423B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22686898A JP3161423B2 (ja) 1998-08-11 1998-08-11 Ｌｓｉの実装構造
FR9910360A FR2782440B1 (fr) 1998-08-11 1999-08-10 Structure de montage pour circuit integre a grande echelle
US09/370,879 US6285553B1 (en) 1998-08-11 1999-08-10 Mounting structure for an LSI

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22686898A JP3161423B2 (ja) 1998-08-11 1998-08-11 Ｌｓｉの実装構造

Publications (2)

Publication Number Publication Date
JP2000058703A JP2000058703A (ja) 2000-02-25
JP3161423B2 true JP3161423B2 (ja) 2001-04-25

Family

ID=16851842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22686898A Expired - Fee Related JP3161423B2 (ja) 1998-08-11 1998-08-11 Ｌｓｉの実装構造

Country Status (3)

Country Link
US (1) US6285553B1 (ja)
JP (1) JP3161423B2 (ja)
FR (1) FR2782440B1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6903278B2 (en) * 2001-06-29 2005-06-07 Intel Corporation Arrangements to provide mechanical stiffening elements to a thin-core or coreless substrate
US6724080B1 (en) * 2002-12-20 2004-04-20 Altera Corporation Heat sink with elevated heat spreader lid
JP2004356492A (ja) * 2003-05-30 2004-12-16 Toshiba Corp 電子機器
JP3972369B2 (ja) 2004-04-05 2007-09-05 船井電機株式会社 ボールグリッドアレイ実装構造
US7170165B2 (en) * 2005-02-02 2007-01-30 Agilent Technologies, Inc. Circuit board assembly with a brace surrounding a ball-grid array device
CN101124857B (zh) * 2005-02-15 2011-11-16 富士通株式会社 封装安装模块和封装基板模块
JP5223212B2 (ja) 2007-03-09 2013-06-26 日本電気株式会社 ヒートシンクを備える電子部品の実装構造
US9443819B2 (en) 2014-02-13 2016-09-13 Apple Inc. Clamping mechanism for processing of a substrate within a substrate carrier
US11337338B2 (en) * 2020-03-17 2022-05-17 Hamilton Sundstrand Corporation Conductive thermal management architecture employing a stiffener of a printed wiring board assembly

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4918571A (en) * 1987-03-31 1990-04-17 Amp Incorporated Chip carrier with energy storage means
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
JPH0541473A (ja) 1991-08-05 1993-02-19 Fujitsu Ltd 半導体装置
US5430611A (en) * 1993-07-06 1995-07-04 Hewlett-Packard Company Spring-biased heat sink assembly for a plurality of integrated circuits on a substrate
US5648893A (en) * 1993-07-30 1997-07-15 Sun Microsystems, Inc. Upgradable multi-chip module
US5473510A (en) * 1994-03-25 1995-12-05 Convex Computer Corporation Land grid array package/circuit board assemblies and methods for constructing the same
US5838064A (en) * 1994-04-22 1998-11-17 Nec Corporation Supporting member for cooling means and electronic package using the same
US5528462A (en) * 1994-06-29 1996-06-18 Pendse; Rajendra D. Direct chip connection using demountable flip chip package
JP2768920B2 (ja) * 1995-08-11 1998-06-25 山一電機株式会社 Ｉｃキャリア
JPH09326450A (ja) 1996-06-03 1997-12-16 Texas Instr Japan Ltd 半導体装置およびその製造方法
DE29620593U1 (de) * 1996-11-26 1998-01-02 Siemens AG, 80333 München Sockel für eine integrierte Schaltung
JP2924840B2 (ja) 1997-02-13 1999-07-26 日本電気株式会社 Ｔａｐｅ−ＢＧＡタイプの半導体装置
US5926371A (en) * 1997-04-25 1999-07-20 Advanced Micro Devices, Inc. Heat transfer apparatus which accommodates elevational disparity across an upper surface of a surface-mounted semiconductor device
US6084178A (en) * 1998-02-27 2000-07-04 Hewlett-Packard Company Perimeter clamp for mounting and aligning a semiconductor component as part of a field replaceable unit (FRU)

Also Published As

Publication number Publication date
JP2000058703A (ja) 2000-02-25
FR2782440A1 (fr) 2000-02-18
US6285553B1 (en) 2001-09-04
FR2782440B1 (fr) 2005-09-16

Similar Documents

Publication Publication Date Title
US5510956A (en) Electronic part unit or assembly having a plurality of electronic parts enclosed within a metal enclosure member mounted on a wiring layer
JP3196762B2 (ja) 半導体チップ冷却構造
JP2916086B2 (ja) 電子部品の実装方法
JP3161423B2 (ja) Ｌｓｉの実装構造
JP2003008186A (ja) 半導体装置
US20030156396A1 (en) Interposer to couple a microelectronic device package to a circuit board
US5198887A (en) Semiconductor chip carrier
US6850411B1 (en) Method and structure to support heat sink arrangement on chip carrier packages
JPH08139233A (ja) モジュール部品
JPH088372A (ja) 放熱装置
JPH088373A (ja) 放熱装置
US5057970A (en) Electronic power component circuit
JP2006278771A (ja) 半導体装置及びその製造方法
JP2002151634A (ja) 基板放熱装置
JP3113400B2 (ja) 電子回路装置
JP3936485B2 (ja) プリント配線基板ユニットおよび基板用矯正部品
JP2005353953A (ja) 印刷配線板及び半導体装置
JP2654868B2 (ja) 銅回路付きセラミックス基板
JP2003258153A (ja) 半導体パッケージの実装構造
JP3603725B2 (ja) 半導体装置及びその製造方法並びに回路基板
JP2001135904A (ja) モジュール基板実装構造およびモジュール基板
JPH06112676A (ja) 放熱フィン取り付け構造
JP2009076812A (ja) 半導体装置の製造方法
JP2001094000A (ja) 半導体装置
JPH0419806Y2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080223

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090223

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100223

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees