JPH0541473A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0541473A JPH0541473A JP3195142A JP19514291A JPH0541473A JP H0541473 A JPH0541473 A JP H0541473A JP 3195142 A JP3195142 A JP 3195142A JP 19514291 A JP19514291 A JP 19514291A JP H0541473 A JPH0541473 A JP H0541473A
- Authority
- JP
- Japan
- Prior art keywords
- bonding material
- area
- package
- semiconductor chip
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】 （修正有）
【目的】 放熱板を具えた半導体装置に関し、パッケー
ジ時の熱で発生するショート不良障害や封止歩留り低
下，パッケージ周囲の外観不良等を抑制して生産性の向
上を図ることを目的とする。 【構成】 セラミック基板の片面中央部に半導体チップ
３が実装されているパッケージ基板５と、該パッケージ
基板のチップ実装面側に金錫合金層からなる接合材で接
合される枠形のパッケージ12と、半導体チップ３の上面
と共にパッケージの他面に接合される放熱板13とで構成
されるパッケージ半導体装置11の放熱板を、放熱基板13
a の接合材形成面に形成するメタライズ層5a，13b を半
導体チップ３の上面3aと等しい大きさの角形領域とパッ
ケージ12の端面形状と等しい大きさの枠形領域Ｂおよび
それぞれの対角線を結ぶブリッジ領域Ｃとを含む形状に
形成した後領域Ｂには第１の接合材13d を層形成し領域
Ａには第２の接合材13c を層形成して構成する。
ジ時の熱で発生するショート不良障害や封止歩留り低
下，パッケージ周囲の外観不良等を抑制して生産性の向
上を図ることを目的とする。 【構成】 セラミック基板の片面中央部に半導体チップ
３が実装されているパッケージ基板５と、該パッケージ
基板のチップ実装面側に金錫合金層からなる接合材で接
合される枠形のパッケージ12と、半導体チップ３の上面
と共にパッケージの他面に接合される放熱板13とで構成
されるパッケージ半導体装置11の放熱板を、放熱基板13
a の接合材形成面に形成するメタライズ層5a，13b を半
導体チップ３の上面3aと等しい大きさの角形領域とパッ
ケージ12の端面形状と等しい大きさの枠形領域Ｂおよび
それぞれの対角線を結ぶブリッジ領域Ｃとを含む形状に
形成した後領域Ｂには第１の接合材13d を層形成し領域
Ａには第２の接合材13c を層形成して構成する。
Description
【０００１】
【産業上の利用分野】本発明は放熱板を具えてパッケー
ジングされた半導体装置の該放熱板近傍のパッケージ構
成に係り、特にパッケージング時の熱で発生する接合材
合金の垂れ下がりによるショート不良障害や封止歩留り
低下，パッケージ周囲の外観不良等を抑制して生産性の
向上を図った半導体装置に関する。
ジングされた半導体装置の該放熱板近傍のパッケージ構
成に係り、特にパッケージング時の熱で発生する接合材
合金の垂れ下がりによるショート不良障害や封止歩留り
低下，パッケージ周囲の外観不良等を抑制して生産性の
向上を図った半導体装置に関する。
【０００２】
【従来の技術】図３は従来のパッケージ半導体装置の構
成例を説明する原理図であり、(3-1)は構成を示し，(3-
2) はパッケージング時の状態を示している。
成例を説明する原理図であり、(3-1)は構成を示し，(3-
2) はパッケージング時の状態を示している。
【０００３】また図４は問題点を説明する図である。図
３の(3-1) でパッケージ半導体装置（以下単に半導体装
置とする）１は、角形で裏面（図では下面）側に外部接
続端子2aが突出して形成されているセラミック基板（以
下単に基板とする）２の中央部所定位置に上記各外部接
続端子2aと対応して接続し得る半導体チップ３が通常の
ＴＡＢ方式(Tape-Automated-Bonding方式) による端子
４で実装されているパッケージ基板５と、該パッケージ
基板５の半導体チップ３実装面の周囲に形成されている
メタライズ層5aの領域で例えば金錫(AuSn)合金からなる
第１の接合材6aを介して該パッケージ基板５に接合され
る上記半導体チップ３を囲む角形周壁状のコバールや４
２アロイ合金からなるパッケージ６と、該パッケージ６
の他面側の上面6b開口部に半田層からなる第２の接合材
7aを介して接合されるセラミックからなる角形の放熱板
７とを主要構成部材として構成されるものである。
３の(3-1) でパッケージ半導体装置（以下単に半導体装
置とする）１は、角形で裏面（図では下面）側に外部接
続端子2aが突出して形成されているセラミック基板（以
下単に基板とする）２の中央部所定位置に上記各外部接
続端子2aと対応して接続し得る半導体チップ３が通常の
ＴＡＢ方式(Tape-Automated-Bonding方式) による端子
４で実装されているパッケージ基板５と、該パッケージ
基板５の半導体チップ３実装面の周囲に形成されている
メタライズ層5aの領域で例えば金錫(AuSn)合金からなる
第１の接合材6aを介して該パッケージ基板５に接合され
る上記半導体チップ３を囲む角形周壁状のコバールや４
２アロイ合金からなるパッケージ６と、該パッケージ６
の他面側の上面6b開口部に半田層からなる第２の接合材
7aを介して接合されるセラミックからなる角形の放熱板
７とを主要構成部材として構成されるものである。
【０００４】そして上記パッケージ６の下側端面にはパ
ッケージ基板５への接合材である上記接合材6aが予め層
形成されているが、該接合材6aの厚さを含む上記パッケ
ージ６の高さｈは上記基板２に接合されたときの該パッ
ケージ６の上面6bが上記半導体チップ３の上面3aとほぼ
一致するように形成されている。
ッケージ基板５への接合材である上記接合材6aが予め層
形成されているが、該接合材6aの厚さを含む上記パッケ
ージ６の高さｈは上記基板２に接合されたときの該パッ
ケージ６の上面6bが上記半導体チップ３の上面3aとほぼ
一致するように形成されている。
【０００５】また半田層からなる上記第２の接合材7a
は、半導体チップ３から発生する熱を効果的に放散させ
るため該半導体チップ３の上面3aを全面で接合する必要
があり、該放熱板７の全面に形成されているメタライズ
層7bを介してその全面に層形成されている。
は、半導体チップ３から発生する熱を効果的に放散させ
るため該半導体チップ３の上面3aを全面で接合する必要
があり、該放熱板７の全面に形成されているメタライズ
層7bを介してその全面に層形成されている。
【０００６】そこで、半導体チップ３が実装されている
パッケージ基板５のメタライズ層5a上の所定位置に第１
の接合材6aを対面させたパッケージ６を位置決め載置し
更に該パッケージ６上に上述した放熱板７を位置決めし
て載置すると、該放熱板７の第２の接合材7aの面がパッ
ケージ６の上面6bおよび半導体チップ３の上面3aと同時
に接触するので両者を同電位にすることができる。
パッケージ基板５のメタライズ層5a上の所定位置に第１
の接合材6aを対面させたパッケージ６を位置決め載置し
更に該パッケージ６上に上述した放熱板７を位置決めし
て載置すると、該放熱板７の第２の接合材7aの面がパッ
ケージ６の上面6bおよび半導体チップ３の上面3aと同時
に接触するので両者を同電位にすることができる。
【０００７】(3-2) はこのときの状態を示したものであ
る。そこでかかる状態のまま破線ａで示す加熱炉８にセ
ッティングし、例えば 300〜 350℃の温度で10分間程度
加熱すると上記第１の接合材6aと第２の接合材7aが共に
溶融して接触する相手部材との間が接合されるのでパッ
ケージングされた所要の半導体装置１を得ることができ
る。
る。そこでかかる状態のまま破線ａで示す加熱炉８にセ
ッティングし、例えば 300〜 350℃の温度で10分間程度
加熱すると上記第１の接合材6aと第２の接合材7aが共に
溶融して接触する相手部材との間が接合されるのでパッ
ケージングされた所要の半導体装置１を得ることができ
る。
【０００８】なお上述した如くパッケージ基板５とパッ
ケージ６間の接合材6aとパッケージ６と放熱板７間の接
合材7aとを異ならせているのは、パッケージ基板５とパ
ッケージ６間は接合面積を充分にとることができないた
め接合強度が大きい金錫合金からなる接合材6aを使用し
ているのに対して、パッケージ６と放熱板７との間は半
導体チップ３と放熱板７間の接合面積が付加されること
とあいまって充分な接合面積が確保し得るので通常の半
田層からなる接合材7aを使用している。
ケージ６間の接合材6aとパッケージ６と放熱板７間の接
合材7aとを異ならせているのは、パッケージ基板５とパ
ッケージ６間は接合面積を充分にとることができないた
め接合強度が大きい金錫合金からなる接合材6aを使用し
ているのに対して、パッケージ６と放熱板７との間は半
導体チップ３と放熱板７間の接合面積が付加されること
とあいまって充分な接合面積が確保し得るので通常の半
田層からなる接合材7aを使用している。
【０００９】かかる半導体装置１では半導体チップ３が
上面3aの全面で放熱板７に接合されているので、特に優
れた放熱効果を得ることができる。
上面3aの全面で放熱板７に接合されているので、特に優
れた放熱効果を得ることができる。
【００１０】
【発明が解決しようとする課題】しかしパッケージ時の
熱によって溶融する上記各接合材6a，7aがパッケージ６
の面に沿って拡がり該面に付着することがあり、特に両
方の接合材6a,7a が接触したときには接合材6aの金(Au)
が接合材7aの鉛(Pb)および錫(Sn)と作用して三元合金を
つくり易くその結果接合材6aと接合材7aとが合金化して
両者の接触領域で垂れ下がり易くなる。
熱によって溶融する上記各接合材6a，7aがパッケージ６
の面に沿って拡がり該面に付着することがあり、特に両
方の接合材6a,7a が接触したときには接合材6aの金(Au)
が接合材7aの鉛(Pb)および錫(Sn)と作用して三元合金を
つくり易くその結果接合材6aと接合材7aとが合金化して
両者の接触領域で垂れ下がり易くなる。
【００１１】この状態を部分的に拡大した図４で、５が
パッケージ基板であり６はパッケージをまた７は放熱板
をそれぞれ表わしている。図で、，′は第１の接合
材6aの拡がり方向を示したものであり、また，′は
第２の接合材7aの拡がり方向を示したものである。
パッケージ基板であり６はパッケージをまた７は放熱板
をそれぞれ表わしている。図で、，′は第１の接合
材6aの拡がり方向を示したものであり、また，′は
第２の接合材7aの拡がり方向を示したものである。
【００１２】この場合、，のようにパッケージ６の
表面に沿って拡がる第１の接合材6aと第２の接合材7aが
接触した領域S1では上述したように両者が合金化して膨
れた状態になり外観不良障害を誘起することがある。
表面に沿って拡がる第１の接合材6aと第２の接合材7aが
接触した領域S1では上述したように両者が合金化して膨
れた状態になり外観不良障害を誘起することがある。
【００１３】また、′，′のようにパッケージ６の
内面に沿って拡がる第１の接合材6aと第２の接合材7aは
特に該接合材6aと7aが接触した領域S2では図示のように
両者が合金化して垂れ下がり、該垂れ下がり領域の下側
近傍に位置する上記端子４に極端に接近したり最悪時に
は該端子４と接触することがある。
内面に沿って拡がる第１の接合材6aと第２の接合材7aは
特に該接合材6aと7aが接触した領域S2では図示のように
両者が合金化して垂れ下がり、該垂れ下がり領域の下側
近傍に位置する上記端子４に極端に接近したり最悪時に
は該端子４と接触することがある。
【００１４】従ってパッケージング作業が終了した後の
半導体装置１の検査工程に、特別な外観検査項目や例え
ばＸ線検査等を追加することでかかる不良を除去してい
る現状にある。
半導体装置１の検査工程に、特別な外観検査項目や例え
ばＸ線検査等を追加することでかかる不良を除去してい
る現状にある。
【００１５】従来の構成になる半導体装置ではパッケー
ジ時の熱で溶融する２種類の接合材の接触て誘起される
不良を抑制することができないと共にパッケージング後
の検査工程に該接合材に起因する不良を検査するための
特別な項目を含ませなければならず、生産性の向上を期
待することができないと言う問題があった。
ジ時の熱で溶融する２種類の接合材の接触て誘起される
不良を抑制することができないと共にパッケージング後
の検査工程に該接合材に起因する不良を検査するための
特別な項目を含ませなければならず、生産性の向上を期
待することができないと言う問題があった。
【００１６】
【課題を解決するための手段】上記課題は、片面に複数
の外部接続端子が突出して形成されているセラミック基
板の他面中央部所定位置に該外部接続端子と対応する半
導体チップが実装されているパッケージ基板と、該パッ
ケージ基板の半導体チップ実装面の該半導体チップ周囲
で第１の接合材で該パッケージ基板に接合される金属か
らなる枠状のパッケージと、上記半導体チップの上面と
同時に同電位を保ち且つ少なくとも該半導体チップの上
面とは第２の接合材で上記枠状のパッケージに接合され
るセラミックからなる放熱板とで構成される半導体装置
であって、前記放熱板が、パッケージへの接合面と対応
する領域に形成されている前記第１の接合材の領域と，
前記半導体チップの上面と対応する領域に形成されてい
る第２の接合材の領域との間に、接合材非形成領域を設
けて構成されている半導体装置によって達成される。
の外部接続端子が突出して形成されているセラミック基
板の他面中央部所定位置に該外部接続端子と対応する半
導体チップが実装されているパッケージ基板と、該パッ
ケージ基板の半導体チップ実装面の該半導体チップ周囲
で第１の接合材で該パッケージ基板に接合される金属か
らなる枠状のパッケージと、上記半導体チップの上面と
同時に同電位を保ち且つ少なくとも該半導体チップの上
面とは第２の接合材で上記枠状のパッケージに接合され
るセラミックからなる放熱板とで構成される半導体装置
であって、前記放熱板が、パッケージへの接合面と対応
する領域に形成されている前記第１の接合材の領域と，
前記半導体チップの上面と対応する領域に形成されてい
る第２の接合材の領域との間に、接合材非形成領域を設
けて構成されている半導体装置によって達成される。
【００１７】
【作用】パッケージ両側の接合材を同一にすると、該パ
ッケージ面に拡がる接合材の接触で生ずる膨れや垂れ下
がり現象を抑制することができる。
ッケージ面に拡がる接合材の接触で生ずる膨れや垂れ下
がり現象を抑制することができる。
【００１８】本発明では、少なくとも半導体チップの周
囲に位置するＴＡＢ方式による端子の存在領域と対応す
る放熱板の領域に接合材が形成されないようにメタライ
ズ層の非形成領域を設けると共に、該放熱板のメタライ
ズ層上に形成する接合材を該メタライズ層非形成領域を
境として外側には金錫合金層からなる接合材を形成しま
た内側には半田層からなる接合層を形成するようにして
いる。
囲に位置するＴＡＢ方式による端子の存在領域と対応す
る放熱板の領域に接合材が形成されないようにメタライ
ズ層の非形成領域を設けると共に、該放熱板のメタライ
ズ層上に形成する接合材を該メタライズ層非形成領域を
境として外側には金錫合金層からなる接合材を形成しま
た内側には半田層からなる接合層を形成するようにして
いる。
【００１９】このことは、パッケージのパッケージ基板
と放熱板への接合が共に同一の接合材で行なわれること
になるため上述した膨れや垂れ下がり現象が抑制される
ことを意味する。
と放熱板への接合が共に同一の接合材で行なわれること
になるため上述した膨れや垂れ下がり現象が抑制される
ことを意味する。
【００２０】従って、図４で説明した問題点の発生を抑
制することができて発生不良の抑制と検査工数の削減に
よる生産性の向上を実現することができる。
制することができて発生不良の抑制と検査工数の削減に
よる生産性の向上を実現することができる。
【００２１】
【実施例】図１は本発明になるパッケージ半導体装置の
構成例を説明する図であり、図３同様に(1-1) は構成を
示し，(1-2) はパッケージング時の状態を示している。
構成例を説明する図であり、図３同様に(1-1) は構成を
示し，(1-2) はパッケージング時の状態を示している。
【００２２】また図２は本発明を実現する放熱板の他の
実施例を示す図である。なお図１は理解し易くするため
図３同様のパッケージ半導体装置（以下半導体装置とす
る）の場合を例としているため図３と同じ対象部材には
同一の記号を付して表わしている。
実施例を示す図である。なお図１は理解し易くするため
図３同様のパッケージ半導体装置（以下半導体装置とす
る）の場合を例としているため図３と同じ対象部材には
同一の記号を付して表わしている。
【００２３】図１で半導体装置11は、図３で説明したパ
ッケージ基板５と、該パッケージ基板５の半導体チップ
３実装面の周囲に形成されているメタライズ層5aの領域
で金錫(AuSn)合金層からなる第１の接合材12a を介して
該パッケージ基板５に接合される角枠状のコバールや４
２アロイ合金からなるパッケージ12と、該パッケージ12
の他端面に接合されるセラミックからなる角形の放熱板
13とを主要構成部材として構成されるものである。
ッケージ基板５と、該パッケージ基板５の半導体チップ
３実装面の周囲に形成されているメタライズ層5aの領域
で金錫(AuSn)合金層からなる第１の接合材12a を介して
該パッケージ基板５に接合される角枠状のコバールや４
２アロイ合金からなるパッケージ12と、該パッケージ12
の他端面に接合されるセラミックからなる角形の放熱板
13とを主要構成部材として構成されるものである。
【００２４】なお上記パッケージ12の片側端面にはパッ
ケージ基板５への接合材である上記接合材12a が予め層
形成されていると共に、該接合材12a の厚さを含むパッ
ケージ12の高さｈは図３の場合と同様に形成されてい
る。
ケージ基板５への接合材である上記接合材12a が予め層
形成されていると共に、該接合材12a の厚さを含むパッ
ケージ12の高さｈは図３の場合と同様に形成されてい
る。
【００２５】更に特にこの場合の上記放熱板13は、セラ
ミックからなる放熱基板13a の片面に、該放熱板13をそ
の下面側から見た（イ）に示す如く上記半導体チップ３
の上面3aとほぼ等しい大きさの角形領域Ａとパッケージ
12の高さ方向端面形状とほぼ等しい大きさの枠形領域Ｂ
および該両領域Ａ，Ｂのそれぞれの対角線を結ぶブリッ
ジ領域Ｃのみが形成し得るようにメタライズ層13b をパ
ターン形成した後、（ロ）に示す如くＡ領域には半田層
からなる第２の接合材13c をパターン形成し更にＢ領域
には金錫合金層からなる第１の接合材13d をパターン形
成したものである。
ミックからなる放熱基板13a の片面に、該放熱板13をそ
の下面側から見た（イ）に示す如く上記半導体チップ３
の上面3aとほぼ等しい大きさの角形領域Ａとパッケージ
12の高さ方向端面形状とほぼ等しい大きさの枠形領域Ｂ
および該両領域Ａ，Ｂのそれぞれの対角線を結ぶブリッ
ジ領域Ｃのみが形成し得るようにメタライズ層13b をパ
ターン形成した後、（ロ）に示す如くＡ領域には半田層
からなる第２の接合材13c をパターン形成し更にＢ領域
には金錫合金層からなる第１の接合材13d をパターン形
成したものである。
【００２６】従って、上記Ａ〜Ｃ領域を除く台形状のＤ
領域はメタライズ層非形成領域すなわち接合材非形成領
域となる。そこで、パッケージ基板５のメタライズ層5a
上の所定位置に第１の接合材12aを対面させたパッケー
ジ12を位置決め載置し更に該パッケージ12上に上述した
放熱板13を位置決めして載置すると、放熱板13のＡ領域
に位置する第２の接合材13c は半導体チップ３の上面3a
に対応しまたＢ領域に位置する第１の接合材13d はパッ
ケージ12の高さ方向端面と対応することになる。
領域はメタライズ層非形成領域すなわち接合材非形成領
域となる。そこで、パッケージ基板５のメタライズ層5a
上の所定位置に第１の接合材12aを対面させたパッケー
ジ12を位置決め載置し更に該パッケージ12上に上述した
放熱板13を位置決めして載置すると、放熱板13のＡ領域
に位置する第２の接合材13c は半導体チップ３の上面3a
に対応しまたＢ領域に位置する第１の接合材13d はパッ
ケージ12の高さ方向端面と対応することになる。
【００２７】(1-2) はこのときの状態を示したものであ
る。そこでかかる状態のまま図示されない図３同様の加
熱炉にセッティングし図３で説明した所定条件でリフロ
ーすることでパッケージされた所要の半導体装置11を得
ることができる。
る。そこでかかる状態のまま図示されない図３同様の加
熱炉にセッティングし図３で説明した所定条件でリフロ
ーすることでパッケージされた所要の半導体装置11を得
ることができる。
【００２８】かかる半導体装置11では、パッケージ時の
熱によって溶融する各接合材12a,13c,13d の内, 半田層
からなる13c と金錫合金層からなる13d との間は上記ブ
リッジ領域Ｃによって同電位が確保されていると共に該
両接合材13c,13d 間には上記メタライズ層13b が形成さ
れていないため両接合材間で接触することがなく、しか
もパッケージ12両端面の接合材12a と13d が同一である
ため結果的に異種接合材間の接触による図４で説明した
不良を発生させることなく確実にパッケージすることが
できる。
熱によって溶融する各接合材12a,13c,13d の内, 半田層
からなる13c と金錫合金層からなる13d との間は上記ブ
リッジ領域Ｃによって同電位が確保されていると共に該
両接合材13c,13d 間には上記メタライズ層13b が形成さ
れていないため両接合材間で接触することがなく、しか
もパッケージ12両端面の接合材12a と13d が同一である
ため結果的に異種接合材間の接触による図４で説明した
不良を発生させることなく確実にパッケージすることが
できる。
【００２９】上記放熱板を実現する他の実例を説明する
図２で、図１の放熱板13と同じ大きさの(2-1) に示す放
熱基板15a の片面には全面にわたってメタライズ層15b
が形成されている。
図２で、図１の放熱板13と同じ大きさの(2-1) に示す放
熱基板15a の片面には全面にわたってメタライズ層15b
が形成されている。
【００３０】次いで、該メタライズ層15b の表面に破線
ｂで示す如き平面視“ロ”の字形のガラス材からなる角
形枠板16を添着すると、断面図(2-2) に示す状態にな
る。なおこの場合の該角形枠板16の内側Ｅ領域が図１で
説明したＡ領域に相当し、また該角形枠板16の外側Ｆ領
域が図１のＢ領域に相当するようになっている。
ｂで示す如き平面視“ロ”の字形のガラス材からなる角
形枠板16を添着すると、断面図(2-2) に示す状態にな
る。なおこの場合の該角形枠板16の内側Ｅ領域が図１で
説明したＡ領域に相当し、また該角形枠板16の外側Ｆ領
域が図１のＢ領域に相当するようになっている。
【００３１】そこで、上記Ｅ領域に半田層からなる第２
の接合材15c をパターン形成し更にＦ領域には金錫合金
層からなる第１の接合材15d をパターン形成すると、所
要の放熱板15を構成することができる。
の接合材15c をパターン形成し更にＦ領域には金錫合金
層からなる第１の接合材15d をパターン形成すると、所
要の放熱板15を構成することができる。
【００３２】従って、該放熱板15を図１の放熱板13に置
き換えることで図１同様の半導体装置を得ることができ
る。特にこの場合には、半田層からなる第２の接合材15
c と金錫合金層からなる第１の接合材15dとの間にガラ
ス材からなる角形枠板16が介在しているため両接合材間
で接触することがなくしかも両接合材間はメタライズ層
15b で繋がっているので同電位が確保できて異種接合材
間の接触による図４で説明した不良を発生させることが
ない。
き換えることで図１同様の半導体装置を得ることができ
る。特にこの場合には、半田層からなる第２の接合材15
c と金錫合金層からなる第１の接合材15dとの間にガラ
ス材からなる角形枠板16が介在しているため両接合材間
で接触することがなくしかも両接合材間はメタライズ層
15b で繋がっているので同電位が確保できて異種接合材
間の接触による図４で説明した不良を発生させることが
ない。
【００３３】
【発明の効果】上述の如く本発明により、パッケージ時
の熱で発生する接合材合金の垂れ下がりによるショート
不良障害や封止歩留り低下，パッケージ周囲の外観不良
等を抑制して生産性の向上を図ったパッケージ半導体装
置を提供することができる。
の熱で発生する接合材合金の垂れ下がりによるショート
不良障害や封止歩留り低下，パッケージ周囲の外観不良
等を抑制して生産性の向上を図ったパッケージ半導体装
置を提供することができる。
【図１】 本発明になるパッケージ半導体装置の構成例
を説明する図。
を説明する図。
【図２】 本発明を実現する放熱板の他の実施例を示す
図。
図。
【図３】 従来のパッケージ半導体装置の構成例を説明
する原理図。
する原理図。
【図４】 問題点を説明する図。
３ 半導体チップ 3a 上面 ５ パッケージ基板 5a 13b,15b メタ
ライズ層 11 パッケージ半導体装置 12 パッケージ 12a,13d,15d 第１
の接合材 13,15 放熱板 13a,15a 放熱基板 13c,15c 第２の接合材 16 角形枠板
ライズ層 11 パッケージ半導体装置 12 パッケージ 12a,13d,15d 第１
の接合材 13,15 放熱板 13a,15a 放熱基板 13c,15c 第２の接合材 16 角形枠板
Claims (3)
- 【請求項１】 片面に複数の外部接続端子が突出して形
成されているセラミック基板の他面中央部所定位置に該
外部接続端子と対応する半導体チップが実装されている
パッケージ基板と、該パッケージ基板の半導体チップ実
装面の該半導体チップ周囲で第１の接合材で該パッケー
ジ基板に接合される金属からなる枠状のパッケージと、
上記半導体チップの上面と同時に同電位を保ち且つ少な
くとも該半導体チップの上面とは第２の接合材で上記枠
状のパッケージに接合されるセラミックからなる放熱板
とで構成される半導体装置であって、 前記放熱板(13,15) が、パッケージ(12)への接合面と対
応する領域に形成されている前記第１の接合材(13d,15
d) の領域と，前記半導体チップ(3) の上面(3a)と対応
する領域に形成されている第２の接合材(13c,15c) の領
域との間に、接合材非形成領域を設けて構成されている
ことを特徴とする半導体装置。 - 【請求項２】 前記放熱板の第１の接合材の領域と第２
の接合材の領域との間に接合材非形成領域を設ける手段
が、放熱板(13)を構成する放熱基板(13a) の接合材形成
面に形成するメタライズ層を、上記半導体チップ(3) の
上面(3a)とほぼ等しい大きさの角形領域(A) と上記パッ
ケージ(12)の端面形状とほぼ等しい大きさの枠形領域
(B) および該両領域のそれぞれの対角線を結ぶブリッジ
領域(C)とを含む形状に形成した後、枠形領域(B) には
上記第１の接合材(13d) を層形成し角形領域(A) には上
記第２の接合材(13c) を層形成して構成されていること
を特徴とした請求項１記載の半導体装置。 - 【請求項３】 前記放熱板の第１の接合材領域と第２の
接合材領域との間に接合材非形成領域を設ける手段が、
放熱板(15)を構成する放熱基板(15a) の接合材形成面の
全面に形成されたメタライズ層(15b) の中心位置に、上
記半導体チップ(3) の上面(3a)とほぼ等しい大きさの角
形領域の外辺を内辺とし上記パッケージ(12)の端面形状
の内辺を外辺とするガラス質からなる角形枠板(16)を添
着した後、角形枠板(16)の外側領域(F) には上記第１の
接合材(15d) を層形成しれ該角形枠板の内側領域(E) に
は上記第２の接合材(15c) を層形成して構成されている
ことを特徴とした請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195142A JPH0541473A (ja) | 1991-08-05 | 1991-08-05 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3195142A JPH0541473A (ja) | 1991-08-05 | 1991-08-05 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0541473A true JPH0541473A (ja) | 1993-02-19 |
Family
ID=16336145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3195142A Withdrawn JPH0541473A (ja) | 1991-08-05 | 1991-08-05 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0541473A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285553B1 (en) | 1998-08-11 | 2001-09-04 | Nec Corporation | Mounting structure for an LSI |
-
1991
- 1991-08-05 JP JP3195142A patent/JPH0541473A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6285553B1 (en) | 1998-08-11 | 2001-09-04 | Nec Corporation | Mounting structure for an LSI |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5723899A (en) | Semiconductor lead frame having connection bar and guide rings | |
| CN101790787B (zh) | 电子部件用封装、电子部件用封装的基底、以及电子部件用封装与电路基板的接合结构 | |
| JPH09237806A (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| US7612456B2 (en) | Electronic device, semiconductor device using same, and method for manufacturing semiconductor device | |
| US6064112A (en) | Resin-molded semiconductor device having a lead on chip structure | |
| JPH04151843A (ja) | Ｉｃチップのボンディング方法 | |
| JPH0541473A (ja) | 半導体装置 | |
| US20210233869A1 (en) | Semiconductor device | |
| JPH0697349A (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH0349246A (ja) | 半導体集積回路装置 | |
| JPH02109358A (ja) | 半導体の実装構造体 | |
| JP2669310B2 (ja) | 半導体集積回路装置およびその実装方法 | |
| JPH0513608A (ja) | 半導体装置 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH09266343A (ja) | 半導体装置及び半導体素子の実装方法 | |
| JPH01130548A (ja) | 半導体装置 | |
| JP2750469B2 (ja) | 半導体パッケージ | |
| JPH11284122A (ja) | 樹脂封止型半導体装置 | |
| JPH0744024Y2 (ja) | 半導体セラミック・パッケージ用窓枠状ろう材付き封着板 | |
| JP2995233B2 (ja) | 電子部品およびその接合構造 | |
| JPH03262137A (ja) | 半導体集積回路装置の製造方法 | |
| JPH077817B2 (ja) | 複合リードフレームの製造方法 | |
| JPH04199663A (ja) | パッドグリッドアレイパッケージ | |
| JPS6147649A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |