JPH03108361A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH03108361A JPH03108361A JP1245103A JP24510389A JPH03108361A JP H03108361 A JPH03108361 A JP H03108361A JP 1245103 A JP1245103 A JP 1245103A JP 24510389 A JP24510389 A JP 24510389A JP H03108361 A JPH03108361 A JP H03108361A
- Authority
- JP
- Japan
- Prior art keywords
- cap
- solder
- board
- semiconductor chip
- package substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 229910000679 solder Inorganic materials 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims description 51
- 238000007789 sealing Methods 0.000 abstract description 30
- 238000009736 wetting Methods 0.000 abstract description 5
- 238000005476 soldering Methods 0.000 abstract description 4
- 150000001875 compounds Chemical class 0.000 abstract 1
- 239000011800 void material Substances 0.000 abstract 1
- 238000002844 melting Methods 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 2
- 229910052863 mullite Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910001020 Au alloy Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000003353 gold alloy Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の気密封止（ハーメチッ
ク・シール）技術に関するものである。
ク・シール）技術に関するものである。
半導体集積回路装置の気密封止構造の一つに、ＣＣＢバ
ンブを介してパッケージ基板に実装された半導体チップ
をキャップで気密封止したマイクロチップキャリヤ（Ｍ
ｉｃｒｏ Ｃｈｉｐ Ｃａｒｒｉｅｒ）がある。
ンブを介してパッケージ基板に実装された半導体チップ
をキャップで気密封止したマイクロチップキャリヤ（Ｍ
ｉｃｒｏ Ｃｈｉｐ Ｃａｒｒｉｅｒ）がある。
このマイクロチップキャリヤについては、例えば特開昭
６２−２４９４２９号、特開昭６３−３１０１３９号公
報に記載されている。
６２−２４９４２９号、特開昭６３−３１０１３９号公
報に記載されている。
第５図は、上記文献に記載されたマイクロチップキャリ
アの断面構造を示している。このマイクロチップキャリ
ア２０は、ムライトなどのセラミック材料からなるパッ
ケージ基板２１の主面に形成された電極２２上にＣＣＢ
バンプ２３を介して実装された半導体チップ２４をキャ
ップ２５で気密封止した構造を有している。キャップ２
５は、例えば窒化アルミニウム（Ａｊ！Ｎ）からなり、
封止用半田２６を介してパッケージ基板２１の主面に接
合されている。キャップ２５の下面と半導体チップ２４
の裏面（上面）とは、伝熱用半田２７を介して接合され
ており、半導体チップ２４から発生した熱が伝熱用半田
２７を経てキャップ２５から外部に放散される構造にな
っている。マイクロチップキャリア２０は、パッケージ
基板２１の下面の電極２２に接続されたＣＣＢバンプ２
８を介してモジニール基板に実装される。パッケージ基
板２１の内部には、例えばＷ（タングステン）からなる
内部配線２９が形成されており、この内部配線２９を通
じてパッケージ基板２１の主面および下面の電極２２．
２２間が電気的に接続されるようになっている。
アの断面構造を示している。このマイクロチップキャリ
ア２０は、ムライトなどのセラミック材料からなるパッ
ケージ基板２１の主面に形成された電極２２上にＣＣＢ
バンプ２３を介して実装された半導体チップ２４をキャ
ップ２５で気密封止した構造を有している。キャップ２
５は、例えば窒化アルミニウム（Ａｊ！Ｎ）からなり、
封止用半田２６を介してパッケージ基板２１の主面に接
合されている。キャップ２５の下面と半導体チップ２４
の裏面（上面）とは、伝熱用半田２７を介して接合され
ており、半導体チップ２４から発生した熱が伝熱用半田
２７を経てキャップ２５から外部に放散される構造にな
っている。マイクロチップキャリア２０は、パッケージ
基板２１の下面の電極２２に接続されたＣＣＢバンプ２
８を介してモジニール基板に実装される。パッケージ基
板２１の内部には、例えばＷ（タングステン）からなる
内部配線２９が形成されており、この内部配線２９を通
じてパッケージ基板２１の主面および下面の電極２２．
２２間が電気的に接続されるようになっている。
上記マイクロチップキャリアを組立てるには、まずチッ
プマウント装置を用いて半導体チップをパッケージ基板
の主面に正確に位置決めする。すなわち、半導体チップ
のＣＣＢバンプをパッケージ基板の電極上に正確に位置
決めする。続いて、リフロー装置内でＣＣＢバンブを加
熱、溶融してＣＣＢバンブを電極に固着させる。次に、
パッケージ基板の主面にキャップを被せ、封止用半田を
用いてこのキャップをパッケージ基板の主面に固着させ
るとともに、伝熱用半田を用いて半導体チップの裏面を
キャップに固着させる。
プマウント装置を用いて半導体チップをパッケージ基板
の主面に正確に位置決めする。すなわち、半導体チップ
のＣＣＢバンプをパッケージ基板の電極上に正確に位置
決めする。続いて、リフロー装置内でＣＣＢバンブを加
熱、溶融してＣＣＢバンブを電極に固着させる。次に、
パッケージ基板の主面にキャップを被せ、封止用半田を
用いてこのキャップをパッケージ基板の主面に固着させ
るとともに、伝熱用半田を用いて半導体チップの裏面を
キャップに固着させる。
このように、マイクロチップキャリアは、パッケージ基
板にキャップを半田付けして気密封止を行っているため
、この半田付けの良否によってパッケージの気密信頼性
が大きく左右される。
板にキャップを半田付けして気密封止を行っているため
、この半田付けの良否によってパッケージの気密信頼性
が大きく左右される。
ところで、マイクロチップキャリアの組み立てに用いる
封止用半田は、その厚さが約０．１〜０．２１１１ｍと
極めて薄いため、半田とパッケージ基板（あるいは半田
とキャップ）との界面に僅かでも凹凸が存在すると、半
田溶融時にこの界面に気泡が取り込まれ易い。本発明者
は、この気泡がボイドの発生や半田の濡れ不良を引き起
こし、パッケージの気密信頼性を低下させることを見出
した。
封止用半田は、その厚さが約０．１〜０．２１１１ｍと
極めて薄いため、半田とパッケージ基板（あるいは半田
とキャップ）との界面に僅かでも凹凸が存在すると、半
田溶融時にこの界面に気泡が取り込まれ易い。本発明者
は、この気泡がボイドの発生や半田の濡れ不良を引き起
こし、パッケージの気密信頼性を低下させることを見出
した。
本発明は、上記した問題点に着目してなされたものであ
り、その目的は、基板にキャップを半田付けして気密封
止を行う半導体集積回路装置の気密信頼性を向上させる
ことのできる技術を提供す本発明の前記ならびにその他
の目的と新規な特徴は、本明細書の記述および添付図面
から明らかになるであろう。
り、その目的は、基板にキャップを半田付けして気密封
止を行う半導体集積回路装置の気密信頼性を向上させる
ことのできる技術を提供す本発明の前記ならびにその他
の目的と新規な特徴は、本明細書の記述および添付図面
から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、次のとおりである。
要を簡単に説明すれば、次のとおりである。
本願の一発明は、半導体チップを実装した基板の主面に
キャップを半田付けして前記半導体チップを気密封止す
る半導体集積回路装置において、前記基板とキャップと
の接合部における基板またはキャップの少なくとも一方
の断面形状を凸状にするものである。
キャップを半田付けして前記半導体チップを気密封止す
る半導体集積回路装置において、前記基板とキャップと
の接合部における基板またはキャップの少なくとも一方
の断面形状を凸状にするものである。
上記した手段によれば、リフロー装置内で封止用半田を
溶融させてキャップをパッケージ基板に接合する際に、
溶融した封止用半田の肉厚がキャップまたはパッケージ
基板の凸状部で最も薄く、プとの界面に取り込まれた気
泡が封止用半田の外部に押し出される。
溶融させてキャップをパッケージ基板に接合する際に、
溶融した封止用半田の肉厚がキャップまたはパッケージ
基板の凸状部で最も薄く、プとの界面に取り込まれた気
泡が封止用半田の外部に押し出される。
以下、実施例を用いて本発明を詳述する。
第１図に示すように、本実施例のマイクロチップキャリ
ヤ１は、ＣＣＢバンブ２を介してパッケージ基板３の電
極４上に実装された半導体チップ５をキャップ６で気密
封止したものである。上記パッケージ基板３は、ムライ
トなどのセラミック材料で構成されている。キャップ６
は、例えば窒化アルミニウム（ＡＪＮ）で構成されてお
り、封止用半田７を介してパッケージ基板３の主面に固
着されている。半導体チップ５の裏面（上面）は、伝熱
用半田８を介してキャップ６の裏面に固着されており、
これにより、半導体チップ５から発生する熱が伝熱用半
田８を経てキャップ６の表面から外部に放散される構造
になっている。前記ＣＣＢバンプ２は、例えば２重量％
程度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（融点＝
３２０〜３３０℃程度）で構成されている。また、封止
用半田７および伝熱用半田８は、例えば１０重量％程度
のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（融点＝、２
９０〜３００℃程度）で構成されている。
ヤ１は、ＣＣＢバンブ２を介してパッケージ基板３の電
極４上に実装された半導体チップ５をキャップ６で気密
封止したものである。上記パッケージ基板３は、ムライ
トなどのセラミック材料で構成されている。キャップ６
は、例えば窒化アルミニウム（ＡＪＮ）で構成されてお
り、封止用半田７を介してパッケージ基板３の主面に固
着されている。半導体チップ５の裏面（上面）は、伝熱
用半田８を介してキャップ６の裏面に固着されており、
これにより、半導体チップ５から発生する熱が伝熱用半
田８を経てキャップ６の表面から外部に放散される構造
になっている。前記ＣＣＢバンプ２は、例えば２重量％
程度のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（融点＝
３２０〜３３０℃程度）で構成されている。また、封止
用半田７および伝熱用半田８は、例えば１０重量％程度
のＳｎを含有するＰ ｂ ／ Ｓ ｎ合金（融点＝、２
９０〜３００℃程度）で構成されている。
前記パッケージ基板３の下面の電極４には、前記ＣＣＢ
バンプ２よりも大径のＣＣＢバンブ９が接合されており
、マイクロチップキャリヤｌは、このＣＣＢバンプ９を
介してモジュール基板に実装される。ＣＣＢバンブ９は
、パッケージ基板３内に設けられたＷ（タングステン）
などの内部配線１０を通じてＣＣＢバンプ２、さらには
半導体チップ５と電気的に接続されている。ＣＣＢバン
プ９は、例えば３０重量％程度のＳｎを含有するＰ ｂ
／ Ｓ ｒｒ金合金らなり、その融点は２５０〜２６
０℃程度である。
バンプ２よりも大径のＣＣＢバンブ９が接合されており
、マイクロチップキャリヤｌは、このＣＣＢバンプ９を
介してモジュール基板に実装される。ＣＣＢバンブ９は
、パッケージ基板３内に設けられたＷ（タングステン）
などの内部配線１０を通じてＣＣＢバンプ２、さらには
半導体チップ５と電気的に接続されている。ＣＣＢバン
プ９は、例えば３０重量％程度のＳｎを含有するＰ ｂ
／ Ｓ ｒｒ金合金らなり、その融点は２５０〜２６
０℃程度である。
本実施例のマイクロチップキャリヤ１は、キャップ６と
パッケージ基板３との接合部におけるキャップ６の断面
形状が、パッケージ基板３側に突出した半円状をなすよ
うに加工されている。また、上記接合部におけるパッケ
ージ基板３およびキャップ６のそれぞれの表面には、例
えばＴｉ／Ｎｉ／ Ａ ｕの複合金属膜で構成された半
田メタライズ層１１が形成されている。半田メタライズ
層１１は、主として封止用半田７とパッケージ基板３と
の界面や、封止用半田７とキャップ６との界面の濡れ性
を向上させることを目的としている。
パッケージ基板３との接合部におけるキャップ６の断面
形状が、パッケージ基板３側に突出した半円状をなすよ
うに加工されている。また、上記接合部におけるパッケ
ージ基板３およびキャップ６のそれぞれの表面には、例
えばＴｉ／Ｎｉ／ Ａ ｕの複合金属膜で構成された半
田メタライズ層１１が形成されている。半田メタライズ
層１１は、主として封止用半田７とパッケージ基板３と
の界面や、封止用半田７とキャップ６との界面の濡れ性
を向上させることを目的としている。
次に、前記キャップ６とパッケージ基板３との接合部に
おけるキャップ６の断面形状を半円状にしたことによっ
て得られる作用、効果を、マイクロチップキャリヤｌの
気密封止工程に従って説明する。
おけるキャップ６の断面形状を半円状にしたことによっ
て得られる作用、効果を、マイクロチップキャリヤｌの
気密封止工程に従って説明する。
パッケージ基板３の主面をキャップ６で気密封止するに
は、まず半導体チップ５のＣＣＢバンブ２をパッケージ
基板３の電極４上に位置決めした後、このパッケージ基
板３をリフロー装置に搬送し、不活性雰囲気のりフロー
装置内でＣＣＢバンプ２を加熱、溶融してこれを電極４
に固着させる。
は、まず半導体チップ５のＣＣＢバンブ２をパッケージ
基板３の電極４上に位置決めした後、このパッケージ基
板３をリフロー装置に搬送し、不活性雰囲気のりフロー
装置内でＣＣＢバンプ２を加熱、溶融してこれを電極４
に固着させる。
次に、第２図に示すように、あらかじめ成形ししておい
た封止用半田７ （半田プリフォーム）をパッケージ基
板３０周縁部に載置するとともに、同じくあらかじめ成
形ししておいた伝熱用半田８（半田プリフォーム）を半
導体チップ５の裏面に載置した後、このパッケージ基板
３にキャップ６をを被せる。その際、必要に応じて上方
からキャップ６に対して所定の荷重を印加する。
た封止用半田７ （半田プリフォーム）をパッケージ基
板３０周縁部に載置するとともに、同じくあらかじめ成
形ししておいた伝熱用半田８（半田プリフォーム）を半
導体チップ５の裏面に載置した後、このパッケージ基板
３にキャップ６をを被せる。その際、必要に応じて上方
からキャップ６に対して所定の荷重を印加する。
第３図は、パッケージ基板３とその上に載置された封止
用半田７ （半田プリフォーム）との界面を拡大して示
す図である。図示したように、この界面には僅かな隙間
Ｓが所々に存在している。これは、封止用半田７０表面
やパッケージ基板３（半田メタライズ層１１）の表面は
完全に平坦ではなく、所々に小さな凹凸が存在するため
である。
用半田７ （半田プリフォーム）との界面を拡大して示
す図である。図示したように、この界面には僅かな隙間
Ｓが所々に存在している。これは、封止用半田７０表面
やパッケージ基板３（半田メタライズ層１１）の表面は
完全に平坦ではなく、所々に小さな凹凸が存在するため
である。
次に、前記キャップ６を被せたパッケージ基板３をリフ
ロー装置に搬送し、不活性雰囲気のフロー装置内で封止
用半田７および伝熱用半田８を加熱、溶融して、キャッ
プ６をパッケージ基板３に固着させるとともに、半導体
チップ５の裏面をキャップ６に固着させる。第４図に示
すように、封止用半田７の溶融時には、封止用半田７と
パッケージ基板３ （半田メタライズ層１１）との界面
に存在する前記の隙間Ｓにボイドの発生や半田の濡れ不
良の原因となる気泡Ｂが生成する。ところが本実施例で
は、キャップ６とパッケージ基板３との接合部における
キャップ６の断面形状を半円状にしたことにより、溶融
した封止用半田７の肉厚がその中心部（キャップ６の最
下端部）で最も薄（、その両側で次第に厚くなるので、
生成した気泡Ｂはすべてキャップ６の内側または外側の
いずれかに押し出される。
ロー装置に搬送し、不活性雰囲気のフロー装置内で封止
用半田７および伝熱用半田８を加熱、溶融して、キャッ
プ６をパッケージ基板３に固着させるとともに、半導体
チップ５の裏面をキャップ６に固着させる。第４図に示
すように、封止用半田７の溶融時には、封止用半田７と
パッケージ基板３ （半田メタライズ層１１）との界面
に存在する前記の隙間Ｓにボイドの発生や半田の濡れ不
良の原因となる気泡Ｂが生成する。ところが本実施例で
は、キャップ６とパッケージ基板３との接合部における
キャップ６の断面形状を半円状にしたことにより、溶融
した封止用半田７の肉厚がその中心部（キャップ６の最
下端部）で最も薄（、その両側で次第に厚くなるので、
生成した気泡Ｂはすべてキャップ６の内側または外側の
いずれかに押し出される。
このように、本実施例では封止用半田７の溶融時に封止
用半田７とパッケージ基板３ （半田メタライズ層１１
）との界面に生成した気泡Ｂが速やかに外部に押し出さ
れることにより、この気泡Ｂに起因するボイドの発生や
半田の濡れ不良を防止することができるので、マイクロ
チップキャリヤ１の気密信頼性を向上させることができ
る。
用半田７とパッケージ基板３ （半田メタライズ層１１
）との界面に生成した気泡Ｂが速やかに外部に押し出さ
れることにより、この気泡Ｂに起因するボイドの発生や
半田の濡れ不良を防止することができるので、マイクロ
チップキャリヤ１の気密信頼性を向上させることができ
る。
以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
具体的に説明したが、本発明は、前記実施例に限定され
るものではなく、その要旨を逸脱しない範囲で種々変更
可能であることはいうまでもない。
キャップ６とパッケージ基板３との接合部におけるキャ
ップ６の断面形状は、半円に限定されるものではなく、
例えば半楕円であってもよい。
ップ６の断面形状は、半円に限定されるものではなく、
例えば半楕円であってもよい。
また前記実施例では、キャップ６側の断面形状を凸状に
した場合について説明したが、パッケージ基板３側の断
面形状を凸状にしてもよく、さらにキャップ６側とパッ
ケージ基板３側の両方の断面形状を凸状にしてもよい。
した場合について説明したが、パッケージ基板３側の断
面形状を凸状にしてもよく、さらにキャップ６側とパッ
ケージ基板３側の両方の断面形状を凸状にしてもよい。
以上の説明では、主として本発明者によってなされた発
明をその背景となったマイクロチップキャリヤの気密封
止技術に適用した場合について説明したが、本発明はこ
れに限定されるものではなく、半導体チップを実装した
基板にキャップを半田付けして気密封止を行う各種の半
導体集積回路装置に適用することができる。
明をその背景となったマイクロチップキャリヤの気密封
止技術に適用した場合について説明したが、本発明はこ
れに限定されるものではなく、半導体チップを実装した
基板にキャップを半田付けして気密封止を行う各種の半
導体集積回路装置に適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。
て得られる効果を簡単に説明すれば、下記の通りである
。
半導体チップを実装した基板の主面にキャップを半田付
けして前記半導体チップを気密封止する半導体集積回路
装置において、前記基板とキャップとの接合部における
基板またはキャップの少なくとも一方の断面形状を凸状
にすることにより、ボイドの発生や半田の濡れ不良の原
因となる気泡が封止用半田中に取り込まれるのを防止す
ることができるので、マイクロチップキャリヤの気密信
頼性を向上させることができる。
けして前記半導体チップを気密封止する半導体集積回路
装置において、前記基板とキャップとの接合部における
基板またはキャップの少なくとも一方の断面形状を凸状
にすることにより、ボイドの発生や半田の濡れ不良の原
因となる気泡が封止用半田中に取り込まれるのを防止す
ることができるので、マイクロチップキャリヤの気密信
頼性を向上させることができる。
第１図は、本発明の一実施例である半導体集積回路装置
の要部断面図、 第２図は、この半導体集積回路装置の気密封止工程を示
す要部断面図、 第３図および第４図は、気密封止工程におけるこの半導
体集積回路装置の拡大断面図、第５図は、従来の半導体
集積回路装置の要部断面図である。 １．２０・・・マイクロチップキャリヤ、２゜９．２３
．２８・・・ＣＣＢバンプ、３，２１・・・パッケージ
基板、４．２２・・・電極、５゜２４・・・半導体チッ
プ、６．２５・・・キャップ、７．２６・・・封止用半
田、８，２７・・・伝熱用半田、１０．２９・・・内部
配線、１１・・・半田メタライズ層、Ｂ・・・気泡、Ｓ
・・・隙間。 第２図 ）
の要部断面図、 第２図は、この半導体集積回路装置の気密封止工程を示
す要部断面図、 第３図および第４図は、気密封止工程におけるこの半導
体集積回路装置の拡大断面図、第５図は、従来の半導体
集積回路装置の要部断面図である。 １．２０・・・マイクロチップキャリヤ、２゜９．２３
．２８・・・ＣＣＢバンプ、３，２１・・・パッケージ
基板、４．２２・・・電極、５゜２４・・・半導体チッ
プ、６．２５・・・キャップ、７．２６・・・封止用半
田、８，２７・・・伝熱用半田、１０．２９・・・内部
配線、１１・・・半田メタライズ層、Ｂ・・・気泡、Ｓ
・・・隙間。 第２図 ）
Claims (1)
- 【特許請求の範囲】 １、半導体チップを実装した基板の主面にキャップを半
田付けして前記半導体チップを気密封止した半導体集積
回路装置であって、前記基板とキャップとの接合部にお
ける基板またはキャップの少なくとも一方の断面形状を
凸状にしたことを特徴とする半導体集積回路装置。 ２、前記接合面における基板またはキャップの少なくと
も一方の表面に半田メタライズ層を形成したことを特徴
とする請求項１記載の半導体集積回路装置。 ３、前記半導体チップは、ＣＣＢバンプを介して基板に
実装されていることを特徴とする請求項１または２記載
の半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245103A JPH03108361A (ja) | 1989-09-22 | 1989-09-22 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1245103A JPH03108361A (ja) | 1989-09-22 | 1989-09-22 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03108361A true JPH03108361A (ja) | 1991-05-08 |
Family
ID=17128661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1245103A Pending JPH03108361A (ja) | 1989-09-22 | 1989-09-22 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03108361A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046074A (en) * | 1995-06-05 | 2000-04-04 | International Business Machines Corporation | Hermetic thin film metallized sealband for SCM and MCM-D modules |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| JP2008235531A (ja) * | 2007-03-20 | 2008-10-02 | Mitsubishi Electric Corp | 気密封止用パッケージおよび接続構造 |
| JP5680226B2 (ja) * | 2012-07-27 | 2015-03-04 | 京セラ株式会社 | 配線基板およびパッケージ、ならびに電子装置 |
-
1989
- 1989-09-22 JP JP1245103A patent/JPH03108361A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6046074A (en) * | 1995-06-05 | 2000-04-04 | International Business Machines Corporation | Hermetic thin film metallized sealband for SCM and MCM-D modules |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US6354485B1 (en) | 1996-10-24 | 2002-03-12 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| JP2008235531A (ja) * | 2007-03-20 | 2008-10-02 | Mitsubishi Electric Corp | 気密封止用パッケージおよび接続構造 |
| JP5680226B2 (ja) * | 2012-07-27 | 2015-03-04 | 京セラ株式会社 | 配線基板およびパッケージ、ならびに電子装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05226487A (ja) | 半導体装置 | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JPH01278959A (ja) | パッケージの製造方法 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH03187247A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0228351A (ja) | 半導体装置 | |
| JPH03181153A (ja) | 半導体集積回路装置 | |
| JPH08241900A (ja) | フリップチップ実装体の樹脂封止方法 | |
| JPH06204352A (ja) | 半導体セラミックパッケージ用基体及び蓋体 | |
| JPH03142860A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0437137A (ja) | 半導体チップ又は半導体装置及びその製造方法 | |
| JP3024506B2 (ja) | Ｓｉチップとパッケージの接続方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH03116838A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0410458A (ja) | 半導体集積回路装置の製造方法および製造装置 | |
| JP2000307016A (ja) | 半導体装置、半導体モジュール及びその製造方法 | |
| JP2572092Y2 (ja) | 半導体素子パッケージ | |
| JP2000100868A (ja) | 半導体装置およびその製造方法 | |
| JPS634350B2 (ja) | ||
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPH04103149A (ja) | パッケージ封止方法および半導体装置 | |
| JPH08307192A (ja) | 表面弾性波デバイス | |
| JP2022102015A (ja) | パッケージ、リッド及びパッケージの製造方法 | |
| JPH0432253A (ja) | 半導体集積回路装置の実装構造およびそれに用いる実装基板 | |
| JPH04286145A (ja) | 半導体集積回路装置 |