JP5680226B2 - 配線基板およびパッケージ、ならびに電子装置 - Google Patents

配線基板およびパッケージ、ならびに電子装置 Download PDF

Info

Publication number
JP5680226B2
JP5680226B2 JP2013554723A JP2013554723A JP5680226B2 JP 5680226 B2 JP5680226 B2 JP 5680226B2 JP 2013554723 A JP2013554723 A JP 2013554723A JP 2013554723 A JP2013554723 A JP 2013554723A JP 5680226 B2 JP5680226 B2 JP 5680226B2
Authority
JP
Japan
Prior art keywords
substrate
wiring board
ceramic
corner
bank
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013554723A
Other languages
English (en)
Other versions
JPWO2014017110A1 (ja
Inventor
有川 秀洋
秀洋 有川
慎也 寺尾
慎也 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013554723A priority Critical patent/JP5680226B2/ja
Application granted granted Critical
Publication of JP5680226B2 publication Critical patent/JP5680226B2/ja
Publication of JPWO2014017110A1 publication Critical patent/JPWO2014017110A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838Geometry or layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147Semiconductor insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

本発明は、気密封止を必要とする配線基板およびパッケージ、ならびに電子装置に関する。
気密封止を必要とする電子部品の例として、水晶振動子等の水晶応用製品やフラッシュメモリなどの半導体素子あるいはMEMS(Micro Electro Mechanical Systems)やSAW(Surface Accoustic Wave(表面弾性波))デバイスなどがあげられる。これら各製品はいずれも素子を外気から保護するために、セラミックパッケージなどの筐体に収納され気密封止されている。
図11は、電子部品を搭載するための従来のセラミック製のパッケージ(以下、セラミックパッケージという場合がある。)の一例を示す分解斜視図である。水晶応用製品等の電子部品を搭載するためのセラミックパッケージは、セラミック基板101の表面に導体102が形成されて配線基板が構成されており、その導体102の表面に実装される電子部品(例えば、水晶振動子)105を気密封止するための金属部材107(ここでは、蓋体107)がメタライズ層103に塗られた銀ロウなどの接合部材109を介して接合される構成となっている。
近年、携帯電話やICカード等の電子装置が普及しているが、これらの電子装置はますます小型化や薄型化あるいは高性能化が要求されてきており、そのため、これらの電子装置に組み込まれる電子部品105やこれを収納するためのセラミックパッケージについても一層の小型化や薄型化が求められている(例えば、特許文献1を参照)。
特開2001−196485号公報
ところが、セラミックパッケージを小型化する場合、セラミック基板101を構成する基板底部101Aの厚みtやセラミック基板101と蓋体107とを接合する部分の幅(図11において、セラミック基板101の基板堤部101Bの幅W)を狭くする必要があるが、セラミック基板101の基板底部101Aや基板堤部101Bの厚みが薄くなると、セラミック基板101自体の強度が低下し、例えば、セラミック基板101に蓋体107を接合する際等において、セラミック基板101と蓋体107との間の熱膨張係数差によって発生する熱応力によりセラミック基板101にクラックが発生しやすいという問題があった。
従って、本発明は、配線基板に蓋体を接合する際においても、配線基板にクラックが発生することを抑制できる配線基板およびこれを具備するパッケージ、ならびに電子装置を提供することを目的とする。
本発明の配線基板は、一方の主面に電子部品の搭載面を有する基板底部と、前記搭載面を囲むように前記基板底部上に設けられた基板堤部と、前記基板底部の前記主面と前記基板堤部の側面とが交わる部位に設けられ、前記基板底部および前記基板堤部と一体化されている張出部と、を有するとともに、該張出部は、前記基板堤部の側面から前記基板底部の主面にわたる表面が凸状の曲面となっていることを特徴とする。
本発明のパッケージは、上記の配線基板と、蓋体とを具備してなることを特徴とする。
本発明の電子装置は、上記のパッケージにおける前記搭載面に電子部品を搭載してなり、前記蓋体が前記電子部品を覆うように前記基板堤部の上面に接合されていることを特徴とする。
本発明によれば、配線基板に蓋体を接合する際においても、配線基板にクラックが発生することを抑制できる配線基板およびこれを具備するパッケージ、ならびに電子装置を得ることができる。
本発明の配線基板の一実施形態を示す斜視図である。 (a)は、図1に示した配線基板の平面模式図であり、(b)は(a)のA−A線断面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板底部の角部における張出部の最大幅を角部間の中央の幅よりも広くした状態を示す平面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板底部の角部における張出部の幅を角部間の中央よりも広くしつつ、張出部の搭載面側の側面を円弧状とした状態を示す平面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板底部の角部における張出部の形状が搭載面側の側面において円弧状であることを示す平面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部の側面から基板底部の主面にわたる張出部の表面を凸状の曲面とした状態を示す断面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部の内側の側面が搭載面側に覆い被さるように傾斜している状態を示す断面模式図である。 本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部の上面が上側に向けて凸状となっている状態を示す断面模式図である。 本発明の電子装置の一実施形態を示す分解斜視図である。 本実施形態の配線基板を製造するための工程図である。 セラミック製の配線基板により構成される従来のパッケージの一例を示す分解斜視図である。
図1は、本発明の配線基板の一実施形態を示す斜視図である。図2(a)は、図1に示した配線基板の平面模式図であり、(b)は(a)のA−A線断面模式図である。本発明の配線基板として、以下、セラミック配線基板を例にして詳細に説明する。
本実施形態のセラミック配線基板は、以下に示すセラミック基板1により構成されている。
セラミック基板1は、矩形状の基板底部1aと、その基板底部1aの周縁部に設けられた基板堤部1bとから構成されており、基板底部1aの表面(搭載面1aa)には電子部品を実装するための導体2が形成されている。
本実施形態のセラミック配線基板では、基板堤部1bの側面1bbと基板底部1aの搭載面1aaとが交わる隅部1cに、搭載面1aaの周縁に沿って、張出部5が形成されており、また、その張出部5は基板底部1aおよび基板堤部1bと一体化している。なお、この張出部5もセラミック焼結体により形成されている。
これによりセラミック配線基板に、例えば、蓋体を接合する場合のように熱応力が加わっても、セラミック基板1にクラックが発生することを抑制できる。
このセラミック配線基板では、基板底部1aと基板堤部1bとがほぼ直角に交わる部位1c(以下、隅部1cという場合がある。)に、基板底部1aおよび基板堤部1bと一体となった張出部5が設けられている。このため基板底部1aおよび基板堤部1bの両者の接合部分ある隅部1cの厚みが厚くなっている。例えば、蓋体を接合する際の加熱によりセラミック基板1および蓋体の寸法が変化し、基板底部1aが基板堤部1b側に向けて凸になるように反り、これとともに基板堤部1bが上側に開くように変形しようとしても、基板底部1aと基板堤部1bとの接合部である隅部1cを基板底部1a側および基板堤部1bの両方から厚くしているために、この隅部1cの強度が増し、変形が抑えられ、また隅部1cへの応力集中を緩和できることからクラックの発生を抑制することができる。
ここで、基板堤部1bの側面1bbと基板底部1aの搭載面1aaとが交わる部位(隅部1c)は基板底部1aの搭載面1aaの周縁を全周囲にわたっている範囲のことである。
また、張出部5が基板底部1aおよび基板堤部1bと一体化したとは各部位を構成するセラミック焼結体が焼結している状態のことである。この場合、張出部5は隅部1cを埋めるように形成されている。
さらに、矩形状とは長方形などの多角形に限らず、角部がやや丸みを帯びている形状も含む意である。
図3は、本実施形態のセラミック配線基板の他の態様を示すもので、基板底部1bの角部Cにおける張出部5の最大幅Wcを角部C間の中央における幅Wよりも広くした状態を示す断面模式図である。通常、セラミック配線基板では、例えば、蓋体を接合する際に、セラミック配線基板を平面視したときの方向でX方向およびY方向に変形することになるが、その際、両方向からの熱応力により角部Cに応力が集中する。このような状態において、図3に示すようなセラミック配線基板では、基板底部1aの角部Cにおける張出部5の最大幅Wcを角部C間の中央部における幅Wよりも広くしているために、セラミック基板1の基板底部1aの角部Cにおける隅部1cの強度がさらに高まり、これによりクラックの発生をさらに抑制することができる。
図4は、本実施形態のセラミック配線基板の他の態様を示すもので、基板底部1aの角部Cにおける張出部5の幅Wcを基板底部1aの辺Lの中央部よりも広くしつつ、張出部5の搭載面1aa側の側面を円弧状とした状態を示す断面模式図である。図5は、本実施形態のセラミック配線基板の他の態様を示すもので、基板底部1aの角部Cにおける張出部5の幅Wcを基板底部1aの辺Lの中央部よりも広くしつつ、基板底部の角部における張出部の形状が搭載面側の側面において円弧状であることを示す断面模式図である。
図4に示すように、基板底部1aの角部Cにおける張出部5の幅Wcを基板底部1aの辺Lの中央部よりも広くしつつ、張出部5の搭載面側を円弧状にすると、角部Cにおける張出部5の最大幅Wcが角部Cから辺の方に向けて緩やかに狭くなることから、角部C間の辺の方向から角部Cにかけて張出部5による拘束力を緩やかに変化させることができることから角部Cでの応力集中をより緩和することができる。さらには、図5に示すように、張出部5のみならず、セラミック基板1を構成する基板底部1aおよび基板堤部1bの外形を円弧状にすると、セラミック配線基板への応力集中をさらに緩和することができ、クラックの発生をさらに低減することができる。
図6は、本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部1bの側面から基板底部1aの主面にわたる張出部5の表面Sを凸状の曲面とした状態を示す断面模式図である。このセラミック配線基板では、張出部5は、基板堤部1bの内側の側面1bbから基板底部1aの搭載面1aaに向かって丸みを帯びるように形成されていることが望ましい。張出部5の表面が丸みを帯びている状態、言い換えれば、張出部5の表面が上に向けて凸状に湾曲した曲面であると、基板堤部1bの内側の側面1bbと張出部5との交点の角度θが鈍角となり、応力集中が緩和されるため、隅部5を構成する基板底部1aと基板堤部1bとの間に生じる応力を小さくすることができ、クラックの発生を抑制することができる。
図7は、本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部1bの内側の側面1bbが搭載面1aa側に覆い被さるように傾斜している状態を示す断面模式図である。
このセラミック配線基板では、セラミック基板1を構成する基板堤部1bの内側の側面1bbは、搭載面1aa側から基板堤部1bの上面側に向けて搭載面1aa側に覆い被さるように傾斜していることが望ましい。基板堤部1bの内側の側面1bbが、このように搭載面1aa側に傾斜している構造であると、基板堤部1bの外側への変形をより抑えることができる。
図8は、本実施形態のセラミック配線基板の他の態様を示すもので、基板堤部1bbの上面Uが上側に向けて凸状となっている状態を示す断面模式図である。このセラミック配線基板では、基板堤部1bの上面Uが上側に向けて凸状となっていることが望ましい。基板堤部1bの上面Uが上側に向けて凸状となっていると、この基板堤部1bの上面にメタライズ層3を設けた場合に、メタライズ層3の厚みを、基板堤部1bの幅方向の中央部よりも両端側で薄くすることができるために、メタライズ層3による熱応力の影響を低減することができ、これにより基板堤部1bの変形をより小さくすることができる。
本実施形態のセラミック配線基板は、図9に示すようなセラミック製のパッケージ(以下、セラミックパッケージという)を具備する電子装置の配線基板として適用できる。ここで、本実施形態のセラミックパッケージは上記の配線基板に蓋体7が設けられた構成となっているものである。図9は、本発明の電子装置の一実施形態を示す分解斜視図である。本実施形態の電子装置は、上記のパッケージにおける搭載面1aaに電子部品9が搭載され、蓋体7が電子部品9を覆うように基板堤部1bの上面に接合されている。
セラミックパッケージを構成する配線基板として本実施形態のセラミック配線基板を適用すると、上述のように、本実施形態のセラミック配線基板が熱応力による変形を小さくできるという効果を有することから、蓋体7を接合する際に、セラミック配線基板に対してクラックの発生を抑制することができる。
この場合、セラミック配線基板を構成するセラミック基板1、メタライズ層3および蓋体7としては、種々の材料を用いることが可能であるが、機械的強度や耐環境特性等に優れるという点から、セラミック基板1にアルミナを、メタライズ層3にモリブデンまたはタングステンあるいはこれらの合金を、および蓋体7にコバール等の熱膨張係数の比較的小さい金属部材を適用したものが好適なものとなる。
本実施形態のセラミックパッケージによれば、メタライズ層3の接合強度と気密性を向上させることができることから、セラミック配線基板を構成するセラミック基板1の基板底部1aおよび基板堤部1bの厚みが薄く、その上面に形成されるメタライズ層3の幅が狭いような小型のセラミック配線基板に対してより好適なものとなる。そのサイズはセラミック基板1を構成する基板底部1aおよび基板堤部1bの平均厚みが0.05〜0.15mmであるものに適している。
ここで、本実施形態の電子装置に搭載可能な電子部品としては、水晶振動子やフラッシュメモリなどの半導体素子の他、SAWデバイスやMEMSなども含まれる。
次に、本実施形態のセラミックパッケージを製造する方法を説明する。図10は、本実施形態のセラミック配線基板を製造するための工程図である。
まず、セラミック粉末に対して有機バインダを添加した後、これをプレス法、ドクターブレード法、圧延法、射出法等の周知の成形方法によって、基板底部1aとなるグリーンシート21aを作製し、次いで、そのグリーンシート21aの表面に導体パターン23aを形成する。
一方、基板堤部1bとなるグリーンシート21bには穴加工を施し、次いで、そのグリーンシート21bの穴22の周囲の表面に部分的に導体パターン23bを形成したものを作製する。このとき、穴22を形成しただけのグリーンシート25も準備しておく。
次に、基板底部1aとなるグリーンシート21aの導体パターン23aを形成した側に、まず、穴22を形成しただけのグリーンシート25を積層し、次に、このグリーンシート25の上面側に穴22の周囲の表面に導体パターン23bを形成したグリーンシート21bを積層し、密着させて、図1に示す形状のセラミック配線基板用の成形体を形成する。
この場合、穴22を形成(基板堤部1bとなるグリーンシートの穴22よりも小さい)しただけのグリーンシート25が焼成後にセラミック配線基板の張出部5となるが、張出部5を形成する方法としては、上記したような穴22を形成したグリーンシート25を用いることの他に、穴22の周囲の表面に導体パターン23bを形成したグリーンシート21bと基板底部1aとなるグリーンシート21aとの間に熱可塑性の樹脂をコートし、積層時に、例えば、穴22の周囲の表面に導体パターン23bを形成したグリーンシート21bの一部を変形させて穴22の内側に突出させる方法を用いることもできる。
ここで、グリーンシート21a、21b、25を形成するためのセラミック粉末としては、例えば、アルミナ粉末に、シリカ粉末やマンガンを含む酸化物粉末を混合し、アルミナ粉末の割合が80質量%以上となる混合粉末を用いるのがよい。
導体パターン23a、23b用のペーストとしては、セラミック粉末の焼結温度に合わせて種々の組成の金属材料を用いることが可能であるが、生の成形体に、例えば、アルミナ粉末を80質量%以上含むセラミック粉末を用いる場合には、モリブデンやタングステン等の高融点の金属材料を用いるのが良い。
次に、作製したセラミック配線基板用成形体を還元雰囲気中、1300〜1600℃の温度で焼成する。
次に、得られたセラミック配線基板のメタライズ層3の表面にニッケルのめっき膜を形成し、ニッケルのめっき膜を形成したメタライズ層3の表面に接合部材7を介して、蓋体や金属枠などの金属部材5を接合する。
このようにして作製されたセラミックパッケージは、剛性が高く、かつ蓋体7を接合した場合には気密性の高いものとなる。
次に、本発明の効果を確認するために行った実験例について説明する。この場合、図9に示す構造のセラミックパッケージを作製し、評価した。
まず、セラミック基板を形成するための原料粉末として、アルミナ粉末、Mn粉末、SiO粉末、MgCO粉末およびMoO粉末を準備した。
次に、これらの原料粉末をボールミルを用いて、アルミナ粉末を主成分として、Mn粉末を6質量%、SiO粉末を6質量%、MgCO粉末を0.5質量%およびMoO粉末を0.3質量%の比率で添加、混合した後、アクリル系樹脂とトルエンとを混合してスラリーを調整し、しかる後に、ドクターブレード法にて厚さ150μmのグリーンシートを作製した。
作製したグリーンシートのうち一部のグリーンシートに金型を用いて長方形状の開口部を形成した。このとき張出部を形成するためのグリーンシート(以下、第1のシートとする。)の開口部は、基板堤部となるグリーンシートの開口部よりも開口部の面積を小さいものとした。
次に、開口部を有する一部のグリーンシートに対して、その開口部の周囲に焼成後にメタライズ層となる導体パターンを形成した(以下、第2のシートとする。)。一方、グリーンシートのうち開口部を形成しなかったグリーンシートには、積層したときに開口部の内側の領域となる位置に電子部品を接続するための導体となる導体パターンを形成した(以下、第3のシートとする。)。この場合、導体パターンはモリブデン粉末を主成分としてアルミナ粉末を15質量%添加したものを用いた。
次に、第3のシートを下層にして、この第3のシートに形成した導体パターンが第1のシートおよび第2のシートの開口部内に入るように位置決めして、第1のシートおよび第2のシートをこの順に積層し、加圧加熱した後、所定のサイズに切断して、表1に示す図番の構造の生の積層体を作製した。なお、表1の図6、図7および図8の積層体は、加圧加熱時にラバープレスを用いて作製した。
次に、この積層体を、露点+25℃の窒素水素混合雰囲気にて脱脂を行った後、引き続き、本焼成を行った。本焼成は、180℃/hで1000℃から焼成最高温度1350℃まで昇温し、それを焼成温度として露点+25℃の窒素水素混合雰囲気にて60分間保持した後、1000℃までの冷却を180℃/hという条件で行った。
こうして得られたセラミック配線基板は、平面面積が2mm×1.6mm、高さが0.2mm、基板底部の平均厚みおよび基板堤部の平均厚みがいずれも0.1mmであった。メタライズ層の平均厚みは20μmであった。
次に、セラミック配線基板上に形成したメタライズ層の表面にNiメッキ膜を形成した。
次に、Niめっき膜を形成したセラミック配線基板の基板堤部のメタライズ層の表面の全面に接合部材として銀ロウ(共晶Ag−Cuロウ)を仮付けし、銀ロウを溶融させメタライズ層中に拡散させた。
次に、さらに銀ロウを形成したメタライズ層の表面に厚み0.2μmの金メッキを施した。
次に、メタライズ層の金めっき膜の表面に銀ロウ(共晶Ag−Cuロウ)を用いて、厚みが0.1mm、長さが1.9mm、幅が1.5mmのコバール(Fe−Ni−Co合金)製の蓋体をシーム溶接によって接合した。
シーム溶接は、セラミック配線基板のシーム接合時のクラックに対する耐力の度合いを確認するために、通常封止条件を条件1、封止時の出力を条件1の1.5倍にしてクラックの発生を促進させた封止条件を条件2、さらに出力を条件1の2倍にしたものを条件3とし、3条件でのシーム接合を行った。
次に、蓋体を接合したセラミックパッケージについて、セラミック配線基板に発生したクラックについて実体顕微鏡を用いて観察を行った。また、Heリーク法により気密封止性を評価した。Heリーク法は、0.41MPaのHe加圧雰囲気中に2時間保持した後、取り出し、真空雰囲気中で検出されるHeガス量を測定し、1×10−10MPa・cm/sec以下をリーク無しとした。クラックの発生していなかった試料はいずれもHeガス量が1×10−10MPa・cm/sec以下であった。一方、クラックの認められた試料はHeガス量が5×10−9MPa・cm/secを超えるものとなった。
表1の結果から明らかなように、セラミック基板の隅部に張出部を設けなかった試料No.8はクラックの発生個数が条件1で100個中3個、条件2で100個中8個、さらに条件3では100個中15個であったのに対し、セラミック基板の隅部に張出部を設けた試料No.1〜7はクラックの発生個数が条件1、および条件2では100個中0個、条件3で100個中4個以下であった。
試料No.2は基板底部の角部における張出部の幅を基板底部の辺の中央部の幅よりも広くしたものであったが、この試料のクラック発生個数は条件3で100個中3個であった。
試料No.3は基板底部の角部における張出部の幅を基板底部の辺の中央部よりも広くしつつ、張出部の搭載面側を円弧状としたものであったが、この試料のクラック発生個数は条件3で100個中2個であった。
試料No.4は基板底部の角部における張出部の幅を基板底部の辺の中央部よりも広くしつつ、基板底部およびその上面に配置されている基板堤部の角部、ならびに張出部の搭載面側を円弧状としたものであったが、この試料のクラック発生個数は条件3で100個中1個であった。
試料No.5は、試料No.5の構造に加えて、さらに張出部の表面を円弧状としたものであったが、この試料にはどの封止条件においてもクラックの発生が見られなかった。
試料No.6は、試料No.1の構造に対して、基板堤部の内側の側面が搭載面側に傾斜させたものであったが、この試料のクラック発生個数は条件3で100個中1個であった。
試料No.7は、試料No.1の構造に対して、基板堤部の上面が上側に向けて凸状としたものであったが、この試料のクラック発生個数は条件3で100個中2個であった。
1、101・・・・・セラミック基板
1a・・・・・・・・基板底部
1aa・・・・・・・搭載面
1b・・・・・・・・基板堤部
1bb・・・・・・・基板堤部の側面
1c・・・・・・・・隅部
2、102・・・・・導体
3、103・・・・・メタライズ層
5・・・・・・・・・張出部
7、107・・・・・蓋体
9、105・・・・・電子部品
C・・・・・・・・・角部
S・・・・・・・・・張出部の表面
t・・・・・・・・・基板底部の厚み(平均厚み)
W・・・・・・・・・基板堤部の幅
Wc・・・・・・・・基板底部の角部における張出部の幅
・・・・・・・・基板堤部に沿った張出部の角部間の中央部における幅
U・・・・・・・・・基板堤部1bの上面

Claims (9)

  1. 一方の主面に電子部品の搭載面を有する基板底部と、
    前記搭載面を囲むように前記基板底部上に設けられた基板堤部と、
    前記基板底部の前記主面と前記基板堤部の側面とが交わる部位に設けられ、
    前記基板底部および前記基板堤部と一体化されている張出部と、を有するとともに、
    該張出部は、前記基板堤部の側面から前記基板底部の主面にわたる表面が凸状の曲面となっていることを特徴とする配線基板。
  2. 前記張出部は、前記基板堤部の前記搭載面側の側面と前記基板底部の主面とが交わる部位に配置されていることを特徴とする請求項1に記載の配線基板。
  3. 前記基板底部を平面視したときの形状が矩形状であるとともに、該基板底部の周縁に前記基板堤部が配置されており、前記基板底部の角部における前記張出部の最大幅が前記角部間の中央における前記張出部の幅よりも広いことを特徴とする請求項2に記載の配線基板。
  4. 前記基板底部の角部における前記張出部は、前記基板底部を平面視したときの前記搭載面側の側面の形状が円弧状であることを特徴とする請求項3に記載の配線基板。
  5. 前記基板堤部の前記搭載面側の側面が前記搭載面側に覆い被さるように傾斜していることを特徴とする請求項2乃至のうちいずれかに記載の配線基板。
  6. 前記基板堤部の上面が、上側に向けて凸状であることを特徴とする請求項1乃至のうちいずれかに記載の配線基板。
  7. 前記基板堤部の上面にメタライズ層を有することを特徴とする請求項1乃至のうちいずれかに記載の配線基板。
  8. 請求項1乃至のうちいずれかに記載の配線基板と、蓋体とを具備してなることを特徴とするパッケージ。
  9. 請求項に記載のパッケージにおける前記搭載面に電子部品を搭載してなり、前記蓋体が前記電子部品を覆うように前記基板堤部の上面に接合されていることを特徴とする電子
    装置。
JP2013554723A 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置 Active JP5680226B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013554723A JP5680226B2 (ja) 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012167194 2012-07-27
JP2012167194 2012-07-27
PCT/JP2013/051285 WO2014017110A1 (ja) 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置
JP2013554723A JP5680226B2 (ja) 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置

Publications (2)

Publication Number Publication Date
JP5680226B2 true JP5680226B2 (ja) 2015-03-04
JPWO2014017110A1 JPWO2014017110A1 (ja) 2016-07-07

Family

ID=49996931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013554723A Active JP5680226B2 (ja) 2012-07-27 2013-01-23 配線基板およびパッケージ、ならびに電子装置

Country Status (3)

Country Link
JP (1) JP5680226B2 (ja)
CN (1) CN103703559B (ja)
WO (1) WO2014017110A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016068921A1 (en) * 2014-10-30 2016-05-06 Hewlett-Packard Development Company, L.P. Fluid ejection device
CN107408537B (zh) * 2015-03-24 2019-12-27 京瓷株式会社 电子部件收纳用基板以及电子部件安装封装件
JP6555960B2 (ja) * 2015-07-27 2019-08-07 京セラ株式会社 電子部品搭載用パッケージおよび電子装置
CN109075769B (zh) * 2016-04-28 2022-05-27 株式会社村田制作所 弹性波装置
JP6952396B2 (ja) * 2018-01-29 2021-10-20 京セラ株式会社 電子部品収納用基板およびこれを用いたパッケージ

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161736A (ja) * 1987-12-17 1989-06-26 Nec Corp 半導体装置用パッケージ
JPH03108361A (ja) * 1989-09-22 1991-05-08 Hitachi Ltd 半導体集積回路装置
JPH06144937A (ja) * 1992-11-03 1994-05-24 Sumitomo Kinzoku Ceramics:Kk セラミックス基板の製造方法
JPH06310862A (ja) * 1993-04-23 1994-11-04 Murata Mfg Co Ltd キャビティ付セラミック多層回路基板
JPH09293799A (ja) * 1996-04-26 1997-11-11 Nec Corp 半導体集積回路パッケージ及びその製造方法
JPH09298248A (ja) * 1996-05-02 1997-11-18 Furukawa Electric Co Ltd:The 光半導体素子用パッケージ
JP2002057236A (ja) * 2000-08-10 2002-02-22 Ngk Spark Plug Co Ltd セラミックパッケージ及びその製造方法
JP2003115555A (ja) * 2001-07-31 2003-04-18 Kyocera Corp 電子部品収納用パッケージ
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP2006253243A (ja) * 2005-03-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10123375A (ja) * 1996-10-18 1998-05-15 Ando Electric Co Ltd 光モジュール用パッケージ
JP3477707B2 (ja) * 2000-06-08 2003-12-10 株式会社大真空 水晶フィルタ
JP2005019897A (ja) * 2003-06-27 2005-01-20 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01161736A (ja) * 1987-12-17 1989-06-26 Nec Corp 半導体装置用パッケージ
JPH03108361A (ja) * 1989-09-22 1991-05-08 Hitachi Ltd 半導体集積回路装置
JPH06144937A (ja) * 1992-11-03 1994-05-24 Sumitomo Kinzoku Ceramics:Kk セラミックス基板の製造方法
JPH06310862A (ja) * 1993-04-23 1994-11-04 Murata Mfg Co Ltd キャビティ付セラミック多層回路基板
JPH09293799A (ja) * 1996-04-26 1997-11-11 Nec Corp 半導体集積回路パッケージ及びその製造方法
JPH09298248A (ja) * 1996-05-02 1997-11-18 Furukawa Electric Co Ltd:The 光半導体素子用パッケージ
JP2002057236A (ja) * 2000-08-10 2002-02-22 Ngk Spark Plug Co Ltd セラミックパッケージ及びその製造方法
JP2003115555A (ja) * 2001-07-31 2003-04-18 Kyocera Corp 電子部品収納用パッケージ
JP2006210439A (ja) * 2005-01-25 2006-08-10 Nec Electronics Corp 半導体装置
JP2006253243A (ja) * 2005-03-09 2006-09-21 Ngk Spark Plug Co Ltd 配線基板

Also Published As

Publication number Publication date
WO2014017110A1 (ja) 2014-01-30
CN103703559A (zh) 2014-04-02
JPWO2014017110A1 (ja) 2016-07-07
CN103703559B (zh) 2016-08-17

Similar Documents

Publication Publication Date Title
JP5680226B2 (ja) 配線基板およびパッケージ、ならびに電子装置
JP2011147054A (ja) 電子装置、および、電子装置の製造方法
JP5312223B2 (ja) 配線基板
JP6449988B2 (ja) 電子部品収納用基板および電子部品実装パッケージ
JP6001426B2 (ja) 電子部品収納用セラミック基板およびそれを用いた電子部品実装パッケージ
JP2014172100A (ja) 押圧溝形成用スリット刃及びセラミックパッケージの製造方法
JP2005216932A (ja) 配線基板及びその製造方法並びに電気部品
JP2007048798A (ja) 電子部品収納用セラミックパッケージ
JP6573515B2 (ja) セラミック基板
JP5922447B2 (ja) 多数個取り配線基板
JP2013239555A (ja) 電子部品素子収納用パッケージ及びその製造方法
JP6129491B2 (ja) 多数個取り配線基板
JPWO2019208577A1 (ja) 放熱基板および電子装置
JP2005072421A (ja) 電子部品収納用パッケージおよび電子装置
JP2005216930A (ja) 電気部品
JP2006173287A (ja) 電子部品収納用セラミックパッケージ及びその製造方法
JP2011223425A (ja) 電子部品素子収納用パッケージ
CN112352309B (zh) 基体以及半导体装置
JP6749053B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2019133987A (ja) 電子部品収納用基板およびこれを用いたパッケージ
JP2005229027A (ja) セラミックパッケージ及びその製造方法
JP5559588B2 (ja) 電子部品素子収納用パッケージ
JP4167614B2 (ja) 電子部品収納用パッケージ
JP2005079133A (ja) セラミックパッケージ
JP2014172101A (ja) セラミックパッケージの製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150106

R150 Certificate of patent or registration of utility model

Ref document number: 5680226

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150