JPH06310862A - キャビティ付セラミック多層回路基板 - Google Patents
キャビティ付セラミック多層回路基板Info
- Publication number
- JPH06310862A JPH06310862A JP5097620A JP9762093A JPH06310862A JP H06310862 A JPH06310862 A JP H06310862A JP 5097620 A JP5097620 A JP 5097620A JP 9762093 A JP9762093 A JP 9762093A JP H06310862 A JPH06310862 A JP H06310862A
- Authority
- JP
- Japan
- Prior art keywords
- cavity
- circuit board
- ceramic green
- ceramic
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 キャビティ付セラミック多層回路基板を得る
ために用意される、キャビティ穴が設けられたセラミッ
クグリーンシートにおいて、キャビティ穴の隅部を起点
として生じやすい亀裂を防止する。 【構成】 キャビティ付セラミック多層回路基板１１に
おいて、キャビティ１２の隅部１３が、平面形状におい
てアールをなすようにし、この多層回路基板１１を得る
ために用意されるセラミックグリーンシートのキャビテ
ィ穴の隅部で亀裂が入ることを防止する。
ために用意される、キャビティ穴が設けられたセラミッ
クグリーンシートにおいて、キャビティ穴の隅部を起点
として生じやすい亀裂を防止する。 【構成】 キャビティ付セラミック多層回路基板１１に
おいて、キャビティ１２の隅部１３が、平面形状におい
てアールをなすようにし、この多層回路基板１１を得る
ために用意されるセラミックグリーンシートのキャビテ
ィ穴の隅部で亀裂が入ることを防止する。
Description
【０００１】
【産業上の利用分野】この発明は、キャビティ付セラミ
ック多層回路基板に関するもので、特に、キャビティの
形状の改良に関するものである。
ック多層回路基板に関するもので、特に、キャビティの
形状の改良に関するものである。
【０００２】
【従来の技術】図３には、従来のキャビティ付セラミッ
ク多層回路基板１が斜視図で示されている。多層回路基
板１は、キャビティ２を備え、キャビティ２内には、図
示しない半導体チップのようなチップ部品が収容され
る。このチップ部品と多層回路基板１側に設けられた電
極ランドとは、直接またはワイヤボンディングを介して
電気的に接続される。
ク多層回路基板１が斜視図で示されている。多層回路基
板１は、キャビティ２を備え、キャビティ２内には、図
示しない半導体チップのようなチップ部品が収容され
る。このチップ部品と多層回路基板１側に設けられた電
極ランドとは、直接またはワイヤボンディングを介して
電気的に接続される。
【０００３】通常、半導体チップのようなチップ部品
は、たとえばダイシング工程を経て製造されるため、チ
ップ部品は、その平面形状において直角の角をなしてい
る。そのため、当然のこととして、キャビティ２の隅部
３も、平面形状において直角とし、チップ部品の効率的
な収容状態を可能とし、ひいては、多層回路基板１の大
型化を避けるようにしている。
は、たとえばダイシング工程を経て製造されるため、チ
ップ部品は、その平面形状において直角の角をなしてい
る。そのため、当然のこととして、キャビティ２の隅部
３も、平面形状において直角とし、チップ部品の効率的
な収容状態を可能とし、ひいては、多層回路基板１の大
型化を避けるようにしている。
【０００４】上述したようなキャビティ付セラミック多
層回路基板１は、基本的には、複数のセラミックグリー
ンシートの積層技術を用いて製造される。すなわち、複
数のセラミックグリーンシートが用意され、それらのう
ちの特定のものには、導電膜や内部配線導体を与えるた
めの配線パターンやビアホール等がスクリーン印刷等に
より形成される。また、図４に示すように、これらのセ
ラミックグリーンシートのうち、特定のセラミックグリ
ーンシート４には、キャビティ２の一部を与えるキャビ
ティ穴５が設けられる。このキャビティ穴５の形成は、
パンチおよびダイを用いた打抜きによって行なわれる。
層回路基板１は、基本的には、複数のセラミックグリー
ンシートの積層技術を用いて製造される。すなわち、複
数のセラミックグリーンシートが用意され、それらのう
ちの特定のものには、導電膜や内部配線導体を与えるた
めの配線パターンやビアホール等がスクリーン印刷等に
より形成される。また、図４に示すように、これらのセ
ラミックグリーンシートのうち、特定のセラミックグリ
ーンシート４には、キャビティ２の一部を与えるキャビ
ティ穴５が設けられる。このキャビティ穴５の形成は、
パンチおよびダイを用いた打抜きによって行なわれる。
【０００５】次いで、上述したセラミックグリーンシー
ト４を含む複数のセラミックグリーンシートが積層さ
れ、圧着される。すなわち、図５に示すように、複数の
セラミックグリーンシートを積層して得られた積層体６
は、弾性体７を介して矢印８で示すように圧縮される。
このとき、弾性体７は、キャビティ２の形状に沿うよう
に変形し、キャビティ２内においても十分な圧着作用を
及ぼす。
ト４を含む複数のセラミックグリーンシートが積層さ
れ、圧着される。すなわち、図５に示すように、複数の
セラミックグリーンシートを積層して得られた積層体６
は、弾性体７を介して矢印８で示すように圧縮される。
このとき、弾性体７は、キャビティ２の形状に沿うよう
に変形し、キャビティ２内においても十分な圧着作用を
及ぼす。
【０００６】このような圧着工程を終えた後、積層体６
は、焼成され、それによって、キャビティ付セラミック
多層回路基板１が得られる。焼成後において、多層回路
基板１の表面に、必要に応じて、適当な電極ランド等が
形成されることもある。
は、焼成され、それによって、キャビティ付セラミック
多層回路基板１が得られる。焼成後において、多層回路
基板１の表面に、必要に応じて、適当な電極ランド等が
形成されることもある。
【０００７】
【発明が解決しようとする課題】上述したように、多層
回路基板１に設けられるキャビティ２の隅部３は、直角
をなしているので、たとえば、図４に示したセラミック
グリーンシート４に設けられるキャビティ穴５の隅部９
も直角をなしている。そのため、キャビティ穴５を打抜
きにより形成するとき、図６に示すように、隅部９を起
点として、亀裂１０が入ることがある。このような亀裂
１０は、焼成後の多層回路基板１においても微小な隙間
として残り、その後、たとえばめっき工程に付される場
合、めっき液が亀裂１０に浸透し、多層回路基板１の電
気的特性を劣化させたり、耐湿性を劣化させたりする。
回路基板１に設けられるキャビティ２の隅部３は、直角
をなしているので、たとえば、図４に示したセラミック
グリーンシート４に設けられるキャビティ穴５の隅部９
も直角をなしている。そのため、キャビティ穴５を打抜
きにより形成するとき、図６に示すように、隅部９を起
点として、亀裂１０が入ることがある。このような亀裂
１０は、焼成後の多層回路基板１においても微小な隙間
として残り、その後、たとえばめっき工程に付される場
合、めっき液が亀裂１０に浸透し、多層回路基板１の電
気的特性を劣化させたり、耐湿性を劣化させたりする。
【０００８】上述したような亀裂１０は、キャビティ穴
５を打抜きで形成する際だけでなく、次のような状況に
おいても生じ得る。すなわち、セラミックグリーンシー
ト４は、その厚みが比較的薄く、かつ機械的に軟弱であ
るため、このようなセラミックグリーンシート４を積層
するまでの取扱いにおいて、隅部９に応力が集中して、
亀裂１０が生じることがある。また、図５に示すよう
に、弾性体７を介して積層体６を圧着するとき、キャビ
ティ２内に入り込んだ弾性体７は、キャビティ２の隅部
３を広げる方向にも作用し、そのため、隅部３すなわち
隅部９において応力が集中し、これによって、亀裂１０
が入ることもある。
５を打抜きで形成する際だけでなく、次のような状況に
おいても生じ得る。すなわち、セラミックグリーンシー
ト４は、その厚みが比較的薄く、かつ機械的に軟弱であ
るため、このようなセラミックグリーンシート４を積層
するまでの取扱いにおいて、隅部９に応力が集中して、
亀裂１０が生じることがある。また、図５に示すよう
に、弾性体７を介して積層体６を圧着するとき、キャビ
ティ２内に入り込んだ弾性体７は、キャビティ２の隅部
３を広げる方向にも作用し、そのため、隅部３すなわち
隅部９において応力が集中し、これによって、亀裂１０
が入ることもある。
【０００９】また、図４に示すように、セラミックグリ
ーンシート４に、隅部９が直角とされたキャビティ穴５
を形成しようとするときに用いる金型、すなわちパンチ
およびダイに注目したとき、パンチには、直角の断面を
与える稜線を形成し、ダイには、直角の隅部を形成しな
ければならない。これらのうち、ダイにおいて、隅部を
直角に加工することは困難または煩雑である。すなわ
ち、隅部を直角にするには、特別な後研磨を行なうか、
割り型を用いなければならず、そのため、ダイが高価と
なる。
ーンシート４に、隅部９が直角とされたキャビティ穴５
を形成しようとするときに用いる金型、すなわちパンチ
およびダイに注目したとき、パンチには、直角の断面を
与える稜線を形成し、ダイには、直角の隅部を形成しな
ければならない。これらのうち、ダイにおいて、隅部を
直角に加工することは困難または煩雑である。すなわ
ち、隅部を直角にするには、特別な後研磨を行なうか、
割り型を用いなければならず、そのため、ダイが高価と
なる。
【００１０】それゆえに、この発明の目的は、上述した
ような種々の問題を解決し得る、キャビティ付セラミッ
ク多層回路基板を提供しようとすることである。
ような種々の問題を解決し得る、キャビティ付セラミッ
ク多層回路基板を提供しようとすることである。
【００１１】
【課題を解決するための手段】この発明は、チップ部品
を収容するためのキャビティを備える、キャビティ付セ
ラミック多層回路基板に向けられるものであって、上述
した技術的課題を解決するため、キャビティの隅部が、
平面形状においてアールをなしていることを特徴として
いる。
を収容するためのキャビティを備える、キャビティ付セ
ラミック多層回路基板に向けられるものであって、上述
した技術的課題を解決するため、キャビティの隅部が、
平面形状においてアールをなしていることを特徴として
いる。
【００１２】
【作用】この発明において、キャビティの隅部にアール
形状を与えることにより、キャビティ付セラミック多層
回路基板を得るために用意される特定のセラミックグリ
ーンシートに設けられるキャビティ穴の隅部にもアール
形状を付与することができる。このようなアールをなし
ている隅部は、応力集中を緩和でき、亀裂を生じさせる
起点とはなりにくくなる。
形状を与えることにより、キャビティ付セラミック多層
回路基板を得るために用意される特定のセラミックグリ
ーンシートに設けられるキャビティ穴の隅部にもアール
形状を付与することができる。このようなアールをなし
ている隅部は、応力集中を緩和でき、亀裂を生じさせる
起点とはなりにくくなる。
【００１３】
【発明の効果】したがって、この発明によれば、セラミ
ックグリーンシートにキャビティ穴を打抜く際、セラミ
ックグリーンシートを取扱う際、およびセラミックグリ
ーンシートの積層体を圧着する際のいずれにおいても、
キャビティないしはキャビティ穴の隅部に亀裂が入りに
くくなるため、このような亀裂の発生によりもたらされ
るキャビティ付セラミック多層回路基板の電気的特性お
よび耐湿性の劣化を防止することができる。
ックグリーンシートにキャビティ穴を打抜く際、セラミ
ックグリーンシートを取扱う際、およびセラミックグリ
ーンシートの積層体を圧着する際のいずれにおいても、
キャビティないしはキャビティ穴の隅部に亀裂が入りに
くくなるため、このような亀裂の発生によりもたらされ
るキャビティ付セラミック多層回路基板の電気的特性お
よび耐湿性の劣化を防止することができる。
【００１４】また、複数のセラミックグリーンシートか
らなる積層体の圧着工程において、弾性体は、その変形
に基づき、キャビティ内に入り込む。このときの弾性体
の形状は、従来のように、キャビティの隅部が直角であ
る場合に比べて、キャビティの隅部がアールをなしてい
る場合の方が、よりなじみやすい形状である。したがっ
て、圧着工程において、積層体が不所望に変形され、そ
のため、たとえば電極ランドの位置がずれ、ワイヤボン
ディングのミスを生じさせることを防止できる。
らなる積層体の圧着工程において、弾性体は、その変形
に基づき、キャビティ内に入り込む。このときの弾性体
の形状は、従来のように、キャビティの隅部が直角であ
る場合に比べて、キャビティの隅部がアールをなしてい
る場合の方が、よりなじみやすい形状である。したがっ
て、圧着工程において、積層体が不所望に変形され、そ
のため、たとえば電極ランドの位置がずれ、ワイヤボン
ディングのミスを生じさせることを防止できる。
【００１５】また、キャビティの隅部にアールが形成さ
れると、セラミックグリーンシートに設けられるキャビ
ティ穴の隅部にもアールが形成されることになり、この
ようなキャビティ穴を打抜くためのパンチおよびダイに
おいても、所定の位置にアールが形成されることにな
る。特に、ダイにおいて、隅部にアールが形成される
と、放電加工等により容易にダイとして必要な形状を与
えることができるので、打抜きに使用される金型のコス
トを低くすることができる。
れると、セラミックグリーンシートに設けられるキャビ
ティ穴の隅部にもアールが形成されることになり、この
ようなキャビティ穴を打抜くためのパンチおよびダイに
おいても、所定の位置にアールが形成されることにな
る。特に、ダイにおいて、隅部にアールが形成される
と、放電加工等により容易にダイとして必要な形状を与
えることができるので、打抜きに使用される金型のコス
トを低くすることができる。
【００１６】なお、この発明において付与されるキャビ
ティの隅部におけるアールの大きさは任意である。たと
えば、３ｍｍ角のキャビティにあっては、Ｒ＝０．２ｍ
ｍ以上、１０ｍｍ角にあっては、Ｒ＝１．０ｍｍ以上で
あれば十分である。したがって、このようなアールの存
在のために、キャビティの平面寸法が、その中に収容さ
れるチップ部品の平面寸法に比べてそれほど大きくされ
る必要はなく、キャビティとチップ部品との寸法関係
は、従来の場合と実質的に同様とすることができる。
ティの隅部におけるアールの大きさは任意である。たと
えば、３ｍｍ角のキャビティにあっては、Ｒ＝０．２ｍ
ｍ以上、１０ｍｍ角にあっては、Ｒ＝１．０ｍｍ以上で
あれば十分である。したがって、このようなアールの存
在のために、キャビティの平面寸法が、その中に収容さ
れるチップ部品の平面寸法に比べてそれほど大きくされ
る必要はなく、キャビティとチップ部品との寸法関係
は、従来の場合と実質的に同様とすることができる。
【００１７】
【実施例】図１は、この発明の一実施例によるキャビテ
ィ付セラミック多層回路基板１１を示す斜視図である。
この多層回路基板１１は、たとえば半導体チップのよう
なチップ部品（図示せず）を収容するためのキャビティ
１２を備える。キャビティ１２の隅部１３は、平面形状
においてアールをなしている。
ィ付セラミック多層回路基板１１を示す斜視図である。
この多層回路基板１１は、たとえば半導体チップのよう
なチップ部品（図示せず）を収容するためのキャビティ
１２を備える。キャビティ１２の隅部１３は、平面形状
においてアールをなしている。
【００１８】このような多層回路基板１１は、前述した
従来の多層回路基板１と実質的に同様の方法により製造
される。
従来の多層回路基板１と実質的に同様の方法により製造
される。
【００１９】まず、たとえばドクターブレード法等によ
り、セラミックグリーンシートが成形される。このよう
にして得られた複数のセラミックグリーンシートの特定
のものには、ビアホールとなるべき穴が、ドリル、金型
またはレーザ等の方法により設けられる。次に、スクリ
ーン印刷等によって、導電膜や上述したビアホール内へ
の導体ペーストの充填および配線パターンの印刷が行な
われる。
り、セラミックグリーンシートが成形される。このよう
にして得られた複数のセラミックグリーンシートの特定
のものには、ビアホールとなるべき穴が、ドリル、金型
またはレーザ等の方法により設けられる。次に、スクリ
ーン印刷等によって、導電膜や上述したビアホール内へ
の導体ペーストの充填および配線パターンの印刷が行な
われる。
【００２０】次に、図２に示すように、特定のセラミッ
クグリーンシート１４に、キャビティ１２の一部を与え
るキャビティ穴１５が、たとえばパンチおよびダイを用
いた打抜きにより設けられる。キャビティ穴１５の隅部
１６は、平面形状においてアールをなしている。
クグリーンシート１４に、キャビティ１２の一部を与え
るキャビティ穴１５が、たとえばパンチおよびダイを用
いた打抜きにより設けられる。キャビティ穴１５の隅部
１６は、平面形状においてアールをなしている。
【００２１】次に、上述したセラミックグリーンシート
１４を含む複数のセラミックグリーンシートが積層さ
れ、次いで、図５に示したように、圧着され、さらに焼
成される。
１４を含む複数のセラミックグリーンシートが積層さ
れ、次いで、図５に示したように、圧着され、さらに焼
成される。
【００２２】このようにして、所望のキャビティ付セラ
ミック多層回路基板１１が得られる。この多層回路基板
１１に備えるキャビティ１２の隅部１３は、用いられた
セラミックグリーンシート１４のキャビティ穴１５の隅
部１６の形状に基づき、平面形状においてアールをなし
ている。
ミック多層回路基板１１が得られる。この多層回路基板
１１に備えるキャビティ１２の隅部１３は、用いられた
セラミックグリーンシート１４のキャビティ穴１５の隅
部１６の形状に基づき、平面形状においてアールをなし
ている。
【図１】この発明の一実施例によるキャビティ付セラミ
ック多層回路基板１１を示す斜視図である。
ック多層回路基板１１を示す斜視図である。
【図２】図１に示した多層回路基板１１を得るために用
意されるセラミックグリーンシート１４を示す平面図で
ある。
意されるセラミックグリーンシート１４を示す平面図で
ある。
【図３】従来のキャビティ付セラミック多層回路基板１
を示す斜視図である。
を示す斜視図である。
【図４】図３に示した多層回路基板１を得るために用意
されるセラミックグリーンシート４を示す平面図であ
る。
されるセラミックグリーンシート４を示す平面図であ
る。
【図５】図３に示した多層回路基板１を得るために実施
される積層体６の圧着工程を示す断面図である。
される積層体６の圧着工程を示す断面図である。
【図６】図３に示した多層回路基板１において遭遇する
問題を説明するための図４に示したセラミックグリーン
シート４の一部を拡大して示す平面図である。
問題を説明するための図４に示したセラミックグリーン
シート４の一部を拡大して示す平面図である。
１１ キャビティ付セラミック多層回路基板 １２ キャビティ １３ 隅部
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 23/12
Claims (1)
- 【請求項１】 チップ部品を収容するためのキャビティ
を備える、キャビティ付セラミック多層回路基板におい
て、 前記キャビティの隅部は、平面形状においてアールをな
していることを特徴とする、キャビティ付セラミック多
層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097620A JP2870351B2 (ja) | 1993-04-23 | 1993-04-23 | キャビティ付セラミック多層回路基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5097620A JP2870351B2 (ja) | 1993-04-23 | 1993-04-23 | キャビティ付セラミック多層回路基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06310862A true JPH06310862A (ja) | 1994-11-04 |
| JP2870351B2 JP2870351B2 (ja) | 1999-03-17 |
Family
ID=14197252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5097620A Expired - Lifetime JP2870351B2 (ja) | 1993-04-23 | 1993-04-23 | キャビティ付セラミック多層回路基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2870351B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6865090B2 (en) | 1999-12-20 | 2005-03-08 | Murata Manufacturing Co., Ltd. | Outer coating substrate for electronic component and piezoelectric resonant component |
| JP2008192863A (ja) * | 2007-02-06 | 2008-08-21 | Sumitomo Metal Electronics Devices Inc | セラミック蓋体 |
| CN103703559A (zh) * | 2012-07-27 | 2014-04-02 | 京瓷株式会社 | 配线基板及封装件、以及电子装置 |
-
1993
- 1993-04-23 JP JP5097620A patent/JP2870351B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6865090B2 (en) | 1999-12-20 | 2005-03-08 | Murata Manufacturing Co., Ltd. | Outer coating substrate for electronic component and piezoelectric resonant component |
| JP2008192863A (ja) * | 2007-02-06 | 2008-08-21 | Sumitomo Metal Electronics Devices Inc | セラミック蓋体 |
| CN103703559A (zh) * | 2012-07-27 | 2014-04-02 | 京瓷株式会社 | 配线基板及封装件、以及电子装置 |
| JP5680226B2 (ja) * | 2012-07-27 | 2015-03-04 | 京セラ株式会社 | 配線基板およびパッケージ、ならびに電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2870351B2 (ja) | 1999-03-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4804574A (en) | Laminated printed coil structure | |
| JP3147666B2 (ja) | 積層電子部品およびその製造方法 | |
| JP2001267453A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JPH06310862A (ja) | キャビティ付セラミック多層回路基板 | |
| JPH09260187A (ja) | セラミック電子部品の製造方法 | |
| JPH10335823A (ja) | 積層セラミック回路基板及びその製造方法 | |
| JP3425711B2 (ja) | 積層電子部品の製造方法 | |
| US6151775A (en) | Multilayer circuit board and method of producing the same | |
| JP3076215B2 (ja) | セラミック多層基板及びその製造方法 | |
| KR100908674B1 (ko) | 회로기판의 제조방법 및 그 회로기판 및 그 회로기판을이용한 회로모듈 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| EP1480267A2 (en) | Integrated electronic component | |
| JPS6150350A (ja) | 混成集積回路基板 | |
| JP3266986B2 (ja) | セラミック多層基板の製造方法 | |
| JPH11111551A (ja) | 積層型電子部品の製造方法 | |
| KR20020065261A (ko) | 세라믹 적층 부품 및 그 제조 방법 | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JPH0738217A (ja) | セラミック基板 | |
| US20030002263A1 (en) | HDI circuit board and method of production of an HDI circuit board | |
| JPS63291498A (ja) | 多層配線回路板の製造方法 | |
| JP4112479B2 (ja) | コネクタ | |
| JP2739123B2 (ja) | 電子部品搭載用基板の製造方法 | |
| JP3117012B2 (ja) | 内部にもパッドを設けたカードエッジ型コネクタ及びその製造方法 | |
| JPH06224558A (ja) | キャビティ付きセラミック多層ブロックの製造方法 | |
| JPH10154875A (ja) | セラミック多層基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981201 |