JPH0738217A - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JPH0738217A JPH0738217A JP18055693A JP18055693A JPH0738217A JP H0738217 A JPH0738217 A JP H0738217A JP 18055693 A JP18055693 A JP 18055693A JP 18055693 A JP18055693 A JP 18055693A JP H0738217 A JPH0738217 A JP H0738217A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- ceramic substrate
- via holes
- conductor
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】表面及び側面にワイヤボンディングが可能で製
造コストの安価な電極を持つセラミック基板を提供す
る。 【構成】このセラミック多層板９は、焼結用厚膜導電部
材の回路印刷及び焼成により、表面及び内層の導体パタ
ーン３，焼結用厚膜導電部材の導体で満たされたバイア
ホール４を形成した後に、側面に沿ってある導体で満た
されたバイアホール４のほぼ中心を通る直線でこの基板
９を切断することにより、この基板９の切断面７ａ，７
ｂにワイヤボンディングが可能な電極８ａ，８ｂが形成
される。
造コストの安価な電極を持つセラミック基板を提供す
る。 【構成】このセラミック多層板９は、焼結用厚膜導電部
材の回路印刷及び焼成により、表面及び内層の導体パタ
ーン３，焼結用厚膜導電部材の導体で満たされたバイア
ホール４を形成した後に、側面に沿ってある導体で満た
されたバイアホール４のほぼ中心を通る直線でこの基板
９を切断することにより、この基板９の切断面７ａ，７
ｂにワイヤボンディングが可能な電極８ａ，８ｂが形成
される。
Description
【０００１】
【産業上の利用分野】本発明はセラミック基板に関し、
特に基板の側面に電極を形成することができるセラミッ
ク基板に関する。
特に基板の側面に電極を形成することができるセラミッ
ク基板に関する。
【０００２】
【従来の技術】この種の第１の従来例として、特開昭６
１−５９８８９号公報に「セラミック基板」として開示
されている。この第１の従来例を図面を参照して説明す
る。
１−５９８８９号公報に「セラミック基板」として開示
されている。この第１の従来例を図面を参照して説明す
る。
【０００３】図７は第１の従来例を示す断面図である。
【０００４】図７において、この第１の従来例はアルミ
ナとタングステン等の高温焼結体からなるセラミック基
板１０において、高温焼結のタングステン導体１２上に
無電解ニッケルメッキ１３を施し、その表面に厚膜銅１
５を印刷する。その後ドライフィルムを熱圧着して、所
望のパターンを露光後、現像する。現像後、パターンを
エッチングするが、側面のニッケルメッキ１３はエッチ
ングさせず、導体として残す構造を有している。このよ
うにして側面に電極を形成している。
ナとタングステン等の高温焼結体からなるセラミック基
板１０において、高温焼結のタングステン導体１２上に
無電解ニッケルメッキ１３を施し、その表面に厚膜銅１
５を印刷する。その後ドライフィルムを熱圧着して、所
望のパターンを露光後、現像する。現像後、パターンを
エッチングするが、側面のニッケルメッキ１３はエッチ
ングさせず、導体として残す構造を有している。このよ
うにして側面に電極を形成している。
【０００５】スルーホールを側面電極とするセラミック
基板の第２の従来例が特開昭６２−２５０６７号公報
「サーマルヘッドの電極形式方法」として開示されてい
る。第２の従来例を図面を参照して説明する。
基板の第２の従来例が特開昭６２−２５０６７号公報
「サーマルヘッドの電極形式方法」として開示されてい
る。第２の従来例を図面を参照して説明する。
【０００６】図８は第２の従来例を示し、（ａ）はセラ
ミック基板上に直線上に配列したスルーホールの形成例
を示す図、（ｂ）はスルーホールが配列された直線に沿
って切断した断面図である。
ミック基板上に直線上に配列したスルーホールの形成例
を示す図、（ｂ）はスルーホールが配列された直線に沿
って切断した断面図である。
【０００７】図８において、この第２の従来例はセラミ
ック基板２１に表面から裏面に貫通する複数のスルーホ
ール２３を直線２２上に配列して形成し、それらのスル
ーホール２３内をメッキにより導電処理し、セラミック
基板２１の表面上には発熱抵抗体素子及び発熱抵抗体素
子とスルーホール２３の導体層とを接続する電極その他
の必要な電極を形成し、セラミック基板２１の裏面上に
はスルーホール２３の導体層につながる電極その他の必
要な電極を形成した後、スルーホール２３が配列されて
いる直線２２に沿ってこのセラミック基板２１を切断す
ることによって電極２４を形成する。
ック基板２１に表面から裏面に貫通する複数のスルーホ
ール２３を直線２２上に配列して形成し、それらのスル
ーホール２３内をメッキにより導電処理し、セラミック
基板２１の表面上には発熱抵抗体素子及び発熱抵抗体素
子とスルーホール２３の導体層とを接続する電極その他
の必要な電極を形成し、セラミック基板２１の裏面上に
はスルーホール２３の導体層につながる電極その他の必
要な電極を形成した後、スルーホール２３が配列されて
いる直線２２に沿ってこのセラミック基板２１を切断す
ることによって電極２４を形成する。
【０００８】
【発明が解決しようとする課題】この第１の従来例のセ
ラミック基板では、焼結導体上にメッキを施し、さらに
厚膜導体を印刷焼成した後に、パターンをエッチングす
ることにより、完成するため、製造工程が多く製造コス
トが高いという問題があった。また、表面の導体パター
ンと側面の電極との接続には互いの表面層のメッキのみ
で接続されているため機械的にパターンがはがれやす
く、パターン接続の信頼性が低いという問題がある。
ラミック基板では、焼結導体上にメッキを施し、さらに
厚膜導体を印刷焼成した後に、パターンをエッチングす
ることにより、完成するため、製造工程が多く製造コス
トが高いという問題があった。また、表面の導体パター
ンと側面の電極との接続には互いの表面層のメッキのみ
で接続されているため機械的にパターンがはがれやす
く、パターン接続の信頼性が低いという問題がある。
【０００９】また第２の従来例のセラミック基板では、
スルーホール内がメッキのみで導電処理されているの
で、第１の従来例の場合と同様に、抵抗体素子との接続
において機械にメッキがはがれやすく、接続の信頼性が
低いという問題点がある。
スルーホール内がメッキのみで導電処理されているの
で、第１の従来例の場合と同様に、抵抗体素子との接続
において機械にメッキがはがれやすく、接続の信頼性が
低いという問題点がある。
【００１０】
【課題を解決するための手段】本発明のセラミック基板
は、アルミナを主原料部材とする焼結体のセラミック基
板において、予めあけられた複数のスルーホールを焼結
用厚膜導電部材ですきまなく満たして側面に沿って配列
された前記複数のスルーホールのほぼ中心を通る線で切
断することにより、前記複数のスルーホールの切断面に
形式された複数の電極を有している。
は、アルミナを主原料部材とする焼結体のセラミック基
板において、予めあけられた複数のスルーホールを焼結
用厚膜導電部材ですきまなく満たして側面に沿って配列
された前記複数のスルーホールのほぼ中心を通る線で切
断することにより、前記複数のスルーホールの切断面に
形式された複数の電極を有している。
【００１１】又、本発明のセラミック基板は、アルミナ
を主原料部材とし焼成後セラミック基板の基となる複数
のグリーンシートの各々を予め定められた位置に複数の
第１のバイアホールを形成し、前記複数の第１のバイア
ホールの形成後前記複数のグリーンシートの各々に予め
定められた回路となる導体パターンを印刷すると共に前
記複数の第１のバイアホールを焼結用厚膜導電部材です
きまなく満たされた複数の第２のバイアホールを形成
し、前記複数の第２のバイアホールの各々の中心が合う
ように前記複数のグリーンシートを予め定められた順序
に積層して焼成した積層板を形成し、前記積層板の側面
に沿って配列された前記複数の第２のバイアホールのほ
ぼ中心を通る線で前記積層板を切断し、この切断の結果
前記積層板の切断面に前記複数の第２のバイアホールの
切断面で複数の電極を形成して成っている。
を主原料部材とし焼成後セラミック基板の基となる複数
のグリーンシートの各々を予め定められた位置に複数の
第１のバイアホールを形成し、前記複数の第１のバイア
ホールの形成後前記複数のグリーンシートの各々に予め
定められた回路となる導体パターンを印刷すると共に前
記複数の第１のバイアホールを焼結用厚膜導電部材です
きまなく満たされた複数の第２のバイアホールを形成
し、前記複数の第２のバイアホールの各々の中心が合う
ように前記複数のグリーンシートを予め定められた順序
に積層して焼成した積層板を形成し、前記積層板の側面
に沿って配列された前記複数の第２のバイアホールのほ
ぼ中心を通る線で前記積層板を切断し、この切断の結果
前記積層板の切断面に前記複数の第２のバイアホールの
切断面で複数の電極を形成して成っている。
【００１２】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１３】図１は本発明の一実施例のセラミック多層
基板を製造する第１の製造工程を示す図で、（ａ），
（ｂ），（ｃ）はそれぞれ本実施例を構成する各層のグ
リーンシートの同じ位置にバイアホールをあけた状態を
示す図、図２は本実施例を製造する第２の製造工程を示
す図で、（ａ），（ｂ），（ｃ）はそれぞれ図１に示し
た各層のグーリーンシートへの加工結果を示す図、図３
は本実施例を製造する最後の製造工程を示す図、図４は
本実施例を示す斜視図である。
基板を製造する第１の製造工程を示す図で、（ａ），
（ｂ），（ｃ）はそれぞれ本実施例を構成する各層のグ
リーンシートの同じ位置にバイアホールをあけた状態を
示す図、図２は本実施例を製造する第２の製造工程を示
す図で、（ａ），（ｂ），（ｃ）はそれぞれ図１に示し
た各層のグーリーンシートへの加工結果を示す図、図３
は本実施例を製造する最後の製造工程を示す図、図４は
本実施例を示す斜視図である。
【００１４】本実施例の製造方法について図１，図２，
図３および図４を参照して説明する。
図３および図４を参照して説明する。
【００１５】図１において、本実施例の構成は焼成前の
セラミックのグリーンシート１ａ，１ｂ，１ｃから成
り、先ず、厚さが約１００〜２００μｍのグリーンシー
ト１ａ，１ｂ，１ｃのそれぞれの予め定められた位置に
複数のバイアホール２が形成される。複数のバイヤホー
ル２の形成方法としてはグルーンシート１ａ，１ｂ，１
ｃを積層した状態にし、金型によるパンチング、又は、
ドリルによってバイアホール２が形成される。
セラミックのグリーンシート１ａ，１ｂ，１ｃから成
り、先ず、厚さが約１００〜２００μｍのグリーンシー
ト１ａ，１ｂ，１ｃのそれぞれの予め定められた位置に
複数のバイアホール２が形成される。複数のバイヤホー
ル２の形成方法としてはグルーンシート１ａ，１ｂ，１
ｃを積層した状態にし、金型によるパンチング、又は、
ドリルによってバイアホール２が形成される。
【００１６】このバイヤホール２の内の側面側にあるバ
イヤホール２が側面電極となるので、その側面電極の大
きさは、バイアホール径及び積層するグリーンシートの
枚数によって決定される。
イヤホール２が側面電極となるので、その側面電極の大
きさは、バイアホール径及び積層するグリーンシートの
枚数によって決定される。
【００１７】図２において、本実施例の第２の製造工程
では、グリーンシート１ａ，１ｂには、それぞれ導体パ
ターン３がスクリーン印刷によって形成される。このと
き、グリーンシート１ａ，１ｂ，１ｃの各々の複数のバ
イアホール２の部分にもスクリーン印刷されることによ
って、複数のバイアホール２が導体で満たされ、複数の
導体で見たされたバイアホール４が形成される。
では、グリーンシート１ａ，１ｂには、それぞれ導体パ
ターン３がスクリーン印刷によって形成される。このと
き、グリーンシート１ａ，１ｂ，１ｃの各々の複数のバ
イアホール２の部分にもスクリーン印刷されることによ
って、複数のバイアホール２が導体で満たされ、複数の
導体で見たされたバイアホール４が形成される。
【００１８】図３において、本実施例の最終製造工程で
は、グリーンシート１ａ，１ｂ，１ｃは各々の導体で満
たされたバイアホール４がずれないように積層された後
圧力がかけられて１枚の多層板とされて約８００℃で焼
成され、その結果、セラミック多層基板５ができあが
る。
は、グリーンシート１ａ，１ｂ，１ｃは各々の導体で満
たされたバイアホール４がずれないように積層された後
圧力がかけられて１枚の多層板とされて約８００℃で焼
成され、その結果、セラミック多層基板５ができあが
る。
【００１９】次に、セラミック多層基板５の側面Ａに対
し複数の導体で満たされたバイアホール４のほぼ中心を
通る切断仮想線６ａで切断し、又、同様に側面Ｂに対し
導体で満たされたバイアホール４のほぼ中心を通る切断
仮想線６ｂで切断する。
し複数の導体で満たされたバイアホール４のほぼ中心を
通る切断仮想線６ａで切断し、又、同様に側面Ｂに対し
導体で満たされたバイアホール４のほぼ中心を通る切断
仮想線６ｂで切断する。
【００２０】図４において、本実施例のセラミック多層
基板９は図３に示す最終工程の結果形成され、切断面７
ａには、複数の導体で満たされたバイアホール４の切断
による複数の電極８ａが形成され、又、切断面７ｂには
導体で満たされたバイアホール４の切断による電極８ｂ
が形成される。
基板９は図３に示す最終工程の結果形成され、切断面７
ａには、複数の導体で満たされたバイアホール４の切断
による複数の電極８ａが形成され、又、切断面７ｂには
導体で満たされたバイアホール４の切断による電極８ｂ
が形成される。
【００２１】尚、本実施例では、電極８ａ，８ｂの焼結
用厚膜導電部材としては、ワイヤボンディングが行われ
やすい金を含む導体ベースが用いられ、本実施例のセラ
ミック多層基板９を用いることによって、部品実装面と
垂直な面にワイヤボンディングが可能な構造をとること
ができる。
用厚膜導電部材としては、ワイヤボンディングが行われ
やすい金を含む導体ベースが用いられ、本実施例のセラ
ミック多層基板９を用いることによって、部品実装面と
垂直な面にワイヤボンディングが可能な構造をとること
ができる。
【００２２】次に、本実施例におけるバイヤホールに導
体を満たす工程（ビアフィルの形成）部分について図面
を参照して説明する。
体を満たす工程（ビアフィルの形成）部分について図面
を参照して説明する。
【００２３】図５は本実施例におけるバイアホールに導
体を満たす工程と示し、（ａ）は各グリーンシートの同
じ位置にバイアホールがあけられた状態を示す図、
（ｂ）は（ａ）のＡ−Ａ′断面を示し、各グリーンシー
トのバイアホールに導体ペーストが印刷された状態を示
す図、（ｃ）は各グリーンシートが積層された状態を示
す図、（ｂ）は積層板が焼成されて導体で満たされたバ
イアホールが形成されたことを示す図である。
体を満たす工程と示し、（ａ）は各グリーンシートの同
じ位置にバイアホールがあけられた状態を示す図、
（ｂ）は（ａ）のＡ−Ａ′断面を示し、各グリーンシー
トのバイアホールに導体ペーストが印刷された状態を示
す図、（ｃ）は各グリーンシートが積層された状態を示
す図、（ｂ）は積層板が焼成されて導体で満たされたバ
イアホールが形成されたことを示す図である。
【００２４】図５の（ａ）において、グリーンシート１
ａ，１ｂ，１ｃは図１で説明したように同じ位置にバイ
アホール２があけられる。
ａ，１ｂ，１ｃは図１で説明したように同じ位置にバイ
アホール２があけられる。
【００２５】次に、図５の（ｂ）において、グリーンシ
ート１ａ，１ｂ，１ｃの各バイアホール２上に焼結用厚
膜導電部材の導体ペースト４１が印刷される。
ート１ａ，１ｂ，１ｃの各バイアホール２上に焼結用厚
膜導電部材の導体ペースト４１が印刷される。
【００２６】次に、図５の（ｃ）に示すように、予め定
められた順序でグリーンシート１ａ，１ｂ，１ｃが積層
されて、導体ペースト４１部分を上部からバイアホール
２の方向に加圧し、導体ペースト４１をバイアホール２
内に押し込んでバイアホール２をすきまなく導体ペース
ト４１で満たす。
められた順序でグリーンシート１ａ，１ｂ，１ｃが積層
されて、導体ペースト４１部分を上部からバイアホール
２の方向に加圧し、導体ペースト４１をバイアホール２
内に押し込んでバイアホール２をすきまなく導体ペース
ト４１で満たす。
【００２７】最後に、図５の（ｄ）に示すように導体で
満たされたバイアホール４が形成されたセラミック多層
基板５ができあがり、Ａ−Ａ′線で切断することにより
電極が形成される。
満たされたバイアホール４が形成されたセラミック多層
基板５ができあがり、Ａ−Ａ′線で切断することにより
電極が形成される。
【００２８】次に、セラミック基板の側面に電極を形成
する方法について図面を参照して説明する。
する方法について図面を参照して説明する。
【００２９】図６はセラミック基板の側面に電極を形成
する工程を示し、（ａ）はセラミック基板にスルーホー
ルを開けた状態を示す図、（ｂ）は（ａ）のＡ−Ａ′断
面を示し、スルーホールに導体ペーストが印刷された状
態を示す図、（ｃ）は導体ペーストを加圧してスルーホ
ールに満たす状態を示す図、（ｄ）セラミック基板を焼
成してスルーホールに焼結された導体で満たされたスル
ーホールが形成されたことを示す図、（ｅ）はＡ−Ａ′
断面に電極が形成されたことを示す図である。
する工程を示し、（ａ）はセラミック基板にスルーホー
ルを開けた状態を示す図、（ｂ）は（ａ）のＡ−Ａ′断
面を示し、スルーホールに導体ペーストが印刷された状
態を示す図、（ｃ）は導体ペーストを加圧してスルーホ
ールに満たす状態を示す図、（ｄ）セラミック基板を焼
成してスルーホールに焼結された導体で満たされたスル
ーホールが形成されたことを示す図、（ｅ）はＡ−Ａ′
断面に電極が形成されたことを示す図である。
【００３０】図６の（ａ）において、まず、セラミック
基板１の電極を形成する位置にスルーホール２ａをあけ
る。次に、図６の（ｂ）において、スルーホール２ａ上
に焼結用厚膜導電部材の導体ペースト４１が印刷され
る。
基板１の電極を形成する位置にスルーホール２ａをあけ
る。次に、図６の（ｂ）において、スルーホール２ａ上
に焼結用厚膜導電部材の導体ペースト４１が印刷され
る。
【００３１】次に、図６の（ｃ）に示すように、導体ペ
ースト４１の上部からスルーホール２ａの方向に加圧
し、導体ペースト４１をスルーホール２ａ内に押し込ん
でスルーホール２ａをすきまなく導体ペースト４１で満
たす。
ースト４１の上部からスルーホール２ａの方向に加圧
し、導体ペースト４１をスルーホール２ａ内に押し込ん
でスルーホール２ａをすきまなく導体ペースト４１で満
たす。
【００３２】次に、図６の（ｄ）に示すように、セラミ
ック基板１を焼成して導体ペースト４１を焼結させる。
ック基板１を焼成して導体ペースト４１を焼結させる。
【００３３】最後に、図６の（ｅ）に示すように、Ａ−
Ａ′線でセラミック基板１を切断することにより、導体
で満たされたスルーホール４ａの断面に電極８が形成さ
れる。
Ａ′線でセラミック基板１を切断することにより、導体
で満たされたスルーホール４ａの断面に電極８が形成さ
れる。
【００３４】
【発明の効果】以上説明したように本発明は、アルミナ
を主原料部材とする焼結体のセラミック基板において、
予めあけられた複数のスルーホールを焼結用厚膜導電部
材ですきまなく満たして側面に沿って配列された複数の
スルーホールのほぼ中心を通る線で切断することによ
り、複数のスルーホールの切断面に形成された複数の電
極を有することにより、又、アルミナを主原料部材とし
焼成後セラミック基板の基となる複数のグリーシートの
各々を予め定められた位置に複数の第１のバイアホール
を形成し、複数の第１のバイアホールの形成後複数のグ
リーンシートの各々に予め定められた回路となる導体パ
ターンを印刷すると共に複数の第１のバイアホールを焼
結用厚膜導電部材ですきまなく満たされた複数の第２の
バイアホールを形成し、複数の第２のバイアホールの各
々の中心が合うように複数のグリーンシートを予め定め
られた順序に積層して焼成した積層板を形成し、積層板
の側面に沿って配列された複数の第２のバイアホールの
ほぼ中心を通る線で積層板を切断し、この切断の結果積
層板の切断面に複数の第２のバイアホールの切断面で複
数の電極を形成して成ることにより、ワイヤボンディン
グ可能な従来より信頼性が高く且つ製造コストの安い電
極を得ることができる。
を主原料部材とする焼結体のセラミック基板において、
予めあけられた複数のスルーホールを焼結用厚膜導電部
材ですきまなく満たして側面に沿って配列された複数の
スルーホールのほぼ中心を通る線で切断することによ
り、複数のスルーホールの切断面に形成された複数の電
極を有することにより、又、アルミナを主原料部材とし
焼成後セラミック基板の基となる複数のグリーシートの
各々を予め定められた位置に複数の第１のバイアホール
を形成し、複数の第１のバイアホールの形成後複数のグ
リーンシートの各々に予め定められた回路となる導体パ
ターンを印刷すると共に複数の第１のバイアホールを焼
結用厚膜導電部材ですきまなく満たされた複数の第２の
バイアホールを形成し、複数の第２のバイアホールの各
々の中心が合うように複数のグリーンシートを予め定め
られた順序に積層して焼成した積層板を形成し、積層板
の側面に沿って配列された複数の第２のバイアホールの
ほぼ中心を通る線で積層板を切断し、この切断の結果積
層板の切断面に複数の第２のバイアホールの切断面で複
数の電極を形成して成ることにより、ワイヤボンディン
グ可能な従来より信頼性が高く且つ製造コストの安い電
極を得ることができる。
【図１】本発明の一実施例のセラミック多層基板を製造
する第１の製造工程を示す図で、（ａ），（ｂ），
（ｃ）はそれぞれ本実施例を構成する各層のグリーンシ
ートの同じ位置にバイアホールをあけた状態を示す図で
ある。
する第１の製造工程を示す図で、（ａ），（ｂ），
（ｃ）はそれぞれ本実施例を構成する各層のグリーンシ
ートの同じ位置にバイアホールをあけた状態を示す図で
ある。
【図２】本実施例を製造する第２の製造工程を示す図
で、（ａ），（ｂ），（ｃ）はそれぞれ図１に示した各
層のグリーンシートへの加工結果を示す図である。
で、（ａ），（ｂ），（ｃ）はそれぞれ図１に示した各
層のグリーンシートへの加工結果を示す図である。
【図３】本実施例を製造する最終の製造工程を示す図で
ある。
ある。
【図４】本実施例を示す斜視図である。
【図５】本実施例におけるバイアホールに導体を満たす
工程と示し、（ａ）は各グリーンシートの同じ位置にバ
イアホールがあけられた状態を示す図、（ｂ）は（ａ）
のＡ−Ａ′断面を示し、各グリーンシートのバイアホー
ルに導体ペーストが印刷された状態を示す図、（ｃ）は
各グリーンシートが積層された状態を示す図、（ｄ）は
積層板が焼成されて導体で満たされたバイアホールが形
成されたことを示す図である。
工程と示し、（ａ）は各グリーンシートの同じ位置にバ
イアホールがあけられた状態を示す図、（ｂ）は（ａ）
のＡ−Ａ′断面を示し、各グリーンシートのバイアホー
ルに導体ペーストが印刷された状態を示す図、（ｃ）は
各グリーンシートが積層された状態を示す図、（ｄ）は
積層板が焼成されて導体で満たされたバイアホールが形
成されたことを示す図である。
【図６】セラミック基板の側面に電極を形成する工程を
示し、（ａ）はセラミック基板にスルーホールをあけた
状態を示す図、（ｂ）は（ａ）のＡ−Ａ′断面を示しス
ルーホールに導体ペーストが印刷された状態を示す図、
（ｃ）は導体ペーストを加圧してスルーホールに満たす
状態を示す図、（ｄ）はセラミック基板を焼成してスル
ーホールに焼結された導体で満たされたスルーホールが
形成されたことを示す図、（ｅ）はＡ−Ａ′断面に電極
が形成されたことを示す図である。
示し、（ａ）はセラミック基板にスルーホールをあけた
状態を示す図、（ｂ）は（ａ）のＡ−Ａ′断面を示しス
ルーホールに導体ペーストが印刷された状態を示す図、
（ｃ）は導体ペーストを加圧してスルーホールに満たす
状態を示す図、（ｄ）はセラミック基板を焼成してスル
ーホールに焼結された導体で満たされたスルーホールが
形成されたことを示す図、（ｅ）はＡ−Ａ′断面に電極
が形成されたことを示す図である。
【図７】第１の従来例を示す断面図である。
【図８】第２の従来例を示し、（ａ）はセラミック基板
上に直線上に配列したスルーホールの形成例を示す図、
（ｂ）はスルーホールが配列された直線に沿って切断し
た断面図である。
上に直線上に配列したスルーホールの形成例を示す図、
（ｂ）はスルーホールが配列された直線に沿って切断し
た断面図である。
１ セラミック基板 ２ バイアホール ２ａ スルーホール ３ 導体パターン ４ 導体で満たされたバイアホール ４ａ 導体で満たされたスルーホール ５，９ セラミック多層基板 ６ａ，６ｂ 切断仮想線 ７ａ，７ｂ 切断面 ８，８ａ，８ｂ 電極 ４１ 導体ペースト Ａ，Ｂ 側面
Claims (2)
- 【請求項１】 アルミナを主原料部材とする焼結体のセ
ラミック基板において、予めあけられた複数のスルーホ
ールを焼結用厚膜導電部材ですきまなく満たして側面に
沿って配列された前記複数のスルーホールのほぼ中心を
通る線で切断することにより、前記複数のスルーホール
の切断面に形式された複数の電極を有することを特徴と
するセラミック基板。 - 【請求項２】 アルミナを主原料部材とし焼成後セラミ
ック基板の基となる複数のグリーンシートの各々を予め
定められた位置に複数の第１のバイアホールを形成し、
前記複数の第１のバイアホールの形成後前記複数のグリ
ーンシートの各々に予め定められた回路となる導体パタ
ーンを印刷すると共に前記複数の第１のバイアホールを
焼結用厚膜導電部材ですきまなく満たされた複数の第２
のバイアホールを形成し、前記複数の第２のバイアホー
ルの各々の中心が合うように前記複数のグリーンシート
を予め定められた順序に積層して焼成した積層板を形成
し、前記積層板の側面に沿って配列された前記複数の第
２のバイアホールのほぼ中心を通る線で前記積層板を切
断し、この切断の結果前記積層板の切断面に前記複数の
第２のバイアホールの切断面で複数の電極を形成して成
ることを特徴とするセラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18055693A JPH0738217A (ja) | 1993-07-22 | 1993-07-22 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18055693A JPH0738217A (ja) | 1993-07-22 | 1993-07-22 | セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0738217A true JPH0738217A (ja) | 1995-02-07 |
Family
ID=16085348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18055693A Pending JPH0738217A (ja) | 1993-07-22 | 1993-07-22 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738217A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144090A (en) * | 1997-02-13 | 2000-11-07 | Fujitsu Limited | Ball grid array package having electrodes on peripheral side surfaces of a package board |
| KR100315751B1 (ko) * | 1999-12-31 | 2001-12-12 | 송재인 | 저온 소성 세라믹 다층기판 |
| WO2006004381A1 (en) * | 2004-07-06 | 2006-01-12 | Lg Innotek Co., Ltd | Method for fabricating module of low temperature cofired ceramic multi-layer board and module of low temperature cofired ceramic multi-layer board |
| JP2012186301A (ja) * | 2011-03-04 | 2012-09-27 | Olympus Corp | 配線板、配線板の製造方法、および撮像装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327222A (ja) * | 1992-05-25 | 1993-12-10 | Kokusai Electric Co Ltd | セラミック多層配線基板 |
| JPH05327157A (ja) * | 1992-05-25 | 1993-12-10 | Matsushita Electric Ind Co Ltd | セラミック基板 |
-
1993
- 1993-07-22 JP JP18055693A patent/JPH0738217A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05327222A (ja) * | 1992-05-25 | 1993-12-10 | Kokusai Electric Co Ltd | セラミック多層配線基板 |
| JPH05327157A (ja) * | 1992-05-25 | 1993-12-10 | Matsushita Electric Ind Co Ltd | セラミック基板 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144090A (en) * | 1997-02-13 | 2000-11-07 | Fujitsu Limited | Ball grid array package having electrodes on peripheral side surfaces of a package board |
| KR100315751B1 (ko) * | 1999-12-31 | 2001-12-12 | 송재인 | 저온 소성 세라믹 다층기판 |
| WO2006004381A1 (en) * | 2004-07-06 | 2006-01-12 | Lg Innotek Co., Ltd | Method for fabricating module of low temperature cofired ceramic multi-layer board and module of low temperature cofired ceramic multi-layer board |
| JP2012186301A (ja) * | 2011-03-04 | 2012-09-27 | Olympus Corp | 配線板、配線板の製造方法、および撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6052588B2 (ja) | セラミツク基板の均一金メツキ処理法 | |
| JP2000196240A (ja) | 積層回路基板 | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JPH1093240A (ja) | 多層配線板および多層配線板の製造方法 | |
| JPH0738217A (ja) | セラミック基板 | |
| JP4564820B2 (ja) | 多数個取り配線基板およびその製造方法 | |
| JP2684877B2 (ja) | 多層基板 | |
| JPH118157A (ja) | 積層電子部品の製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JP3451868B2 (ja) | セラミック積層基板の製造方法 | |
| JPH0265194A (ja) | 厚膜素子を有するプリント配線板の製造方法 | |
| JP2001267467A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JP2010183117A (ja) | 多数個取り配線基板およびその製造方法 | |
| JP2002026527A (ja) | 積層配線基板及びその製造方法 | |
| JPH09120934A (ja) | 多連貫通コンデンサ | |
| JPH02229403A (ja) | 抵抗アレーの製造方法 | |
| JP2569716B2 (ja) | 多層厚膜ｉｃ基板の製造法 | |
| JP2874686B2 (ja) | 多層基板 | |
| JP2551064B2 (ja) | セラミック多層基板の製造方法 | |
| JP2515165B2 (ja) | 多層配線基板の製造方法 | |
| JP2002344140A (ja) | 積層型セラミック電子部品の製造方法 | |
| JP4285751B2 (ja) | 配線基板、及びその製造方法 | |
| JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JPH0719162Y2 (ja) | 集積回路パッケージ | |
| JPH11298142A (ja) | 多層セラミック基板の実装構造と実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19960305 |