JPS6052588B2 - セラミツク基板の均一金メツキ処理法 - Google Patents

セラミツク基板の均一金メツキ処理法

Info

Publication number
JPS6052588B2
JPS6052588B2 JP49113361A JP11336174A JPS6052588B2 JP S6052588 B2 JPS6052588 B2 JP S6052588B2 JP 49113361 A JP49113361 A JP 49113361A JP 11336174 A JP11336174 A JP 11336174A JP S6052588 B2 JPS6052588 B2 JP S6052588B2
Authority
JP
Japan
Prior art keywords
ceramic
array
substrates
sheet
metallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP49113361A
Other languages
English (en)
Other versions
JPS5062773A (ja
Inventor
エム ハ−ジス ビリ−
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JENERARU EREKUTORITSUKU SERAMITSUKUSU Inc
Original Assignee
JENERARU EREKUTORITSUKU SERAMITSUKUSU Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JENERARU EREKUTORITSUKU SERAMITSUKUSU Inc filed Critical JENERARU EREKUTORITSUKU SERAMITSUKUSU Inc
Publication of JPS5062773A publication Critical patent/JPS5062773A/ja
Publication of JPS6052588B2 publication Critical patent/JPS6052588B2/ja
Expired legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/50—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements with inorganic materials
    • C04B41/51—Metallising, e.g. infiltration of sintered ceramic preforms with molten metal
    • C04B41/5116—Ag or Au
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/85—Coating or impregnation with inorganic materials
    • C04B41/88—Metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0723—Electroplating, e.g. finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/069—Green sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49799—Providing transitory integral holding or handling portion

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Structure Of Printed Boards (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、電気装置の装着に適した多数の小型セラミッ
ク基板の電気メッキに使用される金の節減に関連する。
本発明は更に電気的に相互接続されるセラミック基板の
配列体を作る方法に関連する。多くのセラミック基板、
特にパッケージユニットは、金メッキすべき多くの小表
面区域を有し、これらは個々の区域の２０ないし１００
倍の大きさの少なくとも一つの大表面区域に接続される
。
通常バレルメツキ法がこの種のパッケージユニットに使
用されるが、上記の小表面区域上には極めて薄い金析出
（約０．００１ないし０．００２ミリの厚さ）が得られ
るのに対し大表面区域上には厚い（厚さ０．０２ないし
０．０８−のオーダー）金を析出する傾向が著しい。不
必要に厚くメッキしてしまうと再生利用できないから高
価な金が無駄になる不経済性のほかに、バレルメツキに
使用される小型の被加工物・にはかなりの量の金が不要
部分にメッキされ、この大部分を回収するには特別の奴
力をしなければならない。従つて、小型セラミック基板
を処理する種々の方法があるが、電気的要求に実際に合
致する以上の金を消費するのでコストに影響する。これ
はこの種の物品を多数製作する際には重大な要件である
。本発明の一目的は部分的に金属化即ちメタライズされ
たセラミック基板の経済的金メッキ法を提供することに
ある。
多数の外部端子、これに接続された多数の内部端子、及
び内部装着用バッドを有する金属化セラミック基板の配
列体を次のように構成することによつて金の使用効率を
向上できることがわかつた。
すなわち、一定の分離線に沿つてセラミック基板間を分
離し、又縁部からセラミック基板を分離する手段を設け
ること、及び隣接基板の外部端子間、及び隣接基板のバ
ッド間に分離線を横切つて細かい電気的接続帯を設ける
ことと、更に、隣接基板の接近した外部端子やバッドに
電気的に接続した金属化集電子を設けるように構成する
ことである。この金属化、即ちメタライズされた集電子
は、配列体の縁部の側辺の１つ以上に設けられ、又セラ
ミック基板を囲むように設けたリセラツク基板間のガタ
−ストリップに設けることもできる。こられのガタ−ス
トリップ及び縁部は、セラミック基板を最後に分離する
ときに廃棄される。分離手段の全てが働いてセラミック
基板を分離すると、各基板は短絡を生じないが、それま
では分離前の金属化集電子の任意の点て接触して配列体
中の全金属化基板に通電することができ、又この配列体
の電気抵抗が大きくないかぎり、すべての金属化露出表
面は同時に且つ均一に電気メッキできることが理解され
よう。金属化集電子に対して１箇所のみを接続用として
メッキし、残部はメッキされないようにマスキングを施
すとよい。本発明の配列体及びその製法は、セラミック
のパッケージ又は基板に適した所望の焼成又は未焼成シ
ートを使用して達成される。特に純度（社）％及びそれ
以上のアルミナがこの目的に好適であるが、別の点で優
れた性質を有する他の材料を使用してもよい。従つてベ
リリアは優れた熱伝導率の点で使用され、チタニア又は
チタネートは高絶縁耐力の点で優れ、ブラックセラミッ
クは光の射出又は透過が望ましくない場合に使用される
。通常の金属化即ちメタライジング、例えばタングステ
ン、モリブデン−マンガン、パラジウム、白金等の金属
化が使用される。なお、未焼成シート使用する場合、同
一材質のシートを重ねれば、焼成時の体積変化によつて
も、ずれを生じることはない。任意設計のセラミックパ
ッケージ、例えば４個以下の比較的大型基板から数百個
の小型基板を有する配列体まで本発明によつて処理でき
る。
１例として、約１１『×８５］Ｅｌｌの配列体には、数
千の相互接続端子とバッドとを有する約４ｍ平方の小型
パッケージが３（１）個以上設けられる。
本発明の配列体は２枚又はそれ以上の未焼成セラミック
シートを使用して構成するが、この場合は、下部シート
を又は一部のシートを更に全シートをも金属化した状態
で、前記未焼成セラミックシートを一体のセラミック構
体に固着あるいは焼成し、必要に応じて孔（スルーホー
ル）の金属化又は縁部の金属化によつて各シート間を適
当に接続することができる。多層を作るために、シート
を重ねる代わりに、１枚のシートすべての金属化部分を
スクリーン印刷し、次に電気メッキを必要としない部分
に同じセラミック組成物の絶縁層をスクリーン印刷した
単一シートを使用して配列体を構成することもできる。
従つて本発明で得られる配列体は多くの方法で作ること
ができる。上記の配列体の縁部や個々のパッケージ又は
ユ[ャcトはいろいろな手段で分離できる。
通常の方法は、所望の分離線に沿つてこの配列体の少な
くとも一層を貫通する多数の孔（スルーホール）を設け
る方法である。これらの孔（スルーホール）はすべての
層を貫通することは必ずしも必要でない。これによつて
個々の基板は簡単に切断分離できる。別の方法は所定の
分離線に沿つて切込線を設ける方法であ。切込線は焼成
前に、通常約３分の１の厚さに未焼成セラミックに切り
込みで形成され、焼成後には好適な分離線になる。ただ
必要なことは、切込線を深く形成して電気的接続を切断
しないことである。必要に応じ孔と切込線を同時に使用
してもよい。更に別の方法は孔も切込線も設けず、レー
ザービームでセラミックに溝を形成する方法であり、こ
の溝孔と併用してもよい。数層の未焼成セラミックから
なる多層パッケージは多くの場合中央区域が薄いので、
適当な分離手段は、それを実施する適当な手順と同様に
、不適当分離による廃品を減少するのに非常に重要であ
る。金属化された集電子または通電帯をこの配列体の周
囲の少なくとも一部に設けるのが好ましく、これが、上
記のように、全セラミック基板に対する電気導体になり
、この導体に電気メッキ用導線が取り付けられる。
この集電子または通電帯は最・上層に設けてもよく、又
電気メッキ用導線の接続点以外では、セラミック内に埋
め込んでもよい。この後者の方によれば電気メッキ中集
電子や通電帯にメッキが行われないから、金が更に節約
される。同様に、各層間の導体は１個以上の金属化集−
電子を必要としないように構成できるが少なくとも１個
の金属化集電子は必要である。隣接セラミック基板の外
部端子間を接続する相互連結部は分離線に対し大体直角
とするのが好ましいが、一部の連結部はいくらか傾斜し
ている。
又外部端子は隣接セラミック基板の最も近い端子に、例
えば孔の縁９重なりによつて接続され、又隣接セラミッ
ク基板の側面にある端子に接続される。上記のように導
電路はこの配列体を斜めに伸びて、配列体を直接に金属
化集電子に接続する。傾斜連結部は、最も近い隣接端子
間の接続と異なり、枝状の連結部として区別される。全
ての小部分（基板）がこの配列体内で接続されているが
、分離したパッケージ内では所望の所以外では接続のな
い相互接続部を作る他の任意のパターンが使用できる。
個々の基板を分離すると、上記の枝状連結部は縁に沿つ
て見え、金メッキされていないので通常僅かに灰色であ
る。金メッキされた部分は普通ハンダで容易にぬらされ
るが、この灰色金属化区域はハンダでぬらされることは
なく、隣接端子間に電気短絡を生ずる危険がない。上記
に本発明を概説したが、以下図面を参照して詳細に説明
する。
添付図面について説明すると、ＣＰｌはセラミックシー
ト１を示し、ＣＰ２及びＣＰ３はそれぞれセラミックシ
ート２及び３を示し、各シート面上（及び孔の縁）の金
属化は一般にＭＰｌ、ＭＰ２及びＭＰ３としてそれぞれ
示され、第３及び第４図の断面図でこの金属化部分は明
瞭に示される。
この金属化部分は、実際には非常に薄いので幾分誇張し
て示されている。又未焼成セラミックの数シートを積層
して複合物を作る際、未焼成セラミックど金属化部分は
互いになじむから大きなふくれを生じることがない。本
発明を３枚の未焼成セラミックシートを用する図示のパ
ッケージについて説明するが、２枚、４枚のシート又は
１厳又はそれ以上のシートにも適用できる。本発明では
、配列体は比較的小型に作ることができ、又所望の寸法
に作られるが、約５０×７５］ｍないし約１２５×淵ｉ
の比較的大型の配列体を作り、この全配列体を一度に処
理するのが最も好適である。
本発明では、回路網状の微細な多数の相互連結部を使用
することによつて電流分布が平均化れ、非常に優れた電
気的接続が維持されるので、均一の電気メッキが全配列
体に行なわれることは驚くべきことである。
この種の配列体の別の利点は、メッキ作業ですべての不
連続接続が検出され、又接続しない基準点がメッキされ
ないまま残ることである。
第５，６，１及び８図に示す未焼成セラミック基板シー
トは大きなシートの一部であ。
個々の小部分が約４？平方程度の小さなものでるから、
これらの小部分の配列体は極めて多数の小部分を含み、
全体を示しても理解しにくいだけだから、配列体の一小
部分を大きく拡大して示す。この配列体を作るには、公
知のように各層、又はシート間の位置合わせには細心の
注意を払う必要がある。各層のシート材料は厚さが０．
２ないし０．３？程度で、通常セラミック組成物、例え
ば純度匍ないし９９．ＣＪ）６の高純度のアルミナ、ベ
リリア、又は適当な他の組成物を使用して作ることがで
き、セラミックを黒色などに色づけするか不透明にする
成分・を含めることができる。単一の厚いシートは２枚
ないしそれ以上の薄いシートを密着して容易に作ること
ができる。本発明は特定のセラミックに限定されること
はないが、純度約倶％又はそれ以上のアルミナの使用が
好適である。； 第３及び４図の断面図は、焼成セラミ
ックシートは耐火性であるとして傾斜破線で示す。
第５ないし８図の未焼成セラミックシートの材料は、使
用される重合体結合剤の性質も有するため、これらはプ
ラスチックを含む材料を示す断面線で示さ２れることに
なろう。第１図は市販品として製作される本発明の配列
体の製造工程を示す。
本発明の配列体を作る第１工程は、所望数の未焼成セラ
ミックシートを用意し、各シートを特定の金属化を行う
ためスクリーン印刷することである。
破線砕１０内の各砕は本発明のこの工程を示し、枠１，
３、及び５の符号“パンチＣＰＦ゛、４６パンチＣＰ２
―及び６６パンチＣＰ３５′は、米国特許第２９６６７
Ｗ号に記載されている未焼成セラミックテープからのシ
ートの切り取りと、各小部分を分離するための孔の形成
を示す。この目的のためシート薄いもの、例えば０．２
ないし０．３ｍのものがよいが、目的の構造体によつて
この厚さは変わる。枠２，４及び６の符号６６スクリー
ンＭＰｌ―゜゜スクリーンＭＰ２゛及びスクリーンＭＰ
３゛は所定のパターンで金属化組成物スクリーン印刷す
る工程を示す。このスクリーン印刷で孔（スルーホール
）内に金属化組成物が流入して孔（スルーホール）を充
填すると共に縁の重なりを生ずるのが普通である。この
スクリーン印刷で、比較的長い線に沿つて重なりの形成
を必要に応じて避けることもできる。この金属化組成物
は、例えばモリブデン−マンガン、タングステン、白金
又は特定のセラミックに適合する他の金属でよい。破線
枠１５は第２工程を示し、この工程では数層をそろえて
積層することによつて未焼成の相互連結多層配列体が得
られ。
枠１１の第１の作業は゜“シートＣＰ２とＣＰｌの積層
゛、次の枠１２の作業は６６シートＣＰ３に対するＣＰ
ｌ−ＣＰ２の積層′５である。第１図のフローシートに
示す破線枠１６枠１７で示す第３工程は“切込゛である
。
この工程は、孔（スルーホール）に入り込んだ縁の金属
化（ＭＰｌ及びＭＰ２）とＭＰｌの電気接続用回路網と
を維持しながら、配列体の裏面の分離線に沿つて溝を切
り込むことである。必要に応じて別の分離手段、例えば
レーザーによる切込を行う余地を残す場合には、この工
程は、線１３で示すように、省略される。上記のように
孔を形成する場合に＝は、これらの孔は枠１，３及び５
のパンチ作業で得られる。次の第４工程及び後続工程は
、枠１９の“焼成゛で示すように、シートを焼成するこ
とである。
この工程で枠２０に示す。゜゜焼成配列体０がｚ得られ
、次の枠２１ぱ゜ニッケルメッキ工程、枠２２ぱ“金メ
ッキ工程を示し、次の枠２３は完成した“゜市販配列体
製品゛を示す。別のメッキ法は当業者には公知である。
このメッキした市販配列体は金属のメッキ層があるだけ
の違いであるから図示しない。連結した基板集合体であ
るこの配列体は、メッキした後、次の工程、すなわち（
１）電子装置を各パッケージに装着し、（２）この電子
装置をパッケージの導体に接続し、（３にの装置を埋め
込み又はカプセルに包むための準備が完了したことにな
る。
上記の配列体の処理は非常に容易であることが判明した
。第２−８図に示すパッケージは、蓋をパンｌダ付けに
することでカプセルに包むことができる。この時点で、
配列体内の個々のパッケージは、分離線に沿つて孔や切
込線のところで簡単に切断できる。第５，６及び７図は
、それぞれＣＰ３、ＣＰ２及・びＣＰｌで示すシートの
隅部を示す。
特定の設計要求によつて、適当な枚数の未焼成シートを
使用してもよい。又任意の面又はすべての面で種々の金
属化を行い、所望の装置に適合させることも本発明の範
囲内に含まれる。この種の変更は当業者には公知で、金
属化の重要に点は相互連結回路網が得られることである
。第２−８図の配列体に示されるパッケージは１個のセ
ラミック基板と多数の内外端子を有する。
第２−８図では、セラミック基板はＣＰｌ，ＣＰ２及び
ＣＰ３、又は７０，７２及び７４で示される３層で作ら
れる。各種には孔２６が設けられている。シート７０上
の金属化パターンＭＰｌは金属化された集電子３０、バ
ッド３２及び上面にある相互連結用導体３４で構成され
、又孔（スルーホール）２６の壁の金属化によつて下面
にある縁の重なり３６を接続される。なお、第８図は、
第７図のシートの裏面を示している。四角孔２８を有す
るシート７２上の金属化パターンは、内部端子４０、縁
の重なりを含む外部端子４８、相互連結用導体４６及び
金属化集電子４８で構成される。
勿論、接続部３６（第３及び４図）ど金属化集電子３０
の縁の重なり端子４２の縁の重なりと接触するので、こ
れらはすべて相互連結部４６で接続される。本発明の実
施で特に重要なことは相互連結部４６を有する回路網の
形成である。
四角孔２４を有するシート７４の金属化パターンは、正
方形のバッド５０、相互連結部５２及び金属化集電子５
４で構成される。
必要に応じて下層の導体に対し適当な孔（スルーホール
）を使用することで上層の金属化集電子５４の使用を避
けることができ、又マスキングによつてこの集電子のメ
ッキを阻止することができる。集電子５４に対する接触
はクリップ接続で行われ、又別の集電子に対する接触は
孔を通して挿入される電線で行われる。未焼成シート（
７０及び７２）は、第１図に示すように小さい加圧で積
層され、続いてシート７４が積層され、次に切込線６０
が形成され、この切込線６０は第３及び４図の断面図に
示される。
これらの切込線は第５及び６図のシートには設けられな
い。勿論これがパッケージの分離手段の一型式を示すに
過ぎず、孔（スルーホール）２６を使用する場合には不
必要である。
【図面の簡単な説明】
第１図は本発明の配列体を作る工程を示すフローシート
、第２図は本発明で得られる配列体の平面図、第３図は
第２図の線−による拡大断面図、第４図は第２図の線−
による断面図、第５，６及び７図はセラミックシート１
，２及び３の未焼成シートの表面図で、第８図はセラミ
ック１の裏面図である。 ２６・・・・・孔（スルーホール）、３０，５４・・・
集電子、３２，５０・・・・・・バッド、３６・・・・
・・接続部、４６，５２・・・・・・相互接続部、４０
・・・・・内部端子、６０・・・・・・切込線。

Claims (1)

  1. 【特許請求の範囲】 １ 複数の内部端子４０と外部端子４２と内部パッド３
    ２、５０を有するセラミック基板のメッキすべき表面の
    全てに金メッキを均一に行うために次の工程からなる方
    法。 （イ）複数の内部パッド３２、５０を有するセラミック
    シート７０、７４および前記内側パッドに対応する複数
    の開口２４、２８を有するセラミックシート７２、７４
    の各シートに所望の金属化パターンを上面に設けて、こ
    れらのセラミックシートを重ねて、複数のセラミック基
    板とその周囲のセラミック縁部とからなる配列体を作り
    、該配列体に、（Ａ）所定の分離線６０に沿つて基板を
    相互に分離する基板間の切断区域、および所定の分離線
    ６０に沿つて前記配列体の縁部から基板を分離する基板
    と縁部の切断域とを設け、（Ｂ）各シートに金属化集電
    子３０、４８、５４を設け、（Ｃ）各シートに少なくと
    も１個のスルーホール２６を設け、（Ｄ）隣接基板の外
    部端子間、隣接基板のパッド間、および金属化集電子脇
    の基板のパッドと金属化集電子と外部端子の間に細かい
    相互連結部３４、４６、５２の回路網を設け、（ロ）前
    記配列体をセラミックが焼成するまで加熱し、（ハ）前
    記配列体に金の電気メッキを行う。
JP49113361A 1973-10-04 1974-10-03 セラミツク基板の均一金メツキ処理法 Expired JPS6052588B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US403404 1973-10-04
US403404A US3926746A (en) 1973-10-04 1973-10-04 Electrical interconnection for metallized ceramic arrays

Publications (2)

Publication Number Publication Date
JPS5062773A JPS5062773A (ja) 1975-05-28
JPS6052588B2 true JPS6052588B2 (ja) 1985-11-20

Family

ID=23595639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP49113361A Expired JPS6052588B2 (ja) 1973-10-04 1974-10-03 セラミツク基板の均一金メツキ処理法

Country Status (4)

Country Link
US (1) US3926746A (ja)
JP (1) JPS6052588B2 (ja)
DE (1) DE2447284A1 (ja)
GB (1) GB1482012A (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS563922Y2 (ja) * 1976-01-19 1981-01-28
JPS563921Y2 (ja) * 1976-01-19 1981-01-28
NL7605233A (nl) * 1976-05-17 1977-11-21 Philips Nv Van een micro circuit voorziene elementaire schijf met electrolytisch aangegroeide soldeerbollen alsmede werkwijze voor het vervaardigen daarvan.
US4134801A (en) * 1976-05-17 1979-01-16 U.S. Philips Corporation Terminal connections on microcircuit chips
JPS5382170A (en) * 1976-12-28 1978-07-20 Ngk Insulators Ltd Method of producing coupled type ic ceramic package
US4216523A (en) * 1977-12-02 1980-08-05 Rca Corporation Modular printed circuit board
US4243729A (en) * 1978-07-31 1981-01-06 Semi-Alloys, Inc. Metallic hermetic sealing cover for a container
JPS5521128A (en) * 1978-08-02 1980-02-15 Hitachi Ltd Lead frame used for semiconductor device and its assembling
US4320438A (en) * 1980-05-15 1982-03-16 Cts Corporation Multi-layer ceramic package
US4975762A (en) * 1981-06-11 1990-12-04 General Electric Ceramics, Inc. Alpha-particle-emitting ceramic composite cover
DE3303165C2 (de) * 1982-02-05 1993-12-09 Hitachi Ltd Halbleitervorrichtung mit Gehäusekörper und Verbindungsleitern
US4681656A (en) * 1983-02-22 1987-07-21 Byrum James E IC carrier system
US4572757A (en) * 1984-01-23 1986-02-25 The Jade Corporation Method of making a microcircuit substrate
JPS6024093A (ja) * 1984-06-04 1985-02-06 株式会社日立製作所 セラミツク配線基板の製造法
US4802277A (en) * 1985-04-12 1989-02-07 Hughes Aircraft Company Method of making a chip carrier slotted array
IL78192A (en) * 1985-04-12 1992-03-29 Hughes Aircraft Co Mini chip carrier slotted array
US4762606A (en) * 1985-04-12 1988-08-09 Hughes Aircraft Company Mini chip carrier slotted array
US4659931A (en) * 1985-05-08 1987-04-21 Grumman Aerospace Corporation High density multi-layered integrated circuit package
JPS6212189A (ja) * 1985-07-09 1987-01-21 日立エーアイシー株式会社 プリント配線板の製造方法
US4753820A (en) * 1986-10-20 1988-06-28 United Technologies Corporation Variable pitch IC bond pad arrangement
GB2223354B (en) * 1988-09-30 1992-10-14 Marconi Electronic Devices Semiconductor devices
EP0496491A1 (en) * 1991-01-22 1992-07-29 National Semiconductor Corporation Leadless chip resistor capacitor carrier for hybrid circuits and a method of making the same
US5337216A (en) * 1992-05-18 1994-08-09 Square D Company Multichip semiconductor small outline integrated circuit package structure
US5319521A (en) * 1992-08-17 1994-06-07 Rockwell International Corporation Ceramic frames and capsules for Z-axis modules
JP3008146B2 (ja) * 1992-10-26 2000-02-14 株式会社住友金属エレクトロデバイス 半導体素子収納用セラミックパッケージとその製造方法
US5314606A (en) * 1993-02-16 1994-05-24 Kyocera America, Inc. Leadless ceramic package with improved solderabilty
DE4319944C2 (de) * 1993-06-03 1998-07-23 Schulz Harder Juergen Mehrfach-Substrat sowie Verfahren zu seiner Herstellung
JPH07240479A (ja) * 1993-09-21 1995-09-12 Texas Instr Inc <Ti> 集積回路パッケージ化の方法およびパッケージ
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
US5880011A (en) * 1996-06-19 1999-03-09 Pacific Trinetics Corporation Method and apparatus for manufacturing pre-terminated chips
DE19910078A1 (de) * 1999-03-08 2000-09-28 Bosch Gmbh Robert Verfahren zur Erhöung der Fertigungssicherheit von Lötverbindungen
US6248964B1 (en) 1999-03-30 2001-06-19 Bourns, Inc. Thick film on metal encoder element
TW498602B (en) * 2000-05-30 2002-08-11 Alps Electric Co Ltd Circuit unit
WO2001093314A1 (en) * 2000-05-31 2001-12-06 Dusan Slepcevic Ball grid array with pre-slotted substrate
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
JP2006173483A (ja) * 2004-12-17 2006-06-29 Fuji Photo Film Co Ltd セラミック集合基板、セラミック基板及びセラミック集合基板の製造方法
JP2008130701A (ja) * 2006-11-20 2008-06-05 Matsushita Electric Ind Co Ltd 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US7964888B2 (en) * 2007-04-18 2011-06-21 Cree, Inc. Semiconductor light emitting device packages and methods
US20110247197A1 (en) * 2008-01-09 2011-10-13 Feinics Amatech Teoranta Forming channels for an antenna wire of a transponder
US20100006322A1 (en) * 2008-07-09 2010-01-14 Beautiful Card Corporation Sim Card Structure
JP2017073411A (ja) * 2015-10-05 2017-04-13 ソニー株式会社 発光装置
CN109686514B (zh) * 2018-12-24 2020-06-02 河北中瓷电子科技股份有限公司 陶瓷绝缘子线路镀覆方法
CN111945202B (zh) * 2020-07-21 2021-10-15 中国电子科技集团公司第十三研究所 陶瓷无引线外壳的盲孔电镀方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2865082A (en) * 1953-07-16 1958-12-23 Sylvania Electric Prod Semiconductor mount and method
US2966719A (en) * 1954-06-15 1961-01-03 American Lava Corp Manufacture of ceramics
US2893929A (en) * 1955-08-03 1959-07-07 Philco Corp Method for electroplating selected regions of n-type semiconductive bodies
FR1474973A (fr) * 1966-02-16 1967-03-31 Radiotechnique Coprim Rtc Procédé de fabrication d'une couche de contact pour dispositifs semi-conducteurs et produits obtenus
US3423517A (en) * 1966-07-27 1969-01-21 Dielectric Systems Inc Monolithic ceramic electrical interconnecting structure
US3436605A (en) * 1966-11-23 1969-04-01 Texas Instruments Inc Packaging process for semiconductor devices and article of manufacture
US3518756A (en) * 1967-08-22 1970-07-07 Ibm Fabrication of multilevel ceramic,microelectronic structures
US3618202A (en) * 1969-05-12 1971-11-09 Mallory & Co Inc P R Ceramic chip electrical components
US3723176A (en) * 1969-06-19 1973-03-27 American Lava Corp Alumina palladium composite
US3791938A (en) * 1971-11-22 1974-02-12 R Healy Method and apparatus for fabricating selectively plated electrical contacts

Also Published As

Publication number Publication date
GB1482012A (en) 1977-08-03
DE2447284A1 (de) 1975-04-17
US3926746A (en) 1975-12-16
DE2447284C2 (ja) 1989-03-23
JPS5062773A (ja) 1975-05-28

Similar Documents

Publication Publication Date Title
JPS6052588B2 (ja) セラミツク基板の均一金メツキ処理法
JP2007095927A (ja) 配線基板およびその製造方法
JP4676964B2 (ja) 多数個取り基板
JP3793547B2 (ja) 積層セラミック回路基板の製造方法
JP2008153441A (ja) 配線基板およびその製造方法
JP4486583B2 (ja) 発光素子実装用配線基板
JP4564820B2 (ja) 多数個取り配線基板およびその製造方法
US6221193B1 (en) Defect reduction method for screened greensheets and article produced therefrom
JP4436336B2 (ja) 多数個取り配線基板およびその製造方法
JP2006147901A (ja) 積層電子部品、その製造方法およびその特性測定方法
JP6118170B2 (ja) 多層セラミック基板およびその製造方法
JP4898937B2 (ja) 多数個取り配線基板およびその製造方法
JP2012089818A (ja) 積層型セラミック電子部品の製造方法
JP2001044599A (ja) 多数個取りセラミック配線基板の製造方法
JPH0951053A (ja) チップキャリアとその製造方法および素子のマウント方法
JPH1126913A (ja) 配線基板の製造方法
JPH10112417A (ja) 積層セラミック電子部品及びその製造方法
JP2019009243A (ja) 配線基板およびその製造方法
JP2019047005A (ja) 多数個取りセラミック基板およびその製造方法
JP7122939B2 (ja) 配線基板およびその製造方法
JPH0738217A (ja) セラミック基板
JP6936774B2 (ja) 配線基板およびその製造方法
CA1038501A (en) Electrical interconnection for metallized ceramic arrays
JP2008072151A (ja) 回路基板
JPH0785496B2 (ja) セラミツク配線基板の製造法