JPH0951053A - チップキャリアとその製造方法および素子のマウント方法 - Google Patents
チップキャリアとその製造方法および素子のマウント方法Info
- Publication number
- JPH0951053A JPH0951053A JP7204144A JP20414495A JPH0951053A JP H0951053 A JPH0951053 A JP H0951053A JP 7204144 A JP7204144 A JP 7204144A JP 20414495 A JP20414495 A JP 20414495A JP H0951053 A JPH0951053 A JP H0951053A
- Authority
- JP
- Japan
- Prior art keywords
- holes
- chip carrier
- substrate
- forming
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Abstract
(57)【要約】
【課題】 側面にも電極が形成され、かつ微小な素子を
搭載するチップキャリアを効率よく製造できる構成およ
びその製造方法を提供し、またこのチップキャリアに効
率的に素子をマウントする方法を提供する。 【解決手段】 基板上に直線状に形成された複数組の電
極層５、６と、前記基板に直線状に形成された複数個の
スルーホール３、４を備え、前記スルーホール内側面に
は導体層が形成され、前記複数個のスルーホールは前記
複数組の電極層と接して配置され、前記電極層と導体層
とは接続している構成と、この構成から１素子に相当す
る部分に切断した構成である。製造方法は、基板にスル
ーホールを形成、その内部への導体層の形成、素子搭載
電極の形成の各工程を備えている。素子のマウントはこ
れら工程の後続けて行い、その後１素子に対応する部分
に切断する。
搭載するチップキャリアを効率よく製造できる構成およ
びその製造方法を提供し、またこのチップキャリアに効
率的に素子をマウントする方法を提供する。 【解決手段】 基板上に直線状に形成された複数組の電
極層５、６と、前記基板に直線状に形成された複数個の
スルーホール３、４を備え、前記スルーホール内側面に
は導体層が形成され、前記複数個のスルーホールは前記
複数組の電極層と接して配置され、前記電極層と導体層
とは接続している構成と、この構成から１素子に相当す
る部分に切断した構成である。製造方法は、基板にスル
ーホールを形成、その内部への導体層の形成、素子搭載
電極の形成の各工程を備えている。素子のマウントはこ
れら工程の後続けて行い、その後１素子に対応する部分
に切断する。
Description
【発明の属する技術分野】本発明は、素子をマウントす
るチップキャリアに関し、特に素子搭載面でない側面部
に電極が形成されたチップキャリアとその製造方法、お
よびそのチップキャリア上に素子をマウントする方法に
関する。
るチップキャリアに関し、特に素子搭載面でない側面部
に電極が形成されたチップキャリアとその製造方法、お
よびそのチップキャリア上に素子をマウントする方法に
関する。
【０００１】
【従来の技術】従来、電子素子をマウントするチップキ
ャリアには、素子搭載面に電極を形成するだけでなく、
チップキャリアの側面部にも前記電極を延長させて形成
するものがある。特に半導体レーザ素子、ＰＩＮフォト
ダイオードなどの光電子素子を搭載するチップキャリア
では、特開平１ー３０２２１４号公報に見られるように
ＰＩＮフォトダイオードを搭載する面の他に、チップキ
ャリアの側面部にまでメタライズド部が延びている。
ャリアには、素子搭載面に電極を形成するだけでなく、
チップキャリアの側面部にも前記電極を延長させて形成
するものがある。特に半導体レーザ素子、ＰＩＮフォト
ダイオードなどの光電子素子を搭載するチップキャリア
では、特開平１ー３０２２１４号公報に見られるように
ＰＩＮフォトダイオードを搭載する面の他に、チップキ
ャリアの側面部にまでメタライズド部が延びている。
【０００２】上述の構成のチップキャリアを製造する場
合、従来はセラミック等の基板を１素子に対応する部分
に切断し、この後１素子に相当する基板ごとにメタライ
ズし素子のマウントを行っている。
合、従来はセラミック等の基板を１素子に対応する部分
に切断し、この後１素子に相当する基板ごとにメタライ
ズし素子のマウントを行っている。
【０００３】
【発明が解決しようとする課題】前述のチップキャリア
の製造方法において、光電子素子を搭載するチップキャ
リアの場合、切断される基板部分は１辺が数ミリ以下で
あるため、取扱いが容易ではない。すなわち、メタライ
ズを行うための治具への取付、取り外し、また素子搭載
面と側面へ電極パターンを形成する場合の位置合わせ、
素子搭載面への素子のマウントなどの作業が困難であ
り、生産性が非常に悪かった。
の製造方法において、光電子素子を搭載するチップキャ
リアの場合、切断される基板部分は１辺が数ミリ以下で
あるため、取扱いが容易ではない。すなわち、メタライ
ズを行うための治具への取付、取り外し、また素子搭載
面と側面へ電極パターンを形成する場合の位置合わせ、
素子搭載面への素子のマウントなどの作業が困難であ
り、生産性が非常に悪かった。
【０００４】本発明の目的は、上述の課題を解決し、側
面にも電極層が形成されており微小な光電子素子を効率
よくマウントできるチップキャリアの構成、その製造方
法および素子マウント方法を提供することにある。
面にも電極層が形成されており微小な光電子素子を効率
よくマウントできるチップキャリアの構成、その製造方
法および素子マウント方法を提供することにある。
【０００５】
【課題を解決するための手段】まず、チップキャリアの
発明は、基板と、前記基板上に直線状に形成された複数
組の電極層と、前記基板に直線状に形成された複数個の
スルーホールを備え、前記スルーホール内側面には導体
層が形成され、前記複数個のスルーホールは前記複数組
の電極層と接して配置されており、前記電極層と導体層
とは接続しているチップキャリアである。
発明は、基板と、前記基板上に直線状に形成された複数
組の電極層と、前記基板に直線状に形成された複数個の
スルーホールを備え、前記スルーホール内側面には導体
層が形成され、前記複数個のスルーホールは前記複数組
の電極層と接して配置されており、前記電極層と導体層
とは接続しているチップキャリアである。
【０００６】また、他のチップキャリアの発明は、前記
チップキャリアをこれに直線状に形成された複数個のス
ルーホールを結ぶ線と他の所定の線に沿って切断して製
造されるチップキャリアである。
チップキャリアをこれに直線状に形成された複数個のス
ルーホールを結ぶ線と他の所定の線に沿って切断して製
造されるチップキャリアである。
【０００７】チップキャリアの製造方法の発明は、複数
のスルーホールが直線状に形成された基板を作製する工
程と、前記複数のスルーホールの内側面に導体層を形成
する工程と、この後前記スルーホールに接するように基
板上に複数組の電極パターンを形成する工程とを備えた
チップキャリアの製造方法である。また他の製造方法の
発明は、基板上に複数組の電極パターンを直線状に形成
する工程と、この後基板に前記電極パターンと接するよ
うに複数のスルーホールを形成する工程と、前記複数の
スルーホールの内側面に導体層を形成する工程とを備え
たチップキャリアの製造方法である。
のスルーホールが直線状に形成された基板を作製する工
程と、前記複数のスルーホールの内側面に導体層を形成
する工程と、この後前記スルーホールに接するように基
板上に複数組の電極パターンを形成する工程とを備えた
チップキャリアの製造方法である。また他の製造方法の
発明は、基板上に複数組の電極パターンを直線状に形成
する工程と、この後基板に前記電極パターンと接するよ
うに複数のスルーホールを形成する工程と、前記複数の
スルーホールの内側面に導体層を形成する工程とを備え
たチップキャリアの製造方法である。
【０００８】さらに別のチップキャリアの製造方法の発
明は、前記チップキャリアの製造方法に記載の工程の
後、さらに前記チップキャリアの複数個のスルーホール
を結ぶ線と他の所定の線に沿って前記基板を切断する工
程を備えたチップキャリアの製造方法である。
明は、前記チップキャリアの製造方法に記載の工程の
後、さらに前記チップキャリアの複数個のスルーホール
を結ぶ線と他の所定の線に沿って前記基板を切断する工
程を備えたチップキャリアの製造方法である。
【０００９】素子のマウント方法の発明は、複数のスル
ーホールが直線状に形成された基板を作製する工程と、
前記複数のスルーホールの内側面に導体層を形成する工
程とこの後前記スルーホールに接するように基板上に複
数組の電極パターンを形成する工程と、前記各電極パタ
ーン上に素子をマウントする工程と、この後前記基板に
形成された複数個のスルーホールを結ぶ線と他の所定の
線に沿って当該基板を切断する工程を備えた素子のマウ
ント方法である。
ーホールが直線状に形成された基板を作製する工程と、
前記複数のスルーホールの内側面に導体層を形成する工
程とこの後前記スルーホールに接するように基板上に複
数組の電極パターンを形成する工程と、前記各電極パタ
ーン上に素子をマウントする工程と、この後前記基板に
形成された複数個のスルーホールを結ぶ線と他の所定の
線に沿って当該基板を切断する工程を備えた素子のマウ
ント方法である。
【００１０】他の素子のマウント方法の発明は、基板上
に複数組の電極パターンを直線状に形成する工程と、こ
の後基板に前記電極パターンと接するように複数のスル
ーホールを形成する工程と、前記複数のスルーホールの
内側面に導体層を形成する工程と、前記各電極パターン
上に素子をマウントする工程と、この後前記基板に形成
された複数個のスルーホールを結ぶ線と他の所定の線に
沿って当該基板を切断する工程を備えたことを特徴とす
る素子のマウント方法である。
に複数組の電極パターンを直線状に形成する工程と、こ
の後基板に前記電極パターンと接するように複数のスル
ーホールを形成する工程と、前記複数のスルーホールの
内側面に導体層を形成する工程と、前記各電極パターン
上に素子をマウントする工程と、この後前記基板に形成
された複数個のスルーホールを結ぶ線と他の所定の線に
沿って当該基板を切断する工程を備えたことを特徴とす
る素子のマウント方法である。
【００１１】
【発明の実施の形態】本発明の実施例について、以下に
説明する。図１は本発明のチップキャリアの一例を示す
平面図である。このチップキャリア１は、厚さが約０．
５から１ミリで、１辺の長さが約１００ミリのセラミッ
ク基板（アルミナなど）から作製される。基板は他の絶
縁材料（有機樹脂、プリント基板など）が可能である。
この基板は、直線状に形成された複数のスルーホール
３、４を有し、各スルーホールの内側面には金、または
銀パラジウムなどにより導体層が形成されている。スル
ーホール３を含む直線状のスルーホール列に対応して、
各スルーホールに接するように金などにより電極層５、
６が形成されている。電極層５、６とスルーホール内の
導体層とは、スルーホール開口部のエッジ部を介して接
続している。ただし電極層５、６はそれぞれ別のスルー
ホールの導体層に接続している。スルーホール４を含む
スルーホール列にも内側面に導体層が形成されるが前記
電極５、６は接続していない。スルーホール４を含むス
ルーホール列は必ずしも設ける必要はない。図１の例で
はフォトダイオードを想定しており、電極５は素子搭載
用電極また電極６は素子配線用電極に使用される。電極
の数、形状は搭載する素子によって適切な形態とするこ
とができる。
説明する。図１は本発明のチップキャリアの一例を示す
平面図である。このチップキャリア１は、厚さが約０．
５から１ミリで、１辺の長さが約１００ミリのセラミッ
ク基板（アルミナなど）から作製される。基板は他の絶
縁材料（有機樹脂、プリント基板など）が可能である。
この基板は、直線状に形成された複数のスルーホール
３、４を有し、各スルーホールの内側面には金、または
銀パラジウムなどにより導体層が形成されている。スル
ーホール３を含む直線状のスルーホール列に対応して、
各スルーホールに接するように金などにより電極層５、
６が形成されている。電極層５、６とスルーホール内の
導体層とは、スルーホール開口部のエッジ部を介して接
続している。ただし電極層５、６はそれぞれ別のスルー
ホールの導体層に接続している。スルーホール４を含む
スルーホール列にも内側面に導体層が形成されるが前記
電極５、６は接続していない。スルーホール４を含むス
ルーホール列は必ずしも設ける必要はない。図１の例で
はフォトダイオードを想定しており、電極５は素子搭載
用電極また電極６は素子配線用電極に使用される。電極
の数、形状は搭載する素子によって適切な形態とするこ
とができる。
【００１２】図２は図１のチップキャリアを切断線２に
沿って切断した、１素子をマウントするチップキャリア
７を示している。図２（Ａ）はチップキャリア７の上面
図であり図２（Ｂ）、（Ｃ）、（Ｄ）はそれぞれチップ
キャリア７の側面図である。このチップキャリア７はフ
ォトダイオードを搭載する場合、１辺が１から２ミ程度
の大きさである。素子搭載面には電極５、６が配置され
ている。前記側面図中の斜線で表した部分は図１のスル
ーホール３、４の内側面に形成した導体層である。図２
（Ｂ）の左右の導体層はそれぞれ異なるスルーホールに
形成された導体層でありチップキャリア７の側面に互い
に離れて形成されている。これら導体層はそれぞれ別個
に電極５、６に接続している。図２（Ｃ）に斜線で示さ
れる導体層は図１のスルーホール４を含むスルーホール
列に形成された導体層である。ただしこのスルーホール
４を含むスルーホール列を形成しない場合は図２（Ｃ）
に表示される部分には導体層が形成されない。
沿って切断した、１素子をマウントするチップキャリア
７を示している。図２（Ａ）はチップキャリア７の上面
図であり図２（Ｂ）、（Ｃ）、（Ｄ）はそれぞれチップ
キャリア７の側面図である。このチップキャリア７はフ
ォトダイオードを搭載する場合、１辺が１から２ミ程度
の大きさである。素子搭載面には電極５、６が配置され
ている。前記側面図中の斜線で表した部分は図１のスル
ーホール３、４の内側面に形成した導体層である。図２
（Ｂ）の左右の導体層はそれぞれ異なるスルーホールに
形成された導体層でありチップキャリア７の側面に互い
に離れて形成されている。これら導体層はそれぞれ別個
に電極５、６に接続している。図２（Ｃ）に斜線で示さ
れる導体層は図１のスルーホール４を含むスルーホール
列に形成された導体層である。ただしこのスルーホール
４を含むスルーホール列を形成しない場合は図２（Ｃ）
に表示される部分には導体層が形成されない。
【００１３】図１のチップキャリア１は、例えばフォト
ダイオードならば数百から数千の素子が搭載可能なもの
であるが、最終的には切断線２の位置で切り離され、図
２に示されるような形状の１素子に対応したチップキャ
リア７の大きさになる。しかし切断前にマウンターによ
って素子を電極５上にマウントし、この後切断すれば微
小な切断片を取り扱うことに起因する生産性の低下を避
けることができる。一方図１のチップキャリア１を素子
マウント前に切断したとしても、この１素子に対応する
チップキャリア７の側面部にはすでにスルーホール内側
面に形成した導電層が存在するため、前記側面部への電
極形成の工程は省略でき、同様に生産性の低下が避けら
れる。また、前記スルーホール４を含むスルーホール列
を形成する場合、その内側面にも導体層が形成される。
例えばフォトダイオード８がマウントされたチップキャ
リア７を図３のような態様で他の基板にマウントすると
きには、この導体層は底面部に位置するので、ろう付け
によりマウントする場合に必要である。スルーホール４
を設けない場合はチップキャリア７は接着剤にて基板に
固定する。
ダイオードならば数百から数千の素子が搭載可能なもの
であるが、最終的には切断線２の位置で切り離され、図
２に示されるような形状の１素子に対応したチップキャ
リア７の大きさになる。しかし切断前にマウンターによ
って素子を電極５上にマウントし、この後切断すれば微
小な切断片を取り扱うことに起因する生産性の低下を避
けることができる。一方図１のチップキャリア１を素子
マウント前に切断したとしても、この１素子に対応する
チップキャリア７の側面部にはすでにスルーホール内側
面に形成した導電層が存在するため、前記側面部への電
極形成の工程は省略でき、同様に生産性の低下が避けら
れる。また、前記スルーホール４を含むスルーホール列
を形成する場合、その内側面にも導体層が形成される。
例えばフォトダイオード８がマウントされたチップキャ
リア７を図３のような態様で他の基板にマウントすると
きには、この導体層は底面部に位置するので、ろう付け
によりマウントする場合に必要である。スルーホール４
を設けない場合はチップキャリア７は接着剤にて基板に
固定する。
【００１４】チップキャリアの製造方法について次に説
明する。まずスルーホールが形成された基板を作製す
る。アルミナ等の粉末と有機バインダーを含むグリーン
シートにスルーホールに相当する孔を形成し、このグリ
ーンシートを複数積層、圧着して、焼成することによ
り、スルーホールを備えたセラミック基板を作製した。
焼成後のセラミック基板に公知の方法でスルーホールを
形成することもできる。次に、スルーホール内側面に金
メッキ層を形成した。金以外にも銀パラジウムなど公知
の材料が可能である。メッキは電解メッキ、無電界メッ
キ、その他方法が可能である。次に素子搭載面に電極パ
ターンを形成した。スルーホールの形成された基板上に
金ペーストを所定のパターンに印刷後、焼成する方法に
より行った。全面にメッキ等によりメタライズした後エ
ッチングにより形成する方法など公知の方法も使用でき
る。電極は銀パラジウムなどの前記と同様な材料が使用
可能である。前記導体層と電極パターンの材料は同一の
材料が好ましいが、マイグレーションその他の問題が発
生しなければ互いに異なる材料も使用できる。他の製造
方法として、まず基板に素子搭載用電極パターンを形成
し、その後スルーホールの形成とその内側面への導体層
の形成を行ってもよい。
明する。まずスルーホールが形成された基板を作製す
る。アルミナ等の粉末と有機バインダーを含むグリーン
シートにスルーホールに相当する孔を形成し、このグリ
ーンシートを複数積層、圧着して、焼成することによ
り、スルーホールを備えたセラミック基板を作製した。
焼成後のセラミック基板に公知の方法でスルーホールを
形成することもできる。次に、スルーホール内側面に金
メッキ層を形成した。金以外にも銀パラジウムなど公知
の材料が可能である。メッキは電解メッキ、無電界メッ
キ、その他方法が可能である。次に素子搭載面に電極パ
ターンを形成した。スルーホールの形成された基板上に
金ペーストを所定のパターンに印刷後、焼成する方法に
より行った。全面にメッキ等によりメタライズした後エ
ッチングにより形成する方法など公知の方法も使用でき
る。電極は銀パラジウムなどの前記と同様な材料が使用
可能である。前記導体層と電極パターンの材料は同一の
材料が好ましいが、マイグレーションその他の問題が発
生しなければ互いに異なる材料も使用できる。他の製造
方法として、まず基板に素子搭載用電極パターンを形成
し、その後スルーホールの形成とその内側面への導体層
の形成を行ってもよい。
【００１５】前記方法により製造した基板は、フォトダ
イオードをマウントする前に切断線２に沿って切断し
て、１素子搭載用のチップキャリアとすることができ
る。またマウント後に切断することもでき、またマウン
ト後図３のように隣接する配線用電極との間にワイヤボ
ンデングを行ってから切断することもできる。素子のマ
ウントは通常のろう付け法を用いた。セラミック基板の
切断は公知のダイシングマシンによった。これらの方法
により効率的にフォトダイオードなどの素子をマウント
することができる。
イオードをマウントする前に切断線２に沿って切断し
て、１素子搭載用のチップキャリアとすることができ
る。またマウント後に切断することもでき、またマウン
ト後図３のように隣接する配線用電極との間にワイヤボ
ンデングを行ってから切断することもできる。素子のマ
ウントは通常のろう付け法を用いた。セラミック基板の
切断は公知のダイシングマシンによった。これらの方法
により効率的にフォトダイオードなどの素子をマウント
することができる。
【００１６】
【発明の効果】以上のように、本発明のチップキャリア
およびその製造方法によれば、スルーホールを直線状に
配置しその内側面に導体層を形成した基板に素子搭載用
電極が形成された構成とすることにより、側面にも電極
層が形成されたチップキャリアを容易に作製できる。ま
た、本発明の素子のマウント方法では前記チップキャリ
アを切断する前にマウント用の電極に素子をマウントし
ておくことにより、微小な素子のチップキャリアへのマ
ウントを効率的に行うことができる。
およびその製造方法によれば、スルーホールを直線状に
配置しその内側面に導体層を形成した基板に素子搭載用
電極が形成された構成とすることにより、側面にも電極
層が形成されたチップキャリアを容易に作製できる。ま
た、本発明の素子のマウント方法では前記チップキャリ
アを切断する前にマウント用の電極に素子をマウントし
ておくことにより、微小な素子のチップキャリアへのマ
ウントを効率的に行うことができる。
【図１】本発明の一実施例におけるチップキャリアの平
面図を表した図である。
面図を表した図である。
【図２】本発明の一実施例における１素子に対応するチ
ップキャリアを表す図である。ここで、（Ａ）は平面
図、（Ｂ）、（Ｃ）、（Ｄ）は側面図である。
ップキャリアを表す図である。ここで、（Ａ）は平面
図、（Ｂ）、（Ｃ）、（Ｄ）は側面図である。
【図３】本発明の一実施例においてフォトダイオードが
マウントされたチップキャリアが実装された状態を示す
斜視図である。
マウントされたチップキャリアが実装された状態を示す
斜視図である。
１ チップキャリア ２ 切断線 ３、４ スルーホール ５、６ 電極 ７ １素子に対応するチップキャリア ８ フォトダイオード
Claims (11)
- 【請求項１】基板と、前記基板上に直線状に形成された
複数組の電極層と、前記基板に直線状に形成された複数
個のスルーホールを備え、前記スルーホール内側面には
導体層が形成され、前記複数個のスルーホールは前記複
数組の電極層と接して配置されており、前記電極層と導
体層とは接続していることを特徴とするチップキャリ
ア。 - 【請求項２】基板上に直線状に形成された複数個のスル
ーホールのうち一部のスルーホールのみが前記複数組の
電極層と接して配置されており、この電極層と当該スル
ーホールの内側面の導体層とが接続している請求項１に
記載のチップキャリア。 - 【請求項３】１組の電極層は２つの電極から構成され、
各電極はそれぞれ異なるスルーホールと接し、そのスル
ーホール内側面の導体層と接続するように配置されてい
る請求項１または２に記載のチップキャリア。 - 【請求項４】請求項１、２、または３に記載のチップキ
ャリアを、このチップキャリアに直線状に形成された複
数個のスルーホールを結ぶ線と他の所定の線に沿って切
断して製造されるチップキャリア。 - 【請求項５】請求項４に記載のチップキャリアであっ
て、素子搭載面の１組の電極層は２つの電極から構成さ
れ、これら各電極は当該チップキャリアの側面に形成さ
れた２つの電極とそれぞれ別個に接続しているチップキ
ャリア。 - 【請求項６】チップキャリアの側面には素子搭載面の電
極層とは接続しない導体層を備えている請求項４または
５に記載のチップキャリア。 - 【請求項７】複数のスルーホールが直線状に形成された
基板を作製する工程と、前記複数のスルーホールの内側
面に導体層を形成する工程と、この後前記スルーホール
に接するように基板上に複数組の電極パターンを形成す
る工程とを備えたことを特徴とするチップキャリアの製
造方法。 - 【請求項８】基板上に複数組の電極パターンを直線状に
形成する工程と、この後基板に前記電極パターンと接す
るように複数のスルーホールを形成する工程と、前記複
数のスルーホールの内側面に導体層を形成する工程とを
備えたことを特徴とするチップキャリアの製造方法。 - 【請求項９】請求項７または８記載の工程の後に、さら
に前記直線状に形成された複数個のスルーホールを結ぶ
線と他の所定の線に沿って前記基板を切断する工程を備
えたことを特徴とするチップキャリアの製造方法。 - 【請求項１０】複数のスルーホールが直線状に形成され
た基板を作製する工程と、前記複数のスルーホールの内
側面に導体層を形成する工程と、この後前記スルーホー
ルに接するように基板上に複数組の電極パターンを形成
する工程と、前記各電極パターン上に素子をマウントす
る工程と、この後前記基板に直線状に形成された複数個
のスルーホールを結ぶ線と他の所定の線に沿って当該基
板を切断する工程を備えたことを特徴とする素子のマウ
ント方法。 - 【請求項１１】基板上に複数組の電極パターンを直線状
に形成する工程と、この後基板に前記電極パターンと接
するように複数のスルーホールを形成する工程と、前記
複数のスルーホールの内側面に導体層を形成する工程
と、前記各電極パターン上に素子をマウントする工程
と、この後前記基板に直線状に形成された複数個のスル
ーホールを結ぶ線と他の所定の線に沿って当該基板を切
断する工程を備えたことを特徴とする素子のマウント方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7204144A JP2737712B2 (ja) | 1995-08-10 | 1995-08-10 | チップキャリアとその製造方法および素子のマウント方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7204144A JP2737712B2 (ja) | 1995-08-10 | 1995-08-10 | チップキャリアとその製造方法および素子のマウント方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0951053A true JPH0951053A (ja) | 1997-02-18 |
| JP2737712B2 JP2737712B2 (ja) | 1998-04-08 |
Family
ID=16485572
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7204144A Expired - Fee Related JP2737712B2 (ja) | 1995-08-10 | 1995-08-10 | チップキャリアとその製造方法および素子のマウント方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2737712B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003197929A (ja) * | 2001-12-27 | 2003-07-11 | Mitsubishi Electric Corp | 受光素子キャリアおよび光受信装置 |
| CN100341242C (zh) * | 1999-04-02 | 2007-10-03 | 株式会社村田制作所 | 母片、基片元件及其制造方法 |
| WO2010140604A1 (ja) * | 2009-06-05 | 2010-12-09 | 先端フォトニクス株式会社 | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 |
| US9263411B2 (en) | 2012-07-13 | 2016-02-16 | Advanced Photonics, Inc. | Submount, encapsulated semiconductor element, and methods of manufacturing the same |
| JP2017059732A (ja) * | 2015-09-18 | 2017-03-23 | シチズンファインデバイス株式会社 | サブマウントの製造方法 |
| JP2017069384A (ja) * | 2015-09-30 | 2017-04-06 | シチズンファインデバイス株式会社 | サブマウントの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60141134U (ja) * | 1984-02-28 | 1985-09-18 | ソニー株式会社 | 半導体チツプキヤリア |
-
1995
- 1995-08-10 JP JP7204144A patent/JP2737712B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60141134U (ja) * | 1984-02-28 | 1985-09-18 | ソニー株式会社 | 半導体チツプキヤリア |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100341242C (zh) * | 1999-04-02 | 2007-10-03 | 株式会社村田制作所 | 母片、基片元件及其制造方法 |
| JP2003197929A (ja) * | 2001-12-27 | 2003-07-11 | Mitsubishi Electric Corp | 受光素子キャリアおよび光受信装置 |
| WO2010140604A1 (ja) * | 2009-06-05 | 2010-12-09 | 先端フォトニクス株式会社 | サブマウント、これを備えた光モジュール、及びサブマウントの製造方法 |
| US9240527B2 (en) | 2009-06-05 | 2016-01-19 | Advanced Photonics, Inc. | Submount, optical module provided with submount, and submount manufacturing method |
| US9263411B2 (en) | 2012-07-13 | 2016-02-16 | Advanced Photonics, Inc. | Submount, encapsulated semiconductor element, and methods of manufacturing the same |
| JP2017059732A (ja) * | 2015-09-18 | 2017-03-23 | シチズンファインデバイス株式会社 | サブマウントの製造方法 |
| JP2017069384A (ja) * | 2015-09-30 | 2017-04-06 | シチズンファインデバイス株式会社 | サブマウントの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2737712B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910002035B1 (ko) | 반도체 장치와 그 제조 방법 | |
| US5069626A (en) | Plated plastic castellated interconnect for electrical components | |
| US4700276A (en) | Ultra high density pad array chip carrier | |
| US4525597A (en) | Ceramic leadless packages and a process for manufacturing the same | |
| JP2003309292A (ja) | 表面実装型発光ダイオードのメタルコア基板及びその製造方法 | |
| JP2002110717A (ja) | 回路装置の製造方法 | |
| JPH01235170A (ja) | マイクロ入出力ピンおよびその製造方法 | |
| KR100411862B1 (ko) | 배선기판 및 반도체장치 | |
| JP2737712B2 (ja) | チップキャリアとその製造方法および素子のマウント方法 | |
| JPH0936432A (ja) | 横発光型ｌｅｄおよびその製造方法 | |
| WO1989000346A1 (en) | Plated plastic castellated interconnect for electrical components | |
| KR100346899B1 (ko) | 반도체장치 및 그 제조방법 | |
| JP5738109B2 (ja) | 多数個取り配線基板 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| JP2002158306A (ja) | 多数個取り配線基板 | |
| JPH11340609A (ja) | プリント配線板、および単位配線板の製造方法 | |
| JP3472492B2 (ja) | 多数個取り配線基板 | |
| JP2004311916A (ja) | 発光素子収納用パッケージおよび発光装置 | |
| JPH10242335A (ja) | 半導体装置 | |
| JP2008135524A (ja) | 多数個取り配線基板 | |
| JP2004172422A (ja) | 立体構造基板及びその製造方法 | |
| KR100715457B1 (ko) | 발광 다이오드 실장용 인쇄회로기판 제조방법 및 발광다이오드 패키지 | |
| JP2003017816A (ja) | 多数個取り配線基板 | |
| JP4272506B2 (ja) | 多数個取り配線基板 | |
| KR100192845B1 (ko) | 기판상에 전극 패턴을 형성하는 방법과 그를 이용한 모듈 패키지 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19971209 |
|
| LAPS | Cancellation because of no payment of annual fees |