JPH05327157A - セラミック基板 - Google Patents
セラミック基板Info
- Publication number
- JPH05327157A JPH05327157A JP15871092A JP15871092A JPH05327157A JP H05327157 A JPH05327157 A JP H05327157A JP 15871092 A JP15871092 A JP 15871092A JP 15871092 A JP15871092 A JP 15871092A JP H05327157 A JPH05327157 A JP H05327157A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- substrate
- ceramic
- copper oxide
- holes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
- H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
- H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【目的】 セラミック多層配線基板の製造プロセスの過
程で端面電極を同時に形成した実装不良が発生し難い接
続の信頼性の高いセラミック基板を提供することを目的
とするものである。 【構成】 端面に前の工程で設けたスルーホール２，
２，２を２分割した半円形の端面電極６，６，６が多数
並んで露出させてセラミック基板５と一体に設けられて
おり、また、該端面電極６，６，６に上下端部にはセラ
ミック基板５の表面および裏面にそれぞれ連なって延出
した延出電極部７，７が一体的に形成されている。８
は、上記端面電極６、６を接続する表面配線であり、延
出電極部７，７を介して端面電極６，６を接続してい
る。
程で端面電極を同時に形成した実装不良が発生し難い接
続の信頼性の高いセラミック基板を提供することを目的
とするものである。 【構成】 端面に前の工程で設けたスルーホール２，
２，２を２分割した半円形の端面電極６，６，６が多数
並んで露出させてセラミック基板５と一体に設けられて
おり、また、該端面電極６，６，６に上下端部にはセラ
ミック基板５の表面および裏面にそれぞれ連なって延出
した延出電極部７，７が一体的に形成されている。８
は、上記端面電極６、６を接続する表面配線であり、延
出電極部７，７を介して端面電極６，６を接続してい
る。
Description
【０００１】
【産業上の利用分野】本発明は、低温焼成などで形成し
たセラミック多層配線基板に関するものであり、特に他
の配線基板と精度良く接続させることができる接続電極
を備えたセラミック基板に関するものである。
たセラミック多層配線基板に関するものであり、特に他
の配線基板と精度良く接続させることができる接続電極
を備えたセラミック基板に関するものである。
【０００２】
【従来の技術】近年、パーソナル・コンピュータを始め
とした電子機器の小型化に伴い、多層配線を行った基板
を数多く装着させた高密度実装の基板の要求が高まって
おり、各基板の接続性にも同時に高い信頼性が要求され
ている。このような状況のなかでセラミック基板の多層
配線を利用した高密度配線が増加しているが、他のガラ
スエポキシ樹脂基板との接続や、セラミック多層配線基
板同士の電極の接続も同様に高密度化しており、従来の
電極接続技術では対応が困難になってきており、接続の
高密度化，高信頼性に応えるセラミック基板の接続技術
の開発の必要が生じてきた。
とした電子機器の小型化に伴い、多層配線を行った基板
を数多く装着させた高密度実装の基板の要求が高まって
おり、各基板の接続性にも同時に高い信頼性が要求され
ている。このような状況のなかでセラミック基板の多層
配線を利用した高密度配線が増加しているが、他のガラ
スエポキシ樹脂基板との接続や、セラミック多層配線基
板同士の電極の接続も同様に高密度化しており、従来の
電極接続技術では対応が困難になってきており、接続の
高密度化，高信頼性に応えるセラミック基板の接続技術
の開発の必要が生じてきた。
【０００３】すなわち、セラミック多層配線基板は、モ
ジュール化した後に、他の配線基板上に実装されるが、
実装方法としてはコネクター，ピンまたは、これに変わ
る代替品によって接続されている。上記コネクターやピ
ンに変わる代替品を使用する場合には、該代替品とセラ
ミック多層配線基板との接続信頼性、および代替品と他
の配線基板との接続信頼性が問題となってくる。
ジュール化した後に、他の配線基板上に実装されるが、
実装方法としてはコネクター，ピンまたは、これに変わ
る代替品によって接続されている。上記コネクターやピ
ンに変わる代替品を使用する場合には、該代替品とセラ
ミック多層配線基板との接続信頼性、および代替品と他
の配線基板との接続信頼性が問題となってくる。
【０００４】
【発明が解決しようとする課題】したがって、代替品に
よって接続すると２重に接続不安が生じる為に、従来は
図４に示すように、セラミック多層配線基板９の端面に
フレーム等を用いて接続端子１０，１０をクリーム半田
の半田付けにより接続していた。
よって接続すると２重に接続不安が生じる為に、従来は
図４に示すように、セラミック多層配線基板９の端面に
フレーム等を用いて接続端子１０，１０をクリーム半田
の半田付けにより接続していた。
【０００５】しかしながら、この方法では、フレームの
材料費が高価であるとともに、各端子１０，１０をそれ
ぞれ半田付せねばならないことから、半田付けの工数が
アップして作業効率が悪く、また全ての半田が旨く端子
１０に付かない場合があり、半田付け不良による不良品
を発生し易いという問題があった。
材料費が高価であるとともに、各端子１０，１０をそれ
ぞれ半田付せねばならないことから、半田付けの工数が
アップして作業効率が悪く、また全ての半田が旨く端子
１０に付かない場合があり、半田付け不良による不良品
を発生し易いという問題があった。
【０００６】さらに、セラミック基板の表面で他の基板
と接続させる場合には、端子１０をセラミック基板の表
裏面から突出させた状態で接続せねばならないため、端
子１０の配設作業が極めて面倒であった。
と接続させる場合には、端子１０をセラミック基板の表
裏面から突出させた状態で接続せねばならないため、端
子１０の配設作業が極めて面倒であった。
【０００７】本発明は上記課題を解決するもので、セラ
ミック多層配線基板を他の配線基板に接続するのに、該
セラミック多層配線基板に端面に接続用の端面電極を一
体に形成して接続不良を低減させるとともに、端面電極
を半田付けしたり、他の代替品を接続するような後付け
の手段によらずに、セラミック多層配線基板の製造プロ
セスの過程で端面電極を同時に形成することで、実装不
良が発生し難い接続の信頼性の高いセラミック基板を提
供することを目的とするものである。
ミック多層配線基板を他の配線基板に接続するのに、該
セラミック多層配線基板に端面に接続用の端面電極を一
体に形成して接続不良を低減させるとともに、端面電極
を半田付けしたり、他の代替品を接続するような後付け
の手段によらずに、セラミック多層配線基板の製造プロ
セスの過程で端面電極を同時に形成することで、実装不
良が発生し難い接続の信頼性の高いセラミック基板を提
供することを目的とするものである。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、請求項１の発明は、セラミック基板の端面に、端面
電極が設けられたセラミック基板であって、該端面電極
がセラミック元基板の焼成時に元基板に一体的に焼結さ
せて設けられていることを特徴とするセラミック基板で
ある。
に、請求項１の発明は、セラミック基板の端面に、端面
電極が設けられたセラミック基板であって、該端面電極
がセラミック元基板の焼成時に元基板に一体的に焼結さ
せて設けられていることを特徴とするセラミック基板で
ある。
【０００９】また、請求項２の発明は、上記端面電極が
セラミック多層配線基板の製造工程において、スルーホ
ール形成と同時に焼結して形成されているとを特徴とす
るものである。
セラミック多層配線基板の製造工程において、スルーホ
ール形成と同時に焼結して形成されているとを特徴とす
るものである。
【００１０】
【作用】しがって、本発明のセラミック基板は、端面電
極がセラミック元基板の焼成時に元基板に一体的に焼結
させて設けられているので、端子を別の工程で半田付け
するような面倒な作業が不要であり、しかも接続用の端
面電極がセラミック基板の厚さおよび配線方法に関係な
く元基板の実装時に結合されて一体的に形成されている
ので、セラミック基板の厚さおよび配線方法に関係なく
元基板の実装時に結合された端面電極を一体的に形成で
きるものである。また、端面電極がセラミック基板の元
基板の焼成と同時に形成されるため、セラミック多層配
線基板の実装と端面電極の形成を同時にして、確実に接
続された端面電極が形成されるものである。
極がセラミック元基板の焼成時に元基板に一体的に焼結
させて設けられているので、端子を別の工程で半田付け
するような面倒な作業が不要であり、しかも接続用の端
面電極がセラミック基板の厚さおよび配線方法に関係な
く元基板の実装時に結合されて一体的に形成されている
ので、セラミック基板の厚さおよび配線方法に関係なく
元基板の実装時に結合された端面電極を一体的に形成で
きるものである。また、端面電極がセラミック基板の元
基板の焼成と同時に形成されるため、セラミック多層配
線基板の実装と端面電極の形成を同時にして、確実に接
続された端面電極が形成されるものである。
【００１１】また、請求項２の発明によれば上記端面電
極を、セラミック多層配線基板の製造プロセス中のスル
ーホール形成時に形成しているので、酸化銅等の導体物
質をスルーホールの内部は勿論、開口縁部まで設けてお
いて端面電極と連なる延出電極をセラミック基板の表裏
面に露出させることができるので、セラミック基板の表
面及び裏面から端子を出さなくても、このスルーホール
を利用して接続効率のよい電極を形成することができる
ものである。
極を、セラミック多層配線基板の製造プロセス中のスル
ーホール形成時に形成しているので、酸化銅等の導体物
質をスルーホールの内部は勿論、開口縁部まで設けてお
いて端面電極と連なる延出電極をセラミック基板の表裏
面に露出させることができるので、セラミック基板の表
面及び裏面から端子を出さなくても、このスルーホール
を利用して接続効率のよい電極を形成することができる
ものである。
【００１２】また、セラミック基板製造の過程で端面電
極の必要箇所にパンチングと塗装や印刷等を施して、焼
結焼成後に切断するだけで端面電極を一体的に形成する
ことができるので、面倒な半田付け工程などを要さない
で、接続の信頼性の接続電極を効率よく形成して、大幅
な工数削減と品質向上がはかられるものである。
極の必要箇所にパンチングと塗装や印刷等を施して、焼
結焼成後に切断するだけで端面電極を一体的に形成する
ことができるので、面倒な半田付け工程などを要さない
で、接続の信頼性の接続電極を効率よく形成して、大幅
な工数削減と品質向上がはかられるものである。
【００１３】
【実施例】次に本発明のセラミック基板をその実施例を
示す図面に従って説明する。図１は、本発明のセラミッ
ク多層配線基板の製造上での過程を示すものであり、図
２は、図１のＡ−Ａ’線での断面図である。すなわち、
図１，図２は、焼成前のセラミック多層配線元基板であ
り、セラミック多層配線基板の元基板となるグリーンシ
ート１に，分割後にセラミック多層配線基板の端面に相
当する分割予定線（Ａ−Ａ’およびＸ−Ｘ’）に沿って
パンチングによるスルーホール２，２，２を一定間隔を
おいて設けてあり、該スルーホール２，２，２にアルミ
ナとその混合物，および酸化銅からなる導体ペースト
３，３，３を充填してある。
示す図面に従って説明する。図１は、本発明のセラミッ
ク多層配線基板の製造上での過程を示すものであり、図
２は、図１のＡ−Ａ’線での断面図である。すなわち、
図１，図２は、焼成前のセラミック多層配線元基板であ
り、セラミック多層配線基板の元基板となるグリーンシ
ート１に，分割後にセラミック多層配線基板の端面に相
当する分割予定線（Ａ−Ａ’およびＸ−Ｘ’）に沿って
パンチングによるスルーホール２，２，２を一定間隔を
おいて設けてあり、該スルーホール２，２，２にアルミ
ナとその混合物，および酸化銅からなる導体ペースト
３，３，３を充填してある。
【００１４】酸化銅ペースト３，３，３は、元基板のグ
リーンシート１の表面および裏面から溢れる程度の充分
な量でスルーホール２，２，２に充満されており、ま
た、スルーホール２，２，２の開口部周縁部には上記酸
化銅ペーストと同様なペースト４，４が印刷や塗装によ
ってお互いが接触しない程度の間隔をおいて設けられて
いる。また、上記グリーンシート１の分割予定線（Ａ−
Ａ’およびＸ−Ｘ’）には、グリーンシート１を焼結さ
せたあとで分割予定線（Ａ−Ａ’およびＸ−Ｘ’）で綺
麗に分割できるように、焼結後のセラミック元基板を割
りやすくするためのスクライブ（図示せず）が設けられ
ている。
リーンシート１の表面および裏面から溢れる程度の充分
な量でスルーホール２，２，２に充満されており、ま
た、スルーホール２，２，２の開口部周縁部には上記酸
化銅ペーストと同様なペースト４，４が印刷や塗装によ
ってお互いが接触しない程度の間隔をおいて設けられて
いる。また、上記グリーンシート１の分割予定線（Ａ−
Ａ’およびＸ−Ｘ’）には、グリーンシート１を焼結さ
せたあとで分割予定線（Ａ−Ａ’およびＸ−Ｘ’）で綺
麗に分割できるように、焼結後のセラミック元基板を割
りやすくするためのスクライブ（図示せず）が設けられ
ている。
【００１５】このグリーンシート１は、焼成焼結後に上
記分割予定線で分割される。すなわち、グリーンシート
１を焼成炉で焼成焼結させる工程で、上記酸化銅ペース
ト３，３，３が同時に焼結してスルーホール２，２，２
の内面に銅の膜を生成させるものであり、この焼成の時
に、スルーホール２，２，２内部に充満させた酸化銅ペ
ースト３，３，３およびスルーホール開口縁に設けた酸
化銅のペースト４，４，４が、セラミック基板の焼成と
同時に焼結してスルーホール２，２，２内面およびスル
ーホール開口縁に酸化銅の膜を一体に形成してセラミッ
ク基板５の厚さの全層にわたる端面電極６，６が形成さ
れ、またセラミック基板の表面と裏面にそれぞれ該酸化
銅膜が連続して延出された延出電極部７，７が一体に形
成される。
記分割予定線で分割される。すなわち、グリーンシート
１を焼成炉で焼成焼結させる工程で、上記酸化銅ペース
ト３，３，３が同時に焼結してスルーホール２，２，２
の内面に銅の膜を生成させるものであり、この焼成の時
に、スルーホール２，２，２内部に充満させた酸化銅ペ
ースト３，３，３およびスルーホール開口縁に設けた酸
化銅のペースト４，４，４が、セラミック基板の焼成と
同時に焼結してスルーホール２，２，２内面およびスル
ーホール開口縁に酸化銅の膜を一体に形成してセラミッ
ク基板５の厚さの全層にわたる端面電極６，６が形成さ
れ、またセラミック基板の表面と裏面にそれぞれ該酸化
銅膜が連続して延出された延出電極部７，７が一体に形
成される。
【００１６】このようにして焼成したセラミック元基板
を、上記分割予定線（Ａ−Ａ’およびＸ−Ｘ’）のスク
ライブに沿って分割して所定サイズの端面電極付きのセ
ラミック基板を形成するものである。図３は、焼成焼結
後で分割したセラミック基板５を示し、端面に前記工程
で設けたスルーホール２，２，２を２分割した半円形の
端面電極６，６，６が多数並んで露出させてセラミック
基板５と一体に設けられており、また、該端面電極６，
６，６に上下端部にはセラミック基板５の表面および裏
面にそれぞれ連なって延出した延出電極部７，７が一体
的に形成されている。８は、上記端面電極６、６を接続
する表面配線であり、延出電極部７，７を介して端面電
極６，６を接続している。
を、上記分割予定線（Ａ−Ａ’およびＸ−Ｘ’）のスク
ライブに沿って分割して所定サイズの端面電極付きのセ
ラミック基板を形成するものである。図３は、焼成焼結
後で分割したセラミック基板５を示し、端面に前記工程
で設けたスルーホール２，２，２を２分割した半円形の
端面電極６，６，６が多数並んで露出させてセラミック
基板５と一体に設けられており、また、該端面電極６，
６，６に上下端部にはセラミック基板５の表面および裏
面にそれぞれ連なって延出した延出電極部７，７が一体
的に形成されている。８は、上記端面電極６、６を接続
する表面配線であり、延出電極部７，７を介して端面電
極６，６を接続している。
【００１７】このように、焼成前の段階でスルーホール
２，２に酸化銅ペースト３，３を充満させるとともにス
ルーホール周辺に印刷や塗布によって酸化銅ペースト
４，４を連続させて設けておくことで、焼成後では、セ
ラミック基板５の表面および裏面に延出電極部７，７が
一体に形成されるものである。
２，２に酸化銅ペースト３，３を充満させるとともにス
ルーホール周辺に印刷や塗布によって酸化銅ペースト
４，４を連続させて設けておくことで、焼成後では、セ
ラミック基板５の表面および裏面に延出電極部７，７が
一体に形成されるものである。
【００１８】この延出電極７，７は、端面電極６，６と
一体化して連続して形成されているので、セラミック基
板５の表面側および裏面側での電極の接続に利用して様
々な表面配線８が容易に行えるものである。また、端面
電極６，６は、セラミック基板５の元基板を製造する過
程において、グリーンシートにスルーホールを形成する
工程で設けているので、端面電極６，６の間隔や数を自
由に設定して形成することができるものであり、数を増
したからといって端子を半田付けする方式とは違い何ら
作業手間を増やすこと無く高密度で設けることができる
とともに、端面電極６，６が基板の製造過程で一体化さ
れているので、分割によって小サイズのセラミック基板
を多数形成した場合でも、細かな端子や小間隔での半田
付け作業を必要としないため、セラミック基板を小型化
して省スペースと高密度実装に適したセラミック基板を
提供できるものである。
一体化して連続して形成されているので、セラミック基
板５の表面側および裏面側での電極の接続に利用して様
々な表面配線８が容易に行えるものである。また、端面
電極６，６は、セラミック基板５の元基板を製造する過
程において、グリーンシートにスルーホールを形成する
工程で設けているので、端面電極６，６の間隔や数を自
由に設定して形成することができるものであり、数を増
したからといって端子を半田付けする方式とは違い何ら
作業手間を増やすこと無く高密度で設けることができる
とともに、端面電極６，６が基板の製造過程で一体化さ
れているので、分割によって小サイズのセラミック基板
を多数形成した場合でも、細かな端子や小間隔での半田
付け作業を必要としないため、セラミック基板を小型化
して省スペースと高密度実装に適したセラミック基板を
提供できるものである。
【００１９】さらに、上記端面電極６，６は、セラミッ
ク基板５の元基板を焼成する際に同時に形成されるた
め、セラミック基板５が形成された時点ですでに一体に
固着されているので、従来のようにセラミック基板に後
付けで取り付けた場合のような端子の接続不良や半田付
けの不良が生じることがなく、信頼性の高い電極が形成
されるものである。
ク基板５の元基板を焼成する際に同時に形成されるた
め、セラミック基板５が形成された時点ですでに一体に
固着されているので、従来のようにセラミック基板に後
付けで取り付けた場合のような端子の接続不良や半田付
けの不良が生じることがなく、信頼性の高い電極が形成
されるものである。
【００２０】また、セラミック基板の元基板を分割して
形成するので、端面電極付きのセラミック基板を、同時
に多数製造することができるため生産性を著しく向上さ
せる事が出来るものである。
形成するので、端面電極付きのセラミック基板を、同時
に多数製造することができるため生産性を著しく向上さ
せる事が出来るものである。
【００２１】
【発明の効果】以上のように本発明は、端面電極が設け
られたセラミック基板であって、該端面電極がセラミッ
ク元基板の焼成時に元基板に一体的に焼結させて設けら
れていることを特徴とするセラミック基板であるので、
端子を半田で後付けしたものと異なり、端面電極が確実
にセラミック基板と接続されていて接続に対する信頼性
が高いばかりでなく、高密度配線や小型化による省スペ
ースが可能である。
られたセラミック基板であって、該端面電極がセラミッ
ク元基板の焼成時に元基板に一体的に焼結させて設けら
れていることを特徴とするセラミック基板であるので、
端子を半田で後付けしたものと異なり、端面電極が確実
にセラミック基板と接続されていて接続に対する信頼性
が高いばかりでなく、高密度配線や小型化による省スペ
ースが可能である。
【００２２】また、請求項２は、上記端面電極が、セラ
ミック多層配線基板の製造工程において、スルーホール
形成と同時に焼結して形成されているとを特徴とするも
のであるのでセラミック基板の製造過程で効率よく端面
電極を形成させることができると共に、スルーホールの
周縁部に端面電極と連続した延出電極を形成して、セラ
ミック基板の表面および裏面での配線を容易にすること
ができるという利点を有する。
ミック多層配線基板の製造工程において、スルーホール
形成と同時に焼結して形成されているとを特徴とするも
のであるのでセラミック基板の製造過程で効率よく端面
電極を形成させることができると共に、スルーホールの
周縁部に端面電極と連続した延出電極を形成して、セラ
ミック基板の表面および裏面での配線を容易にすること
ができるという利点を有する。
【図１】本発明のセラミック基板を製造する過程を説明
する斜視図、
する斜視図、
【図２】図１におけるＡ−Ａ’線の断面図
【図３】本発明のセラミック基板の一実施例を示す斜視
図、
図、
【図４】従来のセラミック基板を示す斜視図である。
【符号の説明】 １ 元基板のグリーンシート ２ スルーホール ３ スルーホール内部の酸化銅ペースト ４ スルーホール周縁部の酸化銅ペースト ５ セラミック基板 ６ 端面電極 ７ 延出電極 ８ 表面配線
Claims (2)
- 【請求項１】 セラミック基板の端面に、端面電極が設
けられたセラミック基板であって、該端面電極がセラミ
ック元基板の焼成時に元基板に一体的に焼結させて設け
られていることを特徴とするセラミック基板。 - 【請求項２】 上記端面電極が、セラミック多層配線基
板の製造工程において、スルーホール形成と同時に焼結
して形成されているとを特徴とする請求項１に記載のセ
ラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15871092A JPH05327157A (ja) | 1992-05-25 | 1992-05-25 | セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15871092A JPH05327157A (ja) | 1992-05-25 | 1992-05-25 | セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05327157A true JPH05327157A (ja) | 1993-12-10 |
Family
ID=15677668
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15871092A Pending JPH05327157A (ja) | 1992-05-25 | 1992-05-25 | セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05327157A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738217A (ja) * | 1993-07-22 | 1995-02-07 | Nec Corp | セラミック基板 |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| CN112074095A (zh) * | 2020-10-10 | 2020-12-11 | 黄石星河电路有限公司 | 一种四周设计0.4mm金属半孔的薄板加工方法 |
-
1992
- 1992-05-25 JP JP15871092A patent/JPH05327157A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0738217A (ja) * | 1993-07-22 | 1995-02-07 | Nec Corp | セラミック基板 |
| US5962917A (en) * | 1997-03-31 | 1999-10-05 | Nec Corporation | Semiconductor device package having end-face halved through-holes and inside-area through-holes |
| CN112074095A (zh) * | 2020-10-10 | 2020-12-11 | 黄石星河电路有限公司 | 一种四周设计0.4mm金属半孔的薄板加工方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002026513A (ja) | 電子部品およびその製造方法、集合電子部品、電子部品の実装構造、ならびに電子装置 | |
| JP2001267453A (ja) | 積層型セラミック電子部品およびその製造方法ならびに電子装置 | |
| JP2000196240A (ja) | 積層回路基板 | |
| JPH07201634A (ja) | セラミックチップ部品 | |
| JPH05327157A (ja) | セラミック基板 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JPH08298362A (ja) | 表面実装用回路基板 | |
| JPS6046090A (ja) | 電子回路基板 | |
| JP2000049038A (ja) | 積層セラミックコンデンサ | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP2003282795A (ja) | 配線基板 | |
| JPH05135902A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH11204313A (ja) | 電子部品とその製造方法 | |
| JPH01283809A (ja) | チップ形電子部品 | |
| JPH10200257A (ja) | 多層回路基板及びその製造方法 | |
| JP2000133546A (ja) | 積層セラミックチップ部品及びその製造方法 | |
| JPH08222478A (ja) | チップ型電子部品 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JP3423445B2 (ja) | 積層部品及びその製造方法 | |
| JP2002299781A (ja) | 回路基板 | |
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPH11261226A (ja) | セラミック多層配線基板 | |
| JPH05234702A (ja) | 角形チップ抵抗器およびその製造方法およびそのテーピング部品連 | |
| JP2976088B2 (ja) | 側面電極を有する表面実装用部品とその製造方法 |