JP2002344140A - 積層型セラミック電子部品の製造方法 - Google Patents
積層型セラミック電子部品の製造方法Info
- Publication number
- JP2002344140A JP2002344140A JP2001144414A JP2001144414A JP2002344140A JP 2002344140 A JP2002344140 A JP 2002344140A JP 2001144414 A JP2001144414 A JP 2001144414A JP 2001144414 A JP2001144414 A JP 2001144414A JP 2002344140 A JP2002344140 A JP 2002344140A
- Authority
- JP
- Japan
- Prior art keywords
- laminate
- hole
- forming
- electronic component
- ceramic green
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
ても、ビアホール導体のための貫通孔を複数枚のセラミ
ックグリーンシートについて一括して形成することを可
能とし、能率的な積層型セラミック電子部品の製造方法
を提供する。 【解決手段】 ビアホール導体13のための貫通孔18
を形成するにあたって、複数枚のセラミックグリーンシ
ート12を積層して予備積層体15,16の状態として
から、貫通孔18となるべき両端が開口とされた全貫通
通路19,21および一方端のみが開口とされた半貫通
通路20の双方を形成し、これら全貫通通路19,21
および半貫通通路20に導電性ペースト22を充填し
て、ビアホール導体13を設け、その後、予備積層体1
5,16を積み重ねることによって、多層セラミック基
板のような積層型セラミック電子部品のための生の積層
体11を得る。
Description
ク電子部品の製造方法に関するもので、特に、ビアホー
ル導体および/またはスルーホール導体が設けられた積
層型セラミック電子部品の製造方法に関するものであ
る。
ック電子部品として、たとえば多層セラミック基板があ
る。多層セラミック基板は、複数層のセラミック層をも
って構成される積層構造を有する積層体を備えている。
もって所望の回路を構成するようにされている。配線導
体としては、特定のセラミック層を貫通するように延び
るビアホール導体やセラミック層の主面に沿って延びる
導体膜等があり、導体膜としては、積層体の内部に形成
される内部導体膜および積層体の外表面上に形成される
外部導体膜がある。
般的な製造方法が示されている。
この生の積層体1を得るため、図4(1)ないし(3)
にそれぞれ示した工程が順次実施され、また、生の積層
体1を焼成する工程を経て、目的とする多層セラミック
基板が得られる。
ラミックグリーンシート2が作製され、特定のセラミッ
クグリーンシート2には、ビアホール導体またはスルー
ホール導体を設けるための貫通孔3が形成される。
すべてのセラミックグリーンシート2に形成され、ま
た、これら貫通孔3は、すべて、ビアホール導体を設け
るためのものである。
に導電性ペースト4が充填される。
ラミックグリーンシート2上に、たとえば導電性ペース
トを印刷により付与することにより、導体膜5が形成さ
れる。
工程は、図4(2)に示した導電性ペースト4の充填工
程の前に実施されることもある。
セラミックグリーンシート2が積み重ねられ、積層方向
にプレスされることによって、生の積層体1が得られ
る。この生の積層体1において、貫通孔3内の導電性ペ
ースト4によって、ビアホール導体6が与えられる。
ことによって、焼結後の積層体とされた後、この積層体
の外表面上に、必要に応じて、外部導体膜が形成された
り、この外部導体膜にめっきが施されたり、必要なチッ
プ部品が搭載されたりすることによって、多層セラミッ
ク基板が完成される。
リーンシート2の1枚ごとに、貫通孔3を形成し、貫通
孔3に導電性ペースト4を充填した後、複数枚のセラミ
ックグリーンシート2を積み重ねることを行なっている
ので、セラミックグリーンシート2の積層枚数が増える
ほど、貫通孔3の形成工程および導電性ペースト4の充
填工程が増え、そのため、生の積層体1を得るために要
する時間が長くなり、結果として、多層セラミック基板
のコストアップの原因となる。
重ねるにあたって、セラミックグリーンシート2相互間
の位置合わせを厳密に行なわなければならない。なぜな
ら、複数枚のセラミックグリーンシート2の各々に形成
された貫通孔3に充填された導電性ペースト4が一連の
ビアホール導体6を構成する場合には、セラミックグリ
ーンシート2相互間の位置ずれは、ビアホール導体6に
おける導通不良を招くからである。
導電性ペースト4を充填するとき、通常、セラミックグ
リーンシート2の一方主面における貫通孔3の周囲にも
導電性ペースト4が付与されてしまう。この貫通孔3の
周囲の導電性ペースト4は、本来、不要な導体膜を形成
することになるが、貫通孔3の周囲に配置される回路要
素との短絡または電気的影響を避けるため、この不要な
導体膜と周囲の回路要素との間に十分に広い間隔を設け
ておかなければならない。しかしながら、このような広
い間隔は、多層セラミック基板の小型化を阻害してしま
う。
開平3−283595号公報には、生の積層体の一部と
なる、複数枚のセラミックグリーンシートを積み重ねた
後、貫通孔となるべき両端が開口とされた全貫通通路を
一括して形成し、この全貫通通路に導電性ペーストを充
填する工程を採用することが記載されている。
の積層体1の下の部分を構成する4枚のセラミックグリ
ーンシート2については、まず、導体膜5を形成した
後、予め積み重ねてから、貫通孔3となるべき両端が開
口とされた全貫通通路を一括して形成し、この全貫通通
路に導電性ペースト4を充填する工程が採用される。
は、図4(1)ないし(3)に示すように、各セラミッ
クグリーンシート2に貫通孔3を形成し、貫通孔3に導
電性ペースト4を充填し、導体膜5を形成する工程が採
用される。
4枚のセラミックグリーンシート2上に、残りのセラミ
ックグリーンシート2を積み重ね、プレスすることによ
って、生の積層体1を得るようにしている。
については、セラミックグリーンシートの1枚ごとに、
貫通孔を形成し、貫通孔に導電性ペーストを充填し、そ
の後、積み重ねる、というような工程を経る必要がない
ので、貫通孔形成工程および導電性ペースト充填工程の
数を少なくすることができるとともに、積み重ねにおけ
る位置ずれの問題を低減でき、それによるビアホール導
体の導通不良の問題を低減できる。
3−283595号公報に記載の技術は、図4(4)に
示した生の積層体1の下の4枚のセラミックグリーンシ
ート2のように、すべての貫通孔3が、セラミックグリ
ーンシート2を積み重ねた状態において、両端が開口と
された全貫通通路を形成するものでなければ適用するこ
とが不可能である。
様化に対応することができない。
すれば、多層セラミック基板の設計の自由度が阻害され
るという問題を招く。
るため、すべての貫通孔が全貫通通路を与えるような態
様で生の積層体をより細分化することも考えられるが、
この場合には、この従来技術の前述したような効果が減
殺されてしまう。
な問題を解決し得る積層型セラミック電子部品の製造方
法を提供しようとすることである。
ラミックグリーンシートを作製する、グリーンシート作
製工程と、特定のセラミックグリーンシート上に導体膜
を形成する、導体膜形成工程と、特定のセラミックグリ
ーンシートにビアホール導体またはスルーホール導体を
設けるための貫通孔を形成する、貫通孔形成工程と、ビ
アホール導体またはスルーホール導体を設けるため、貫
通孔に導電性ペースト充填する、導電性ペースト充填工
程と、複数枚のセラミックグリーンシートが積層された
生の積層体を作製する、積層体作製工程と、生の積層体
を焼成する、焼成工程とを備える、積層型セラミック電
子部品の製造方法に向けられるものであって、上述した
技術的課題を解決するため、次のような構成を備えるこ
とを特徴としている。
ラミックグリーンシートを積層した状態で、貫通孔とな
るべき両端が開口とされた全貫通通路だけでなく、貫通
孔となるべき一方端のみが開口とされた半貫通通路を形
成する工程を含み、導電性ペースト充填工程は、これら
全貫通通路および半貫通通路に導電性ペーストを充填す
る工程を含むことを特徴としている。
の積層体より少ない数のセラミックグリーンシートが積
層された少なくとも1つの予備積層体を作製する工程を
含んでいてもよい。この場合、貫通孔形成工程および導
電性ペースト充填工程は、予備積層体に対して実施さ
れ、積層体作製工程は、さらに、この予備積層体を他の
予備積層体および/またはセラミックグリーンシートと
ともに積み重ねる工程を含んでいる。
出しない非貫通のビアホール導体を備えていてもよい。
この場合、予備積層体は、非貫通のビアホール導体を外
部に露出させ得るように生の積層体を分割した形態を有
していることが好ましい。
よって、非貫通のビアホール導体のための貫通孔が、予
備積層体において、半貫通通路によって与えられること
も、全貫通通路によって与えられることもあり得る。
層体を作製する工程を含んでいてもよい。
も1つの予備積層体については、そこに全貫通通路のみ
を形成する工程を含むことがある。
層体に備える複数枚のセラミックグリーンシートの間の
特定の界面に沿って位置されていることがある。
導電性ペースト充填工程の前に、予備積層体を積層方向
にプレスする工程をさらに備えることが好ましい。
を照射することによって半貫通通路を形成する工程を含
む。
ト充填工程は、外側に向く少なくとも1つのセラミック
グリーンシートの主面をカバーフィルムによって覆った
状態で実施されることが好ましい。
作製工程において、セラミックグリーンシートをその上
で成形するために用いたキャリアフィルムによって与え
られてもよい。
態による積層型セラミック電子部品の製造方法、より特
定的には、多層セラミック基板の製造方法を説明するた
めのものである。
れ、この生の積層体11を得るため、図1(1)ないし
(4)に示した各工程が順次実施され、また、生の積層
体11が焼成される工程を経て、目的とする多層セラミ
ック基板が得られる。
かるように、生の積層体11は、前述した生の積層体1
と実質的に同じ構造を有している。これは、従来技術と
の対比で、この実施形態をより容易に説明するためのも
のである。
リーンシート12をもって構成される積層構造を有して
いる。また、生の積層体11は、配線導体として、特定
のセラミックグリーンシート12を貫通するように延び
るビアホール導体13、およびセラミックグリーンシー
ト12間の特定の界面に沿って延びる導体膜14を備え
ている。いくつかのビアホール導体13のうち、ビアホ
ール導体13(a)については、その両端がともに外部
に露出しない非貫通のビアホール導体となっている。そ
の他のビアホール導体13については、その一方端が外
部に露出している。
のような工程が実施される。
ラミックグリーンシート12が作製される。
2上に導体膜14が形成される。導体膜14の形成に
は、たとえば、銀、銅またはニッケル等を導電成分とし
て含む導電性ペーストを用い、これをスクリーン印刷法
等によって付与する方法、あるいは、蒸着法、スパッタ
リング法、フォトリソグラフィ法等が採用される。
12は、2つのグループに分けられ、各グループについ
て積み重ねられ、それによって、図1(2)に示すよう
に、第1および第2の予備積層体15および16がそれ
ぞれ作製される。これら予備積層体15および16は、
この段階で、積層方向にプレスされ、セラミックグリー
ンシート12相互間の密着性を高めておくことが好まし
い。
体15および16が得られたとき、導体膜14の少なく
とも一部は、第1および第2の予備積層体15および1
6に備える複数枚のセラミックグリーンシート12の間
の界面に沿って位置されていることになる。
く少なくとも1つのセラミックグリーンシート12の主
面を覆うように、すなわち、この実施形態では、予備積
層体15および16の各々の両主面を覆うように、カバ
ーフィルム17を配置した状態とすることが好ましい。
よび16を得た後、これを貼り付けるようにしても、あ
るいは、セラミックグリーンシート12を成形する際に
用いたキャリアフィルムをそのままカバーフィルム17
として用いるようにしてもよい。
アフィルム上にシート状に付与することによって、セラ
ミックグリーンシート12を成形し、このキャリアフィ
ルムによって裏打ちされた状態で、セラミックグリーン
シート12上に導体膜14が形成され、特定のセラミッ
クグリーンシートについては、それを積み重ねることに
よって予備積層体15または16を構成した後も、キャ
リアフィルムが剥離されずに残され、それがカバーフィ
ルム17として用いられる。
ラミックグリーンシート12にビアホール導体を設ける
ための貫通孔18を形成する、貫通孔形成工程が実施さ
れる。この貫通孔形成工程は、複数枚のセラミックグリ
ーンシート12を積層した状態にある第1および第2の
予備積層体15および16の各々に対して一括して実施
され、第1の予備積層体15については、両端が開口と
された全貫通通路19ばかりでなく、一方端のみが開口
とされた半貫通通路20も形成され、第2の予備積層体
16については、両端が開口とされた全貫通通路21の
みが形成される。
ルム17によって覆われた状態で実施されるので、上述
した全貫通通路19および21ならびに半貫通通路20
は、カバーフィルム17をも貫通するように設けられ
る。したがって、カバーフィルム17の材質としては、
このような穴あけに適したものであることが好ましく、
たとえばポリエチレンテレフタレートが用いられる。
(CO2 、YAG、エキシマ等)、パンチ金型、ドリリ
ング等を適用することができる。しかしながら、特に半
貫通通路20を形成するにあたっては、レーザ光を照射
する方法を適用することが好ましい。なぜなら、半貫通
通路20の場合には、その深さを正確に制御する必要が
あるが、レーザ光の照射によれば、このような深さの制
御が比較的容易であるからである。
向ける半貫通通路20と下方に開口を向ける半貫通通路
20とを形成する必要があるため、貫通孔形成工程にあ
たっては、上方からの穴あけと下方からの穴あけとが実
施される。なお、全貫通通路19および21の形成は、
通常、上下いずれかの方向からの穴あけを行なえば可能
であるが、上方からと下方からの双方の穴あけを行なっ
てもよい。
路19および21ならびに半貫通通路20に導電性ペー
スト22を充填する、導電性ペースト充填工程が実施さ
れる。導電性ペースト22は、たとえば、導電成分とし
て、銀、パラジウム、銅またはニッケル等を含むものが
用いられる。
は、たとえば、カバーフィルム17上に導電性ペースト
22を付与し、スキージ(図示せず。)を作動させるこ
とによって、この導電性ペースト22を全貫通通路19
および21ならびに半貫通通路20内に埋め込む方法、
または、ディスペンサ(図示せず。)を用いて、導電性
ペースト22を全貫通通路19および21ならびに半貫
通通路20内へ注入する方法等を適用することができ
る。
備積層体15については、上方からと下方からの各々に
ついて行なう必要がある。
ペースト22を充填しようとする場合、全貫通通路19
および21の各々の一方開口側から真空吸引を実施しな
がら、他方開口側から導電性ペースト22を埋め込みま
たは注入するようにすれば、全貫通通路19および21
への導電性ペースト22の充填を能率的に行なうことが
できる。
て、カバーフィルム17は、予備積層体15および16
の表面が導電性ペースト22によって汚されることを防
止するように作用している。
ーフィルム17は、予備積層体15および16から剥離
され除去される。
備積層体15と第2の予備積層体16とが互いに位置合
わせされながら積み重ねられ、次いで積層方向にプレス
され、それによって生の積層体11が得られる。この生
の積層体11において、貫通孔18内の導電性ペースト
22によって、ビアホール導体13が与えられる。
たように、ビアホール導体13(a)は、その両端がと
もに外部に露出しない非貫通のものである。生の積層体
11を与える予備積層体15および16の分割の態様
は、このような非導通のビアホール導体13(a)を外
部に露出させ得るように選ばれる。
を外部に露出させ得るような生の積層体11の分割態様
として、図示した態様のほか、セラミックグリーンシー
ト12の上から1枚目と2枚目との間で分割するように
しても、上から2枚目と3枚目との間で分割するように
してもよい。
程が実施される。この焼成工程の結果、生の積層体11
は、焼結された積層体となり、また、ビアホール導体1
3および導体膜14においても焼結が達成される。
に、外部導体膜が形成され、めっき処理が施され、所望
のチップ部品が搭載されることによって、多層セラミッ
ク基板が完成される。
するための図1に相当する図である。図2において、図
1に示した要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。なお、図2では図示され
ないが、この実施形態においても、図1に示したカバー
フィルム17が用いられてもよい。
(1)に示すように、複数枚のセラミックグリーンシー
ト12を作製する、グリーンシート作製工程と、特定の
セラミックグリーンシート12上に導体膜14を形成す
る、導体膜形成工程とが実施される。
セラミックグリーンシート12は、3つのグループに分
けられ、第1のグループは、1枚のセラミックグリーン
シート12によって構成され、第2のグループは、第1
の予備積層体25となるように積層された2枚のセラミ
ックグリーンシート12によって構成され、第3のグル
ープは、第2の予備積層体26となるように積層された
4枚のセラミックグリーンシート12によって構成され
る。
6の作製方法については、図1に示した実施形態におけ
る第1および第2の予備積層体15および16の作製方
法と実質的に同様である。
成工程が実施される。最も上のセラミックグリーンシー
ト12については、単に貫通孔18が形成されるだけで
ある。第1の予備積層体25については、貫通孔18と
なるべき両端が開口とされた全貫通通路27および一方
端のみが開口とされた半貫通通路28の双方が形成され
る。また、第2の予備積層体26については、両端が開
口とされた全貫通通路29のみが形成される。
半貫通通路28の形成方法は、図1に示した実施形態に
おける全貫通通路19および21ならびに半貫通通路2
0の形成方法と実質的に同様である。
ースト充填工程が実施される。すなわち、最も上のセラ
ミックグリーンシート12の貫通孔18、第1の予備積
層体25の全貫通通路27および半貫通通路28ならび
に第2の予備積層体26の全貫通通路29の各々に、図
1に示した実施形態の場合と同様の方法により、導電性
ペースト22が充填され、それによって、ビアホール導
体13またはその一部が設けられる。
セラミックグリーンシート17、第1の予備積層体25
および第2の予備積層体26が積み重ねられ、次いで積
層方向にプレスされることによって、生の積層体11が
得られる。
の工程を実施すれば、目的とする多層セラミック基板を
得ることができる。
通孔18の形成の容易さや導電性ペースト22の充填の
容易さ等を考慮して、得ようとする生の積層体11の分
割の態様を種々の変更することができ、また、分割の結
果、必ずしも予備積層体だけでなく、単に1枚のセラミ
ックグリーンシートのみを取り扱うようにしてもよいこ
とを明らかにすることにある。
するための図1に相当する図である。図3において、図
1に示した要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。なお、図3では図示され
ないが、この実施形態においても、図1に示したカバー
フィルム17が用いられてもよい。
の積層体31は、上述した生の積層体11とは異なり、
その両端がともに外部に露出しない非貫通のビアホール
導体を備えていない。このような場合には、前述した実
施形態の場合とは異なり、予備積層体を予め作製する必
要はない。また、この実施形態において得ようとする生
の積層体31は、ビアホール導体13だけでなく、スル
ーホール導体32を備えている。
の場合と同様、図3(1)に示すように、複数枚のセラ
ミックグリーンシート12を作製する、グリーンシート
作製工程と、特定のセラミックグリーンシート12上に
導体膜14を形成する、導体膜形成工程とが実施され
る。
セラミックグリーンシート12が積み重ねられる。この
状態において、積層方向にプレスし、セラミックグリー
ンシート12相互間の密着性を高めておくことが好まし
い。
8となるべき両端が開口とされた全貫通通路33および
一方端のみが開口とされた半貫通通路34の双方が形成
される。これら全貫通通路33および半貫通通路34の
形成にあたっては、前述した第1の実施形態における全
貫通通路19および半貫通通路20の形成方法と実質的
に同じ方法を適用することができる。
路33および半貫通通路34に導電性ペースト22が充
填され、それによって、スルーホール導体32およびビ
アホール導体13が設けられた生の積層体31が得られ
る。
と同様の工程を経て、多層セラミック基板を得ることが
できる。
して説明したが、この発明の範囲内において、その他種
々の変形例が可能である。
導体および/またはスルーホール導体ならびに導体膜の
形成態様については、目的とする積層型セラミック電子
部品に必要な設計に応じて、任意に変更することができ
る。
ーンシートの積層数についても、目的とする積層型セラ
ミック電子部品の設計に応じて任意に変更することがで
きる。
限らず、複数層のセラミック層の間の特定の界面に沿っ
て導体膜が形成され、また、特定のセラミック層を貫通
するように延びるビアホール導体および/またはスルー
ホール導体を備えるものであれば、他の積層型セラミッ
ク電子部品に対しても適用することができる。
ホール導体またはスルーホール導体を設けるための貫通
孔を形成するにあたって、複数枚のセラミックグリーン
シートを積層した状態で、貫通孔となるべき両端が開口
とされた全貫通通路だけでなく、一方端のみが開口とさ
れた半貫通通路をも形成し、これら全貫通通路および半
貫通通路に導電性ペーストを充填することによって、ビ
アホール導体またはスルーホール導体を設けるようにし
ているので、ビアホール導体およびスルーホール導体に
ついての設計の多様化に対応しながら、一括して貫通孔
を形成することができるセラミックグリーンシートの積
層数を増加させることができる。
ホール導体を設けるための貫通孔形成工程および導電性
ペースト充填工程の数を低減でき、そのため、積層型セ
ラミック電子部品の能率的な製造が可能であり、また、
セラミックグリーンシートの積み重ねにあたって、貫通
孔の位置合わせ不良によるビアホール導体またはスルー
ホール導体の導通不良の問題を低減できる、といった貫
通孔の一括形成による効果を、より複雑なビアホール導
体またはスルーホール導体の形成状態を必要とする積層
型セラミック電子部品の製造においても発揮させること
ができる。
体より少ない数のセラミックグリーンシートが積層され
た少なくとも1つの予備積層体を作製した上で、この予
備積層体に全貫通通路および半貫通通路を形成するよう
にすれば、積層型セラミック電子部品におけるビアホー
ル導体の形成状態のより複雑化に対応することが可能と
なる。たとえば、得ようとする生の積層体において、そ
の両端がともに外部に露出しない非貫通のビアホール導
体を設けなければならない場合であっても、この非貫通
のビアホール導体を外部に露出させ得るように生の積層
体を分割した形態を有する予備積層体を作製すれば、こ
のような非貫通のビアホール導体を、この発明による特
徴的な一括形成によって設けることが可能になる。
および導電性ペースト充填工程の前に、予備積層体を積
層方向にプレスするようにすれば、これら貫通孔形成工
程および導電性ペースト充填工程において、予備積層体
に備える複数枚のセラミックグリーンシート相互間の密
着性を高めることができ、これらセラミックグリーンシ
ートが不所望にも互いに位置ずれすることを有利に防止
することができる。
め、レーザ光を照射する方法を適用すれば、半貫通通路
の深さを容易に制御することができるので、半貫通通路
を適正な状態で形成することが容易になる。
および導電性ペースト充填工程が、外側に向く少なくと
も1つのセラミックグリーンシートの主面をカバーフィ
ルムによって覆った状態で実施されると、外側に向くセ
ラミックグリーンシートの主面を、不所望にも、導電性
ペーストによって汚されてしまうことを防止することが
できる。
ーンシートの成形時に用いたキャリアフィルムによって
与えるようにすれば、材料の節約とともに、カバーフィ
ルムを貼り付けるための特別な工程を省略することがで
きる。
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。
Claims (12)
- 【請求項1】 複数枚のセラミックグリーンシートを作
製する、グリーンシート作製工程と、 特定の前記セラミックグリーンシート上に導体膜を形成
する、導体膜形成工程と、 特定の前記セラミックグリーンシートにビアホール導体
またはスルーホール導体を設けるための貫通孔を形成す
る、貫通孔形成工程と、 ビアホール導体またはスルーホール導体を設けるため、
前記貫通孔に導電性ペーストを充填する、導電性ペース
ト充填工程と、 複数枚の前記セラミックグリーンシートが積層された生
の積層体を作製する、積層体作製工程と、 前記生の積層体を焼成する、焼成工程とを備える、積層
型セラミック電子部品の製造方法であって、 前記貫通孔形成工程は、複数枚の前記セラミックグリー
ンシートを積層した状態で、前記貫通孔となるべき両端
が開口とされた全貫通通路および一方端のみが開口とさ
れた半貫通通路の双方を形成する工程を含み、 前記導電性ペースト充填工程は、前記全貫通通路および
前記半貫通通路に導電性ペーストを充填する工程を含
む、積層型セラミック電子部品の製造方法。 - 【請求項2】 前記積層体作製工程は、前記生の積層体
より少ない数の前記セラミックグリーンシートが積層さ
れた少なくとも1つの予備積層体を作製する工程を含
み、前記貫通孔形成工程および前記導電性ペースト充填
工程は、前記予備積層体に対して実施され、前記積層体
作製工程は、さらに、前記予備積層体を他の予備積層体
および/またはセラミックグリーンシートとともに積み
重ねる工程を含む、請求項1に記載の積層型セラミック
電子部品の製造方法。 - 【請求項3】 前記生の積層体は、その両端がともに外
部に露出しない非貫通のビアホール導体を備え、前記予
備積層体は、前記非貫通のビアホール導体を外部に露出
させ得るように前記生の積層体を分割した形態を有して
いる、請求項2に記載の積層型セラミック電子部品の製
造方法。 - 【請求項4】 前記非貫通のビアホール導体のための前
記貫通孔は、前記予備積層体において、前記半貫通通路
によって与えられる、請求項3に記載の積層型セラミッ
ク電子部品の製造方法。 - 【請求項5】 前記非貫通のビアホール導体のための前
記貫通孔は、前記予備積層体において、前記全貫通通路
によって与えられる、請求項3に記載の積層型セラミッ
ク電子部品の製造方法。 - 【請求項6】 前記積層体作製工程は、複数個の前記予
備積層体を作製する工程を含む、請求項2ないし5のい
ずれかに記載の積層型セラミック電子部品の製造方法。 - 【請求項7】 前記貫通孔形成工程は、少なくとも1つ
の前記予備積層体に前記全貫通通路のみを形成する工程
を含む、請求項6に記載の積層型セラミック電子部品の
製造方法。 - 【請求項8】 前記導体膜の少なくとも一部は、前記予
備積層体に備える複数枚の前記セラミックグリーンシー
トの間の特定の界面に沿って位置されている、請求項2
ないし7のいずれかに記載の積層型セラミック電子部品
の製造方法。 - 【請求項9】 前記貫通孔形成工程および前記導電性ペ
ースト充填工程の前に、前記予備積層体を積層方向にプ
レスする工程をさらに備える、請求項2ないし8のいず
れかに記載の積層型セラミック電子部品の製造方法。 - 【請求項10】 前記貫通孔形成工程は、レーザ光を照
射することによって前記半貫通通路を形成する工程を含
む、請求項1ないし9のいずれかに記載の積層型セラミ
ック電子部品の製造方法。 - 【請求項11】 前記貫通孔形成工程および前記導電性
ペースト充填工程は、外側に向く少なくとも1つの前記
セラミックグリーンシートの主面をカバーフィルムによ
って覆った状態で実施される、請求項1ないし10のい
ずれかに記載の積層型セラミック電子部品の製造方法。 - 【請求項12】 前記グリーンシート作製工程は、前記
セラミックグリーンシートをキャリアフィルム上で成形
する工程を含み、前記カバーフィルムは、前記キャリア
フィルムによって与えられる、請求項11に記載の積層
型セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001144414A JP3932827B2 (ja) | 2001-05-15 | 2001-05-15 | 積層型セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001144414A JP3932827B2 (ja) | 2001-05-15 | 2001-05-15 | 積層型セラミック電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002344140A true JP2002344140A (ja) | 2002-11-29 |
JP3932827B2 JP3932827B2 (ja) | 2007-06-20 |
Family
ID=18990372
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001144414A Expired - Lifetime JP3932827B2 (ja) | 2001-05-15 | 2001-05-15 | 積層型セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3932827B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006294006A (ja) * | 2005-03-15 | 2006-10-26 | Semiconductor Energy Lab Co Ltd | 無線チップ及び無線チップを有する電子機器 |
US7605075B2 (en) | 2004-12-06 | 2009-10-20 | International Business Machines Corporation | Multilayer circuit board and method of manufacturing the same |
US8783577B2 (en) | 2005-03-15 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device having the same |
JP2015201477A (ja) * | 2014-04-04 | 2015-11-12 | 日本特殊陶業株式会社 | 多層セラミック基板の製造方法 |
-
2001
- 2001-05-15 JP JP2001144414A patent/JP3932827B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7605075B2 (en) | 2004-12-06 | 2009-10-20 | International Business Machines Corporation | Multilayer circuit board and method of manufacturing the same |
JP2006294006A (ja) * | 2005-03-15 | 2006-10-26 | Semiconductor Energy Lab Co Ltd | 無線チップ及び無線チップを有する電子機器 |
US8783577B2 (en) | 2005-03-15 | 2014-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device having the same |
US10236271B2 (en) | 2005-03-15 | 2019-03-19 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device having the same |
JP2015201477A (ja) * | 2014-04-04 | 2015-11-12 | 日本特殊陶業株式会社 | 多層セラミック基板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP3932827B2 (ja) | 2007-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2002344140A (ja) | 積層型セラミック電子部品の製造方法 | |
TWI272887B (en) | Printed circuit board and manufacturing method thereof | |
JPH04336486A (ja) | プリント配線板 | |
KR100366411B1 (ko) | 다층 인쇄회로기판 및 그 제조방법 | |
JPH08288649A (ja) | 多層プリント配線板の製造方法 | |
JP3179572B2 (ja) | 多層プリント配線板およびその製造方法 | |
JPH06232558A (ja) | 多層プリント配線板の製造方法 | |
JP2004158671A (ja) | 多層基板およびその製造方法 | |
KR100658972B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JPS62186594A (ja) | 多層印刷配線板の製造方法 | |
JPH04168794A (ja) | 多層プリント配線板の製造方法 | |
JPH0590762A (ja) | 多層プリント配線板の製造方法 | |
JP2002344141A (ja) | 多層回路基板、および多層回路基板の製造方法 | |
JPH07221460A (ja) | 多層プリント配線板の製造方法 | |
JP3165617B2 (ja) | 多層プリント配線基板及びその製造方法 | |
JPH11340628A (ja) | セラミック回路基板の製造方法 | |
JP2001320167A (ja) | 多層回路基板の製造方法 | |
JPH05251868A (ja) | ブラインド・バイア・ホールを有する多層プリント配線板 | |
JPH1041623A (ja) | メタルコアプリント配線板およびその製造方法 | |
JPH11186726A (ja) | 多層プリント配線板及びその製造方法 | |
JPS6247199A (ja) | 多層回路板の製造方法 | |
JP3593957B2 (ja) | 多層配線板およびその製造方法 | |
JP2737652B2 (ja) | 多層セラミック基板およびその製造方法 | |
CN112087888A (zh) | 多层线路板制备方法及多层线路板 | |
JPH05299838A (ja) | 多層プリント配線板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3932827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |