JP2002344140A - 積層型セラミック電子部品の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 複雑なビアホール導体の形成状態を必要とし
ても、ビアホール導体のための貫通孔を複数枚のセラミ
ックグリーンシートについて一括して形成することを可
能とし、能率的な積層型セラミック電子部品の製造方法
を提供する。 【解決手段】 ビアホール導体１３のための貫通孔１８
を形成するにあたって、複数枚のセラミックグリーンシ
ート１２を積層して予備積層体１５，１６の状態として
から、貫通孔１８となるべき両端が開口とされた全貫通
通路１９，２１および一方端のみが開口とされた半貫通
通路２０の双方を形成し、これら全貫通通路１９，２１
および半貫通通路２０に導電性ペースト２２を充填し
て、ビアホール導体１３を設け、その後、予備積層体１
５，１６を積み重ねることによって、多層セラミック基
板のような積層型セラミック電子部品のための生の積層
体１１を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、積層型セラミッ
ク電子部品の製造方法に関するもので、特に、ビアホー
ル導体および／またはスルーホール導体が設けられた積
層型セラミック電子部品の製造方法に関するものであ
る。

【０００２】

【従来の技術】この発明にとって興味ある積層型セラミ
ック電子部品として、たとえば多層セラミック基板があ
る。多層セラミック基板は、複数層のセラミック層をも
って構成される積層構造を有する積層体を備えている。

【０００３】積層体には、配線導体が設けられ、これを
もって所望の回路を構成するようにされている。配線導
体としては、特定のセラミック層を貫通するように延び
るビアホール導体やセラミック層の主面に沿って延びる
導体膜等があり、導体膜としては、積層体の内部に形成
される内部導体膜および積層体の外表面上に形成される
外部導体膜がある。

【０００４】図４には、多層セラミック基板の従来の一
般的な製造方法が示されている。

【０００５】図４（４）には、生の積層体１が示され、
この生の積層体１を得るため、図４（１）ないし（３）
にそれぞれ示した工程が順次実施され、また、生の積層
体１を焼成する工程を経て、目的とする多層セラミック
基板が得られる。

【０００６】まず、図４（１）を参照して、複数枚のセ
ラミックグリーンシート２が作製され、特定のセラミッ
クグリーンシート２には、ビアホール導体またはスルー
ホール導体を設けるための貫通孔３が形成される。

【０００７】なお、図４に示した例では、貫通孔３は、
すべてのセラミックグリーンシート２に形成され、ま
た、これら貫通孔３は、すべて、ビアホール導体を設け
るためのものである。

【０００８】次に、図４（２）に示すように、貫通孔３
に導電性ペースト４が充填される。

【０００９】次に、図４（３）に示すように、特定のセ
ラミックグリーンシート２上に、たとえば導電性ペース
トを印刷により付与することにより、導体膜５が形成さ
れる。

【００１０】なお、図４（３）に示した導体膜５の形成
工程は、図４（２）に示した導電性ペースト４の充填工
程の前に実施されることもある。

【００１１】次に、図４（４）に示すように、複数枚の
セラミックグリーンシート２が積み重ねられ、積層方向
にプレスされることによって、生の積層体１が得られ
る。この生の積層体１において、貫通孔３内の導電性ペ
ースト４によって、ビアホール導体６が与えられる。

【００１２】この生の積層体１は、次いで、焼成される
ことによって、焼結後の積層体とされた後、この積層体
の外表面上に、必要に応じて、外部導体膜が形成された
り、この外部導体膜にめっきが施されたり、必要なチッ
プ部品が搭載されたりすることによって、多層セラミッ
ク基板が完成される。

【００１３】以上説明した製造方法では、セラミックグ
リーンシート２の１枚ごとに、貫通孔３を形成し、貫通
孔３に導電性ペースト４を充填した後、複数枚のセラミ
ックグリーンシート２を積み重ねることを行なっている
ので、セラミックグリーンシート２の積層枚数が増える
ほど、貫通孔３の形成工程および導電性ペースト４の充
填工程が増え、そのため、生の積層体１を得るために要
する時間が長くなり、結果として、多層セラミック基板
のコストアップの原因となる。

【００１４】また、セラミックグリーンシート２を積み
重ねるにあたって、セラミックグリーンシート２相互間
の位置合わせを厳密に行なわなければならない。なぜな
ら、複数枚のセラミックグリーンシート２の各々に形成
された貫通孔３に充填された導電性ペースト４が一連の
ビアホール導体６を構成する場合には、セラミックグリ
ーンシート２相互間の位置ずれは、ビアホール導体６に
おける導通不良を招くからである。

【００１５】また、図４では図示しないが、貫通孔３に
導電性ペースト４を充填するとき、通常、セラミックグ
リーンシート２の一方主面における貫通孔３の周囲にも
導電性ペースト４が付与されてしまう。この貫通孔３の
周囲の導電性ペースト４は、本来、不要な導体膜を形成
することになるが、貫通孔３の周囲に配置される回路要
素との短絡または電気的影響を避けるため、この不要な
導体膜と周囲の回路要素との間に十分に広い間隔を設け
ておかなければならない。しかしながら、このような広
い間隔は、多層セラミック基板の小型化を阻害してしま
う。

【００１６】これらの問題を解決し得るものとして、特
開平３−２８３５９５号公報には、生の積層体の一部と
なる、複数枚のセラミックグリーンシートを積み重ねた
後、貫通孔となるべき両端が開口とされた全貫通通路を
一括して形成し、この全貫通通路に導電性ペーストを充
填する工程を採用することが記載されている。

【００１７】図４を用いてより具体的に説明すると、生
の積層体１の下の部分を構成する４枚のセラミックグリ
ーンシート２については、まず、導体膜５を形成した
後、予め積み重ねてから、貫通孔３となるべき両端が開
口とされた全貫通通路を一括して形成し、この全貫通通
路に導電性ペースト４を充填する工程が採用される。

【００１８】他のセラミックグリーンシート２について
は、図４（１）ないし（３）に示すように、各セラミッ
クグリーンシート２に貫通孔３を形成し、貫通孔３に導
電性ペースト４を充填し、導体膜５を形成する工程が採
用される。

【００１９】そして、前述のように予め積み重ねられた
４枚のセラミックグリーンシート２上に、残りのセラミ
ックグリーンシート２を積み重ね、プレスすることによ
って、生の積層体１を得るようにしている。

【００２０】この従来技術によれば、生の積層体の一部
については、セラミックグリーンシートの１枚ごとに、
貫通孔を形成し、貫通孔に導電性ペーストを充填し、そ
の後、積み重ねる、というような工程を経る必要がない
ので、貫通孔形成工程および導電性ペースト充填工程の
数を少なくすることができるとともに、積み重ねにおけ
る位置ずれの問題を低減でき、それによるビアホール導
体の導通不良の問題を低減できる。

【００２１】

【発明が解決しようとする課題】しかしながら、特開平
３−２８３５９５号公報に記載の技術は、図４（４）に
示した生の積層体１の下の４枚のセラミックグリーンシ
ート２のように、すべての貫通孔３が、セラミックグリ
ーンシート２を積み重ねた状態において、両端が開口と
された全貫通通路を形成するものでなければ適用するこ
とが不可能である。

【００２２】そのため、多層セラミック基板の設計の多
様化に対応することができない。

【００２３】逆に、この従来技術をあえて適用しようと
すれば、多層セラミック基板の設計の自由度が阻害され
るという問題を招く。

【００２４】また、この従来技術を適用できるようにす
るため、すべての貫通孔が全貫通通路を与えるような態
様で生の積層体をより細分化することも考えられるが、
この場合には、この従来技術の前述したような効果が減
殺されてしまう。

【００２５】そこで、この発明の目的は、上述したよう
な問題を解決し得る積層型セラミック電子部品の製造方
法を提供しようとすることである。

【００２６】

【課題を解決するための手段】この発明は、複数枚のセ
ラミックグリーンシートを作製する、グリーンシート作
製工程と、特定のセラミックグリーンシート上に導体膜
を形成する、導体膜形成工程と、特定のセラミックグリ
ーンシートにビアホール導体またはスルーホール導体を
設けるための貫通孔を形成する、貫通孔形成工程と、ビ
アホール導体またはスルーホール導体を設けるため、貫
通孔に導電性ペースト充填する、導電性ペースト充填工
程と、複数枚のセラミックグリーンシートが積層された
生の積層体を作製する、積層体作製工程と、生の積層体
を焼成する、焼成工程とを備える、積層型セラミック電
子部品の製造方法に向けられるものであって、上述した
技術的課題を解決するため、次のような構成を備えるこ
とを特徴としている。

【００２７】すなわち、貫通孔形成工程は、複数枚のセ
ラミックグリーンシートを積層した状態で、貫通孔とな
るべき両端が開口とされた全貫通通路だけでなく、貫通
孔となるべき一方端のみが開口とされた半貫通通路を形
成する工程を含み、導電性ペースト充填工程は、これら
全貫通通路および半貫通通路に導電性ペーストを充填す
る工程を含むことを特徴としている。

【００２８】この発明において、積層体作製工程は、生
の積層体より少ない数のセラミックグリーンシートが積
層された少なくとも１つの予備積層体を作製する工程を
含んでいてもよい。この場合、貫通孔形成工程および導
電性ペースト充填工程は、予備積層体に対して実施さ
れ、積層体作製工程は、さらに、この予備積層体を他の
予備積層体および／またはセラミックグリーンシートと
ともに積み重ねる工程を含んでいる。

【００２９】生の積層体は、その両端がともに外部に露
出しない非貫通のビアホール導体を備えていてもよい。
この場合、予備積層体は、非貫通のビアホール導体を外
部に露出させ得るように生の積層体を分割した形態を有
していることが好ましい。

【００３０】上述の場合、生の積層体を分割する態様に
よって、非貫通のビアホール導体のための貫通孔が、予
備積層体において、半貫通通路によって与えられること
も、全貫通通路によって与えられることもあり得る。

【００３１】また、積層体作製工程は、複数個の予備積
層体を作製する工程を含んでいてもよい。

【００３２】上述の場合、貫通孔形成工程は、少なくと
も１つの予備積層体については、そこに全貫通通路のみ
を形成する工程を含むことがある。

【００３３】また、導体膜の少なくとも一部は、予備積
層体に備える複数枚のセラミックグリーンシートの間の
特定の界面に沿って位置されていることがある。

【００３４】この発明において、貫通孔形成工程および
導電性ペースト充填工程の前に、予備積層体を積層方向
にプレスする工程をさらに備えることが好ましい。

【００３５】貫通孔形成工程は、好ましくは、レーザ光
を照射することによって半貫通通路を形成する工程を含
む。

【００３６】また、貫通孔形成工程および導電性ペース
ト充填工程は、外側に向く少なくとも１つのセラミック
グリーンシートの主面をカバーフィルムによって覆った
状態で実施されることが好ましい。

【００３７】上述のカバーフィルムは、グリーンシート
作製工程において、セラミックグリーンシートをその上
で成形するために用いたキャリアフィルムによって与え
られてもよい。

【００３８】

【発明の実施の形態】図１は、この発明の第１の実施形
態による積層型セラミック電子部品の製造方法、より特
定的には、多層セラミック基板の製造方法を説明するた
めのものである。

【００３９】図１（５）には、生の積層体１１が示さ
れ、この生の積層体１１を得るため、図１（１）ないし
（４）に示した各工程が順次実施され、また、生の積層
体１１が焼成される工程を経て、目的とする多層セラミ
ック基板が得られる。

【００４０】図１（５）と図４（４）とを比較すればわ
かるように、生の積層体１１は、前述した生の積層体１
と実質的に同じ構造を有している。これは、従来技術と
の対比で、この実施形態をより容易に説明するためのも
のである。

【００４１】生の積層体１１は、複数枚のセラミックグ
リーンシート１２をもって構成される積層構造を有して
いる。また、生の積層体１１は、配線導体として、特定
のセラミックグリーンシート１２を貫通するように延び
るビアホール導体１３、およびセラミックグリーンシー
ト１２間の特定の界面に沿って延びる導体膜１４を備え
ている。いくつかのビアホール導体１３のうち、ビアホ
ール導体１３（ａ）については、その両端がともに外部
に露出しない非貫通のビアホール導体となっている。そ
の他のビアホール導体１３については、その一方端が外
部に露出している。

【００４２】このような生の積層体１１を得るため、次
のような工程が実施される。

【００４３】まず、図１（１）を参照して、複数枚のセ
ラミックグリーンシート１２が作製される。

【００４４】次に、特定のセラミックグリーンシート１
２上に導体膜１４が形成される。導体膜１４の形成に
は、たとえば、銀、銅またはニッケル等を導電成分とし
て含む導電性ペーストを用い、これをスクリーン印刷法
等によって付与する方法、あるいは、蒸着法、スパッタ
リング法、フォトリソグラフィ法等が採用される。

【００４５】次に、複数枚のセラミックグリーンシート
１２は、２つのグループに分けられ、各グループについ
て積み重ねられ、それによって、図１（２）に示すよう
に、第１および第２の予備積層体１５および１６がそれ
ぞれ作製される。これら予備積層体１５および１６は、
この段階で、積層方向にプレスされ、セラミックグリー
ンシート１２相互間の密着性を高めておくことが好まし
い。

【００４６】このようにして第１および第２の予備積層
体１５および１６が得られたとき、導体膜１４の少なく
とも一部は、第１および第２の予備積層体１５および１
６に備える複数枚のセラミックグリーンシート１２の間
の界面に沿って位置されていることになる。

【００４７】また、図１（２）に示すように、外側に向
く少なくとも１つのセラミックグリーンシート１２の主
面を覆うように、すなわち、この実施形態では、予備積
層体１５および１６の各々の両主面を覆うように、カバ
ーフィルム１７を配置した状態とすることが好ましい。

【００４８】カバーフィルム１７は、予備積層体１５お
よび１６を得た後、これを貼り付けるようにしても、あ
るいは、セラミックグリーンシート１２を成形する際に
用いたキャリアフィルムをそのままカバーフィルム１７
として用いるようにしてもよい。

【００４９】後者の場合、セラミックスラリーをキャリ
アフィルム上にシート状に付与することによって、セラ
ミックグリーンシート１２を成形し、このキャリアフィ
ルムによって裏打ちされた状態で、セラミックグリーン
シート１２上に導体膜１４が形成され、特定のセラミッ
クグリーンシートについては、それを積み重ねることに
よって予備積層体１５または１６を構成した後も、キャ
リアフィルムが剥離されずに残され、それがカバーフィ
ルム１７として用いられる。

【００５０】次に、図１（３）に示すように、特定のセ
ラミックグリーンシート１２にビアホール導体を設ける
ための貫通孔１８を形成する、貫通孔形成工程が実施さ
れる。この貫通孔形成工程は、複数枚のセラミックグリ
ーンシート１２を積層した状態にある第１および第２の
予備積層体１５および１６の各々に対して一括して実施
され、第１の予備積層体１５については、両端が開口と
された全貫通通路１９ばかりでなく、一方端のみが開口
とされた半貫通通路２０も形成され、第２の予備積層体
１６については、両端が開口とされた全貫通通路２１の
みが形成される。

【００５１】このような貫通孔形成工程は、カバーフィ
ルム１７によって覆われた状態で実施されるので、上述
した全貫通通路１９および２１ならびに半貫通通路２０
は、カバーフィルム１７をも貫通するように設けられ
る。したがって、カバーフィルム１７の材質としては、
このような穴あけに適したものであることが好ましく、
たとえばポリエチレンテレフタレートが用いられる。

【００５２】貫通孔形成工程では、たとえば、レーザ
（ＣＯ₂ 、ＹＡＧ、エキシマ等）、パンチ金型、ドリリ
ング等を適用することができる。しかしながら、特に半
貫通通路２０を形成するにあたっては、レーザ光を照射
する方法を適用することが好ましい。なぜなら、半貫通
通路２０の場合には、その深さを正確に制御する必要が
あるが、レーザ光の照射によれば、このような深さの制
御が比較的容易であるからである。

【００５３】第１の予備積層体１５には、上方に開口を
向ける半貫通通路２０と下方に開口を向ける半貫通通路
２０とを形成する必要があるため、貫通孔形成工程にあ
たっては、上方からの穴あけと下方からの穴あけとが実
施される。なお、全貫通通路１９および２１の形成は、
通常、上下いずれかの方向からの穴あけを行なえば可能
であるが、上方からと下方からの双方の穴あけを行なっ
てもよい。

【００５４】次に、図１（４）に示すように、全貫通通
路１９および２１ならびに半貫通通路２０に導電性ペー
スト２２を充填する、導電性ペースト充填工程が実施さ
れる。導電性ペースト２２は、たとえば、導電成分とし
て、銀、パラジウム、銅またはニッケル等を含むものが
用いられる。

【００５５】この導電性ペースト２２の充填にあたって
は、たとえば、カバーフィルム１７上に導電性ペースト
２２を付与し、スキージ（図示せず。）を作動させるこ
とによって、この導電性ペースト２２を全貫通通路１９
および２１ならびに半貫通通路２０内に埋め込む方法、
または、ディスペンサ（図示せず。）を用いて、導電性
ペースト２２を全貫通通路１９および２１ならびに半貫
通通路２０内へ注入する方法等を適用することができ
る。

【００５６】この導電性ペースト充填工程も、第１の予
備積層体１５については、上方からと下方からの各々に
ついて行なう必要がある。

【００５７】また、全貫通通路１９および２１に導電性
ペースト２２を充填しようとする場合、全貫通通路１９
および２１の各々の一方開口側から真空吸引を実施しな
がら、他方開口側から導電性ペースト２２を埋め込みま
たは注入するようにすれば、全貫通通路１９および２１
への導電性ペースト２２の充填を能率的に行なうことが
できる。

【００５８】上述した導電性ペースト充填工程におい
て、カバーフィルム１７は、予備積層体１５および１６
の表面が導電性ペースト２２によって汚されることを防
止するように作用している。

【００５９】導電性ペースト充填工程を終えた後、カバ
ーフィルム１７は、予備積層体１５および１６から剥離
され除去される。

【００６０】次に、図１（５）に示すように、第１の予
備積層体１５と第２の予備積層体１６とが互いに位置合
わせされながら積み重ねられ、次いで積層方向にプレス
され、それによって生の積層体１１が得られる。この生
の積層体１１において、貫通孔１８内の導電性ペースト
２２によって、ビアホール導体１３が与えられる。

【００６１】種々のビアホール導体１３のうち、前述し
たように、ビアホール導体１３（ａ）は、その両端がと
もに外部に露出しない非貫通のものである。生の積層体
１１を与える予備積層体１５および１６の分割の態様
は、このような非導通のビアホール導体１３（ａ）を外
部に露出させ得るように選ばれる。

【００６２】なお、非貫通のビアホール導体１３（ａ）
を外部に露出させ得るような生の積層体１１の分割態様
として、図示した態様のほか、セラミックグリーンシー
ト１２の上から１枚目と２枚目との間で分割するように
しても、上から２枚目と３枚目との間で分割するように
してもよい。

【００６３】次に、生の積層体１１を焼成する、焼成工
程が実施される。この焼成工程の結果、生の積層体１１
は、焼結された積層体となり、また、ビアホール導体１
３および導体膜１４においても焼結が達成される。

【００６４】次に、必要に応じて、積層体の外表面上
に、外部導体膜が形成され、めっき処理が施され、所望
のチップ部品が搭載されることによって、多層セラミッ
ク基板が完成される。

【００６５】図２は、この発明の第２の実施形態を説明
するための図１に相当する図である。図２において、図
１に示した要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。なお、図２では図示され
ないが、この実施形態においても、図１に示したカバー
フィルム１７が用いられてもよい。

【００６６】図１に示した実施形態の場合と同様、図２
（１）に示すように、複数枚のセラミックグリーンシー
ト１２を作製する、グリーンシート作製工程と、特定の
セラミックグリーンシート１２上に導体膜１４を形成す
る、導体膜形成工程とが実施される。

【００６７】次に、図２（２）に示すように、複数枚の
セラミックグリーンシート１２は、３つのグループに分
けられ、第１のグループは、１枚のセラミックグリーン
シート１２によって構成され、第２のグループは、第１
の予備積層体２５となるように積層された２枚のセラミ
ックグリーンシート１２によって構成され、第３のグル
ープは、第２の予備積層体２６となるように積層された
４枚のセラミックグリーンシート１２によって構成され
る。

【００６８】第１および第２の予備積層体２５および２
６の作製方法については、図１に示した実施形態におけ
る第１および第２の予備積層体１５および１６の作製方
法と実質的に同様である。

【００６９】次に、図２（３）に示すように、貫通孔形
成工程が実施される。最も上のセラミックグリーンシー
ト１２については、単に貫通孔１８が形成されるだけで
ある。第１の予備積層体２５については、貫通孔１８と
なるべき両端が開口とされた全貫通通路２７および一方
端のみが開口とされた半貫通通路２８の双方が形成され
る。また、第２の予備積層体２６については、両端が開
口とされた全貫通通路２９のみが形成される。

【００７０】これら全貫通通路２７および２９ならびに
半貫通通路２８の形成方法は、図１に示した実施形態に
おける全貫通通路１９および２１ならびに半貫通通路２
０の形成方法と実質的に同様である。

【００７１】次に、図２（４）に示すように、導電性ペ
ースト充填工程が実施される。すなわち、最も上のセラ
ミックグリーンシート１２の貫通孔１８、第１の予備積
層体２５の全貫通通路２７および半貫通通路２８ならび
に第２の予備積層体２６の全貫通通路２９の各々に、図
１に示した実施形態の場合と同様の方法により、導電性
ペースト２２が充填され、それによって、ビアホール導
体１３またはその一部が設けられる。

【００７２】次に、図２（５）に示すように、最も上の
セラミックグリーンシート１７、第１の予備積層体２５
および第２の予備積層体２６が積み重ねられ、次いで積
層方向にプレスされることによって、生の積層体１１が
得られる。

【００７３】以後、図１に示した実施形態の場合と同様
の工程を実施すれば、目的とする多層セラミック基板を
得ることができる。

【００７４】図２に示した実施形態を掲げた意義は、貫
通孔１８の形成の容易さや導電性ペースト２２の充填の
容易さ等を考慮して、得ようとする生の積層体１１の分
割の態様を種々の変更することができ、また、分割の結
果、必ずしも予備積層体だけでなく、単に１枚のセラミ
ックグリーンシートのみを取り扱うようにしてもよいこ
とを明らかにすることにある。

【００７５】図３は、この発明の第３の実施形態を説明
するための図１に相当する図である。図３において、図
１に示した要素に相当する要素には同様の参照符号を付
し、重複する説明は省略する。なお、図３では図示され
ないが、この実施形態においても、図１に示したカバー
フィルム１７が用いられてもよい。

【００７６】図３（４）に示すように、得ようとする生
の積層体３１は、上述した生の積層体１１とは異なり、
その両端がともに外部に露出しない非貫通のビアホール
導体を備えていない。このような場合には、前述した実
施形態の場合とは異なり、予備積層体を予め作製する必
要はない。また、この実施形態において得ようとする生
の積層体３１は、ビアホール導体１３だけでなく、スル
ーホール導体３２を備えている。

【００７７】まず、前述した第１および第２の実施形態
の場合と同様、図３（１）に示すように、複数枚のセラ
ミックグリーンシート１２を作製する、グリーンシート
作製工程と、特定のセラミックグリーンシート１２上に
導体膜１４を形成する、導体膜形成工程とが実施され
る。

【００７８】次に、図３（２）に示すように、すべての
セラミックグリーンシート１２が積み重ねられる。この
状態において、積層方向にプレスし、セラミックグリー
ンシート１２相互間の密着性を高めておくことが好まし
い。

【００７９】次に、図３（３）に示すように、貫通孔１
８となるべき両端が開口とされた全貫通通路３３および
一方端のみが開口とされた半貫通通路３４の双方が形成
される。これら全貫通通路３３および半貫通通路３４の
形成にあたっては、前述した第１の実施形態における全
貫通通路１９および半貫通通路２０の形成方法と実質的
に同じ方法を適用することができる。

【００８０】次に、図３（４）に示すように、全貫通通
路３３および半貫通通路３４に導電性ペースト２２が充
填され、それによって、スルーホール導体３２およびビ
アホール導体１３が設けられた生の積層体３１が得られ
る。

【００８１】その後、第１および第２の実施形態の場合
と同様の工程を経て、多層セラミック基板を得ることが
できる。

【００８２】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他種
々の変形例が可能である。

【００８３】たとえば、生の積層体におけるビアホール
導体および／またはスルーホール導体ならびに導体膜の
形成態様については、目的とする積層型セラミック電子
部品に必要な設計に応じて、任意に変更することができ
る。

【００８４】また、生の積層体におけるセラミックグリ
ーンシートの積層数についても、目的とする積層型セラ
ミック電子部品の設計に応じて任意に変更することがで
きる。

【００８５】また、この発明は、多層セラミック基板に
限らず、複数層のセラミック層の間の特定の界面に沿っ
て導体膜が形成され、また、特定のセラミック層を貫通
するように延びるビアホール導体および／またはスルー
ホール導体を備えるものであれば、他の積層型セラミッ
ク電子部品に対しても適用することができる。

【００８６】

【発明の効果】以上のように、この発明によれば、ビア
ホール導体またはスルーホール導体を設けるための貫通
孔を形成するにあたって、複数枚のセラミックグリーン
シートを積層した状態で、貫通孔となるべき両端が開口
とされた全貫通通路だけでなく、一方端のみが開口とさ
れた半貫通通路をも形成し、これら全貫通通路および半
貫通通路に導電性ペーストを充填することによって、ビ
アホール導体またはスルーホール導体を設けるようにし
ているので、ビアホール導体およびスルーホール導体に
ついての設計の多様化に対応しながら、一括して貫通孔
を形成することができるセラミックグリーンシートの積
層数を増加させることができる。

【００８７】したがって、ビアホール導体またはスルー
ホール導体を設けるための貫通孔形成工程および導電性
ペースト充填工程の数を低減でき、そのため、積層型セ
ラミック電子部品の能率的な製造が可能であり、また、
セラミックグリーンシートの積み重ねにあたって、貫通
孔の位置合わせ不良によるビアホール導体またはスルー
ホール導体の導通不良の問題を低減できる、といった貫
通孔の一括形成による効果を、より複雑なビアホール導
体またはスルーホール導体の形成状態を必要とする積層
型セラミック電子部品の製造においても発揮させること
ができる。

【００８８】この発明において、得ようとする生の積層
体より少ない数のセラミックグリーンシートが積層され
た少なくとも１つの予備積層体を作製した上で、この予
備積層体に全貫通通路および半貫通通路を形成するよう
にすれば、積層型セラミック電子部品におけるビアホー
ル導体の形成状態のより複雑化に対応することが可能と
なる。たとえば、得ようとする生の積層体において、そ
の両端がともに外部に露出しない非貫通のビアホール導
体を設けなければならない場合であっても、この非貫通
のビアホール導体を外部に露出させ得るように生の積層
体を分割した形態を有する予備積層体を作製すれば、こ
のような非貫通のビアホール導体を、この発明による特
徴的な一括形成によって設けることが可能になる。

【００８９】また、この発明において、貫通孔形成工程
および導電性ペースト充填工程の前に、予備積層体を積
層方向にプレスするようにすれば、これら貫通孔形成工
程および導電性ペースト充填工程において、予備積層体
に備える複数枚のセラミックグリーンシート相互間の密
着性を高めることができ、これらセラミックグリーンシ
ートが不所望にも互いに位置ずれすることを有利に防止
することができる。

【００９０】また、少なくとも半貫通通路を形成するた
め、レーザ光を照射する方法を適用すれば、半貫通通路
の深さを容易に制御することができるので、半貫通通路
を適正な状態で形成することが容易になる。

【００９１】また、この発明において、貫通孔形成工程
および導電性ペースト充填工程が、外側に向く少なくと
も１つのセラミックグリーンシートの主面をカバーフィ
ルムによって覆った状態で実施されると、外側に向くセ
ラミックグリーンシートの主面を、不所望にも、導電性
ペーストによって汚されてしまうことを防止することが
できる。

【００９２】上述のカバーフィルムを、セラミックグリ
ーンシートの成形時に用いたキャリアフィルムによって
与えるようにすれば、材料の節約とともに、カバーフィ
ルムを貼り付けるための特別な工程を省略することがで
きる。

【図面の簡単な説明】

【図１】この発明の第１の実施形態による積層型セラミ
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。

【図２】この発明の第２の実施形態による積層型セラミ
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。

【図３】この発明の第３の実施形態による積層型セラミ
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。

【図４】この発明にとって興味ある従来の積層型セラミ
ック電子部品の製造方法に備える典型的な工程を順次図
解的に示す断面図である。

【符号の説明】

１１，３１ 生の積層体 １２ セラミックグリーンシート １３ ビアホール導体 １３（ａ） 非貫通のビアホール導体 １４ 導体膜 １５，１６，２５，２６ 予備積層体 １７ カバーフィルム １８ 貫通孔 １９，２１，２７，２９，３３ 全貫通通路 ２０，２８，３４ 半貫通通路 ２２ 導電性ペースト ３２ スルーホール導体

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 3/40 Ｈ０５Ｋ 3/40 Ｋ Ｆターム(参考） 4G055 AA08 AB01 AC09 BA83 5E317 AA24 BB04 BB11 CC17 CC25 CD32 GG16 5E346 AA12 AA15 AA38 AA42 AA43 BB01 CC17 CC31 DD34 EE24 FF18 GG06 GG08 HH33

Claims (12)

【特許請求の範囲】
1. 【請求項１】 複数枚のセラミックグリーンシートを作
   製する、グリーンシート作製工程と、 特定の前記セラミックグリーンシート上に導体膜を形成
   する、導体膜形成工程と、 特定の前記セラミックグリーンシートにビアホール導体
   またはスルーホール導体を設けるための貫通孔を形成す
   る、貫通孔形成工程と、 ビアホール導体またはスルーホール導体を設けるため、
   前記貫通孔に導電性ペーストを充填する、導電性ペース
   ト充填工程と、 複数枚の前記セラミックグリーンシートが積層された生
   の積層体を作製する、積層体作製工程と、 前記生の積層体を焼成する、焼成工程とを備える、積層
   型セラミック電子部品の製造方法であって、 前記貫通孔形成工程は、複数枚の前記セラミックグリー
   ンシートを積層した状態で、前記貫通孔となるべき両端
   が開口とされた全貫通通路および一方端のみが開口とさ
   れた半貫通通路の双方を形成する工程を含み、 前記導電性ペースト充填工程は、前記全貫通通路および
   前記半貫通通路に導電性ペーストを充填する工程を含
   む、積層型セラミック電子部品の製造方法。
2. 【請求項２】 前記積層体作製工程は、前記生の積層体
   より少ない数の前記セラミックグリーンシートが積層さ
   れた少なくとも１つの予備積層体を作製する工程を含
   み、前記貫通孔形成工程および前記導電性ペースト充填
   工程は、前記予備積層体に対して実施され、前記積層体
   作製工程は、さらに、前記予備積層体を他の予備積層体
   および／またはセラミックグリーンシートとともに積み
   重ねる工程を含む、請求項１に記載の積層型セラミック
   電子部品の製造方法。
3. 【請求項３】 前記生の積層体は、その両端がともに外
   部に露出しない非貫通のビアホール導体を備え、前記予
   備積層体は、前記非貫通のビアホール導体を外部に露出
   させ得るように前記生の積層体を分割した形態を有して
   いる、請求項２に記載の積層型セラミック電子部品の製
   造方法。
4. 【請求項４】 前記非貫通のビアホール導体のための前
   記貫通孔は、前記予備積層体において、前記半貫通通路
   によって与えられる、請求項３に記載の積層型セラミッ
   ク電子部品の製造方法。
5. 【請求項５】 前記非貫通のビアホール導体のための前
   記貫通孔は、前記予備積層体において、前記全貫通通路
   によって与えられる、請求項３に記載の積層型セラミッ
   ク電子部品の製造方法。
6. 【請求項６】 前記積層体作製工程は、複数個の前記予
   備積層体を作製する工程を含む、請求項２ないし５のい
   ずれかに記載の積層型セラミック電子部品の製造方法。
7. 【請求項７】 前記貫通孔形成工程は、少なくとも１つ
   の前記予備積層体に前記全貫通通路のみを形成する工程
   を含む、請求項６に記載の積層型セラミック電子部品の
   製造方法。
8. 【請求項８】 前記導体膜の少なくとも一部は、前記予
   備積層体に備える複数枚の前記セラミックグリーンシー
   トの間の特定の界面に沿って位置されている、請求項２
   ないし７のいずれかに記載の積層型セラミック電子部品
   の製造方法。
9. 【請求項９】 前記貫通孔形成工程および前記導電性ペ
   ースト充填工程の前に、前記予備積層体を積層方向にプ
   レスする工程をさらに備える、請求項２ないし８のいず
   れかに記載の積層型セラミック電子部品の製造方法。
10. 【請求項１０】 前記貫通孔形成工程は、レーザ光を照
    射することによって前記半貫通通路を形成する工程を含
    む、請求項１ないし９のいずれかに記載の積層型セラミ
    ック電子部品の製造方法。
11. 【請求項１１】 前記貫通孔形成工程および前記導電性
    ペースト充填工程は、外側に向く少なくとも１つの前記
    セラミックグリーンシートの主面をカバーフィルムによ
    って覆った状態で実施される、請求項１ないし１０のい
    ずれかに記載の積層型セラミック電子部品の製造方法。
12. 【請求項１２】 前記グリーンシート作製工程は、前記
    セラミックグリーンシートをキャリアフィルム上で成形
    する工程を含み、前記カバーフィルムは、前記キャリア
    フィルムによって与えられる、請求項１１に記載の積層
    型セラミック電子部品の製造方法。