JP3932827B2 - 積層型セラミック電子部品の製造方法 - Google Patents
積層型セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP3932827B2 JP3932827B2 JP2001144414A JP2001144414A JP3932827B2 JP 3932827 B2 JP3932827 B2 JP 3932827B2 JP 2001144414 A JP2001144414 A JP 2001144414A JP 2001144414 A JP2001144414 A JP 2001144414A JP 3932827 B2 JP3932827 B2 JP 3932827B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- passage
- ceramic green
- conductive paste
- laminate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Ceramic Capacitors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、ビアホール導体および／またはスルーホール導体が設けられた積層型セラミック電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品として、たとえば多層セラミック基板がある。多層セラミック基板は、複数層のセラミック層をもって構成される積層構造を有する積層体を備えている。
【０００３】
積層体には、配線導体が設けられ、これをもって所望の回路を構成するようにされている。配線導体としては、特定のセラミック層を貫通するように延びるビアホール導体やセラミック層の主面に沿って延びる導体膜等があり、導体膜としては、積層体の内部に形成される内部導体膜および積層体の外表面上に形成される外部導体膜がある。
【０００４】
図４には、多層セラミック基板の従来の一般的な製造方法が示されている。
【０００５】
図４（４）には、生の積層体１が示され、この生の積層体１を得るため、図４（１）ないし（３）にそれぞれ示した工程が順次実施され、また、生の積層体１を焼成する工程を経て、目的とする多層セラミック基板が得られる。
【０００６】
まず、図４（１）を参照して、複数枚のセラミックグリーンシート２が作製され、特定のセラミックグリーンシート２には、ビアホール導体またはスルーホール導体を設けるための貫通孔３が形成される。
【０００７】
なお、図４に示した例では、貫通孔３は、すべてのセラミックグリーンシート２に形成され、また、これら貫通孔３は、すべて、ビアホール導体を設けるためのものである。
【０００８】
次に、図４（２）に示すように、貫通孔３に導電性ペースト４が充填される。
【０００９】
次に、図４（３）に示すように、特定のセラミックグリーンシート２上に、たとえば導電性ペーストを印刷により付与することにより、導体膜５が形成される。
【００１０】
なお、図４（３）に示した導体膜５の形成工程は、図４（２）に示した導電性ペースト４の充填工程の前に実施されることもある。
【００１１】
次に、図４（４）に示すように、複数枚のセラミックグリーンシート２が積み重ねられ、積層方向にプレスされることによって、生の積層体１が得られる。この生の積層体１において、貫通孔３内の導電性ペースト４によって、ビアホール導体６が与えられる。
【００１２】
この生の積層体１は、次いで、焼成されることによって、焼結後の積層体とされた後、この積層体の外表面上に、必要に応じて、外部導体膜が形成されたり、この外部導体膜にめっきが施されたり、必要なチップ部品が搭載されたりすることによって、多層セラミック基板が完成される。
【００１３】
以上説明した製造方法では、セラミックグリーンシート２の１枚ごとに、貫通孔３を形成し、貫通孔３に導電性ペースト４を充填した後、複数枚のセラミックグリーンシート２を積み重ねることを行なっているので、セラミックグリーンシート２の積層枚数が増えるほど、貫通孔３の形成工程および導電性ペースト４の充填工程が増え、そのため、生の積層体１を得るために要する時間が長くなり、結果として、多層セラミック基板のコストアップの原因となる。
【００１４】
また、セラミックグリーンシート２を積み重ねるにあたって、セラミックグリーンシート２相互間の位置合わせを厳密に行なわなければならない。なぜなら、複数枚のセラミックグリーンシート２の各々に形成された貫通孔３に充填された導電性ペースト４が一連のビアホール導体６を構成する場合には、セラミックグリーンシート２相互間の位置ずれは、ビアホール導体６における導通不良を招くからである。
【００１５】
また、図４では図示しないが、貫通孔３に導電性ペースト４を充填するとき、通常、セラミックグリーンシート２の一方主面における貫通孔３の周囲にも導電性ペースト４が付与されてしまう。この貫通孔３の周囲の導電性ペースト４は、本来、不要な導体膜を形成することになるが、貫通孔３の周囲に配置される回路要素との短絡または電気的影響を避けるため、この不要な導体膜と周囲の回路要素との間に十分に広い間隔を設けておかなければならない。しかしながら、このような広い間隔は、多層セラミック基板の小型化を阻害してしまう。
【００１６】
これらの問題を解決し得るものとして、特開平３−２８３５９５号公報には、生の積層体の一部となる、複数枚のセラミックグリーンシートを積み重ねた後、貫通孔となるべき両端が開口とされた全貫通通路を一括して形成し、この全貫通通路に導電性ペーストを充填する工程を採用することが記載されている。
【００１７】
図４を用いてより具体的に説明すると、生の積層体１の下の部分を構成する４枚のセラミックグリーンシート２については、まず、導体膜５を形成した後、予め積み重ねてから、貫通孔３となるべき両端が開口とされた全貫通通路を一括して形成し、この全貫通通路に導電性ペースト４を充填する工程が採用される。
【００１８】
他のセラミックグリーンシート２については、図４（１）ないし（３）に示すように、各セラミックグリーンシート２に貫通孔３を形成し、貫通孔３に導電性ペースト４を充填し、導体膜５を形成する工程が採用される。
【００１９】
そして、前述のように予め積み重ねられた４枚のセラミックグリーンシート２上に、残りのセラミックグリーンシート２を積み重ね、プレスすることによって、生の積層体１を得るようにしている。
【００２０】
この従来技術によれば、生の積層体の一部については、セラミックグリーンシートの１枚ごとに、貫通孔を形成し、貫通孔に導電性ペーストを充填し、その後、積み重ねる、というような工程を経る必要がないので、貫通孔形成工程および導電性ペースト充填工程の数を少なくすることができるとともに、積み重ねにおける位置ずれの問題を低減でき、それによるビアホール導体の導通不良の問題を低減できる。
【００２１】
【発明が解決しようとする課題】
しかしながら、特開平３−２８３５９５号公報に記載の技術は、図４（４）に示した生の積層体１の下の４枚のセラミックグリーンシート２のように、すべての貫通孔３が、セラミックグリーンシート２を積み重ねた状態において、両端が開口とされた全貫通通路を形成するものでなければ適用することが不可能である。
【００２２】
そのため、多層セラミック基板の設計の多様化に対応することができない。
【００２３】
逆に、この従来技術をあえて適用しようとすれば、多層セラミック基板の設計の自由度が阻害されるという問題を招く。
【００２４】
また、この従来技術を適用できるようにするため、すべての貫通孔が全貫通通路を与えるような態様で生の積層体をより細分化することも考えられるが、この場合には、この従来技術の前述したような効果が減殺されてしまう。
【００２５】
そこで、この発明の目的は、上述したような問題を解決し得る積層型セラミック電子部品の製造方法を提供しようとすることである。
【００２６】
【課題を解決するための手段】
この発明は、複数枚のセラミックグリーンシートを作製する、グリーンシート作製工程と、特定のセラミックグリーンシート上に導体膜を形成する、導体膜形成工程と、特定のセラミックグリーンシートにビアホール導体またはスルーホール導体を設けるための貫通孔を形成する、貫通孔形成工程と、ビアホール導体またはスルーホール導体を設けるため、貫通孔に導電性ペースト充填する、導電性ペースト充填工程と、複数枚のセラミックグリーンシートが積層された生の積層体を作製する、積層体作製工程と、生の積層体を焼成する、焼成工程とを備える、積層型セラミック電子部品の製造方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２７】
すなわち、積層体作製工程は、生の積層体より少ない数のセラミックグリーンシートがそれぞれ積層された少なくとも第１および第２の予備積層体を作製する工程と、導電性ペースト充填工程の後、少なくとも第１および第２の予備積層体を積み重ねる工程とを含むことを特徴としている。
また、貫通孔形成工程は、複数枚のセラミックグリーンシートを積層した状態で、貫通孔となるべき両端が開口とされた全貫通通路だけでなく、貫通孔となるべき一方端のみが開口とされた半貫通通路を形成する工程を含むものであって、当該貫通孔形成工程において、第１の予備積層体には、一方主面側に開口を向けた半貫通通路と他方主面側に開口を向けた半貫通通路とが形成され、第２の予備積層体には、全貫通通路が形成されることを特徴としている。
【００２８】
また、導電性ペースト充填工程は、全貫通通路および半貫通通路に導電性ペーストを充填する工程を含むことを特徴としている。
【００２９】
生の積層体は、その両端がともに外部に露出しない非貫通のビアホール導体を備えていてもよい。この場合、第１および第２の予備積層体は、非貫通のビアホール導体を外部に露出させ得るように生の積層体を分割した形態を有していることが好ましい。
【００３０】
上述の場合、生の積層体を分割する態様によって、非貫通のビアホール導体のための貫通孔が、第１の予備積層体において、半貫通通路によって与えられることがある。
【００３３】
また、導体膜の少なくとも一部は、予備積層体に備える複数枚のセラミックグリーンシートの間の特定の界面に沿って位置されていることがある。
【００３４】
この発明において、貫通孔形成工程および導電性ペースト充填工程の前に、予備積層体を積層方向にプレスする工程をさらに備えることが好ましい。
【００３５】
貫通孔形成工程は、好ましくは、レーザ光を照射することによって半貫通通路を形成する工程を含む。
【００３６】
また、貫通孔形成工程および導電性ペースト充填工程は、外側に向く少なくとも１つのセラミックグリーンシートの主面をカバーフィルムによって覆った状態で実施されることが好ましい。
【００３７】
上述のカバーフィルムは、グリーンシート作製工程において、セラミックグリーンシートをその上で成形するために用いたキャリアフィルムによって与えられてもよい。
【００３８】
【発明の実施の形態】
図１は、この発明の一実施形態による積層型セラミック電子部品の製造方法、より特定的には、多層セラミック基板の製造方法を説明するためのものである。
【００３９】
図１（５）には、生の積層体１１が示され、この生の積層体１１を得るため、図１（１）ないし（４）に示した各工程が順次実施され、また、生の積層体１１が焼成される工程を経て、目的とする多層セラミック基板が得られる。
【００４０】
図１（５）と図４（４）とを比較すればわかるように、生の積層体１１は、前述した生の積層体１と実質的に同じ構造を有している。これは、従来技術との対比で、この実施形態をより容易に説明するためのものである。
【００４１】
生の積層体１１は、複数枚のセラミックグリーンシート１２をもって構成される積層構造を有している。また、生の積層体１１は、配線導体として、特定のセラミックグリーンシート１２を貫通するように延びるビアホール導体１３、およびセラミックグリーンシート１２間の特定の界面に沿って延びる導体膜１４を備えている。いくつかのビアホール導体１３のうち、ビアホール導体１３（ａ）については、その両端がともに外部に露出しない非貫通のビアホール導体となっている。その他のビアホール導体１３については、その一方端が外部に露出している。
【００４２】
このような生の積層体１１を得るため、次のような工程が実施される。
【００４３】
まず、図１（１）を参照して、複数枚のセラミックグリーンシート１２が作製される。
【００４４】
次に、特定のセラミックグリーンシート１２上に導体膜１４が形成される。導体膜１４の形成には、たとえば、銀、銅またはニッケル等を導電成分として含む導電性ペーストを用い、これをスクリーン印刷法等によって付与する方法、あるいは、蒸着法、スパッタリング法、フォトリソグラフィ法等が採用される。
【００４５】
次に、複数枚のセラミックグリーンシート１２は、２つのグループに分けられ、各グループについて積み重ねられ、それによって、図１（２）に示すように、第１および第２の予備積層体１５および１６がそれぞれ作製される。これら予備積層体１５および１６は、この段階で、積層方向にプレスされ、セラミックグリーンシート１２相互間の密着性を高めておくことが好ましい。
【００４６】
このようにして第１および第２の予備積層体１５および１６が得られたとき、導体膜１４の少なくとも一部は、第１および第２の予備積層体１５および１６に備える複数枚のセラミックグリーンシート１２の間の界面に沿って位置されていることになる。
【００４７】
また、図１（２）に示すように、外側に向く少なくとも１つのセラミックグリーンシート１２の主面を覆うように、すなわち、この実施形態では、予備積層体１５および１６の各々の両主面を覆うように、カバーフィルム１７を配置した状態とすることが好ましい。
【００４８】
カバーフィルム１７は、予備積層体１５および１６を得た後、これを貼り付けるようにしても、あるいは、セラミックグリーンシート１２を成形する際に用いたキャリアフィルムをそのままカバーフィルム１７として用いるようにしてもよい。
【００４９】
後者の場合、セラミックスラリーをキャリアフィルム上にシート状に付与することによって、セラミックグリーンシート１２を成形し、このキャリアフィルムによって裏打ちされた状態で、セラミックグリーンシート１２上に導体膜１４が形成され、特定のセラミックグリーンシートについては、それを積み重ねることによって予備積層体１５または１６を構成した後も、キャリアフィルムが剥離されずに残され、それがカバーフィルム１７として用いられる。
【００５０】
次に、図１（３）に示すように、特定のセラミックグリーンシート１２にビアホール導体を設けるための貫通孔１８を形成する、貫通孔形成工程が実施される。この貫通孔形成工程は、複数枚のセラミックグリーンシート１２を積層した状態にある第１および第２の予備積層体１５および１６の各々に対して一括して実施され、第１の予備積層体１５については、両端が開口とされた全貫通通路１９ばかりでなく、一方端のみが開口とされた半貫通通路２０も形成され、第２の予備積層体１６については、両端が開口とされた全貫通通路２１のみが形成される。
【００５１】
このような貫通孔形成工程は、カバーフィルム１７によって覆われた状態で実施されるので、上述した全貫通通路１９および２１ならびに半貫通通路２０は、カバーフィルム１７をも貫通するように設けられる。したがって、カバーフィルム１７の材質としては、このような穴あけに適したものであることが好ましく、たとえばポリエチレンテレフタレートが用いられる。
【００５２】
貫通孔形成工程では、たとえば、レーザ（ＣＯ2 、ＹＡＧ、エキシマ等）、パンチ金型、ドリリング等を適用することができる。しかしながら、特に半貫通通路２０を形成するにあたっては、レーザ光を照射する方法を適用することが好ましい。なぜなら、半貫通通路２０の場合には、その深さを正確に制御する必要があるが、レーザ光の照射によれば、このような深さの制御が比較的容易であるからである。
【００５３】
第１の予備積層体１５には、上方に開口を向ける半貫通通路２０と下方に開口を向ける半貫通通路２０とを形成する必要があるため、貫通孔形成工程にあたっては、上方からの穴あけと下方からの穴あけとが実施される。なお、全貫通通路１９および２１の形成は、通常、上下いずれかの方向からの穴あけを行なえば可能であるが、上方からと下方からの双方の穴あけを行なってもよい。
【００５４】
次に、図１（４）に示すように、全貫通通路１９および２１ならびに半貫通通路２０に導電性ペースト２２を充填する、導電性ペースト充填工程が実施される。導電性ペースト２２は、たとえば、導電成分として、銀、パラジウム、銅またはニッケル等を含むものが用いられる。
【００５５】
この導電性ペースト２２の充填にあたっては、たとえば、カバーフィルム１７上に導電性ペースト２２を付与し、スキージ（図示せず。）を作動させることによって、この導電性ペースト２２を全貫通通路１９および２１ならびに半貫通通路２０内に埋め込む方法、または、ディスペンサ（図示せず。）を用いて、導電性ペースト２２を全貫通通路１９および２１ならびに半貫通通路２０内へ注入する方法等を適用することができる。
【００５６】
この導電性ペースト充填工程も、第１の予備積層体１５については、上方からと下方からの各々について行なう必要がある。
【００５７】
また、全貫通通路１９および２１に導電性ペースト２２を充填しようとする場合、全貫通通路１９および２１の各々の一方開口側から真空吸引を実施しながら、他方開口側から導電性ペースト２２を埋め込みまたは注入するようにすれば、全貫通通路１９および２１への導電性ペースト２２の充填を能率的に行なうことができる。
【００５８】
上述した導電性ペースト充填工程において、カバーフィルム１７は、予備積層体１５および１６の表面が導電性ペースト２２によって汚されることを防止するように作用している。
【００５９】
導電性ペースト充填工程を終えた後、カバーフィルム１７は、予備積層体１５および１６から剥離され除去される。
【００６０】
次に、図１（５）に示すように、第１の予備積層体１５と第２の予備積層体１６とが互いに位置合わせされながら積み重ねられ、次いで積層方向にプレスされ、それによって生の積層体１１が得られる。この生の積層体１１において、貫通孔１８内の導電性ペースト２２によって、ビアホール導体１３が与えられる。
【００６１】
種々のビアホール導体１３のうち、前述したように、ビアホール導体１３（ａ）は、その両端がともに外部に露出しない非貫通のものである。生の積層体１１を与える予備積層体１５および１６の分割の態様は、このような非導通のビアホール導体１３（ａ）を外部に露出させ得るように選ばれる。
【００６２】
なお、非貫通のビアホール導体１３（ａ）を外部に露出させ得るような生の積層体１１の分割態様として、図示した態様のほか、セラミックグリーンシート１２の上から１枚目と２枚目との間で分割するようにしても、上から２枚目と３枚目との間で分割するようにしてもよい。
【００６３】
次に、生の積層体１１を焼成する、焼成工程が実施される。この焼成工程の結果、生の積層体１１は、焼結された積層体となり、また、ビアホール導体１３および導体膜１４においても焼結が達成される。
【００６４】
次に、必要に応じて、積層体の外表面上に、外部導体膜が形成され、めっき処理が施され、所望のチップ部品が搭載されることによって、多層セラミック基板が完成される。
【００６５】
図２は、この発明の範囲外のものであるが、この発明においても採用し得る構成を一部に含む参考例を説明するための図１に相当する図である。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図２では図示されないが、この参考例においても、図１に示したカバーフィルム１７が用いられてもよい。
【００６６】
図１に示した実施形態の場合と同様、図２（１）に示すように、複数枚のセラミックグリーンシート１２を作製する、グリーンシート作製工程と、特定のセラミックグリーンシート１２上に導体膜１４を形成する、導体膜形成工程とが実施される。
【００６７】
次に、図２（２）に示すように、複数枚のセラミックグリーンシート１２は、３つのグループに分けられ、第１のグループは、１枚のセラミックグリーンシート１２によって構成され、第２のグループは、第１の予備積層体２５となるように積層された２枚のセラミックグリーンシート１２によって構成され、第３のグループは、第２の予備積層体２６となるように積層された４枚のセラミックグリーンシート１２によって構成される。
【００６８】
第１および第２の予備積層体２５および２６の作製方法については、図１に示した実施形態における第１および第２の予備積層体１５および１６の作製方法と実質的に同様である。
【００６９】
次に、図２（３）に示すように、貫通孔形成工程が実施される。最も上のセラミックグリーンシート１２については、単に貫通孔１８が形成されるだけである。第１の予備積層体２５については、貫通孔１８となるべき両端が開口とされた全貫通通路２７および一方端のみが開口とされた半貫通通路２８の双方が形成される。また、第２の予備積層体２６については、両端が開口とされた全貫通通路２９のみが形成される。
【００７０】
これら全貫通通路２７および２９ならびに半貫通通路２８の形成方法は、図１に示した実施形態における全貫通通路１９および２１ならびに半貫通通路２０の形成方法と実質的に同様である。
【００７１】
次に、図２（４）に示すように、導電性ペースト充填工程が実施される。すなわち、最も上のセラミックグリーンシート１２の貫通孔１８、第１の予備積層体２５の全貫通通路２７および半貫通通路２８ならびに第２の予備積層体２６の全貫通通路２９の各々に、図１に示した実施形態の場合と同様の方法により、導電性ペースト２２が充填され、それによって、ビアホール導体１３またはその一部が設けられる。
【００７２】
次に、図２（５）に示すように、最も上のセラミックグリーンシート１７、第１の予備積層体２５および第２の予備積層体２６が積み重ねられ、次いで積層方向にプレスされることによって、生の積層体１１が得られる。
【００７３】
以後、図１に示した実施形態の場合と同様の工程を実施すれば、目的とする多層セラミック基板を得ることができる。
【００７４】
図２に示した参考例を掲げた意義は、貫通孔１８の形成の容易さや導電性ペースト２２の充填の容易さ等を考慮して、得ようとする生の積層体１１の分割の態様を種々の変更することができ、また、分割の結果、必ずしも予備積層体だけでなく、単に１枚のセラミックグリーンシートのみを取り扱うようにしてもよいことを明らかにすることにある。
【００７５】
図３は、この発明の他の参考例を説明するための図１に相当する図である。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図３では図示されないが、この参考例においても、図１に示したカバーフィルム１７が用いられてもよい。
【００７６】
図３（４）に示すように、得ようとする生の積層体３１は、上述した生の積層体１１とは異なり、その両端がともに外部に露出しない非貫通のビアホール導体を備えていない。このような場合には、前述した実施形態の場合とは異なり、予備積層体を予め作製する必要はない。また、この参考例において得ようとする生の積層体３１は、ビアホール導体１３だけでなく、スルーホール導体３２を備えている。
【００７７】
まず、前述した実施形態および参考例の場合と同様、図３（１）に示すように、複数枚のセラミックグリーンシート１２を作製する、グリーンシート作製工程と、特定のセラミックグリーンシート１２上に導体膜１４を形成する、導体膜形成工程とが実施される。
【００７８】
次に、図３（２）に示すように、すべてのセラミックグリーンシート１２が積み重ねられる。この状態において、積層方向にプレスし、セラミックグリーンシート１２相互間の密着性を高めておくことが好ましい。
【００７９】
次に、図３（３）に示すように、貫通孔１８となるべき両端が開口とされた全貫通通路３３および一方端のみが開口とされた半貫通通路３４の双方が形成される。これら全貫通通路３３および半貫通通路３４の形成にあたっては、前述した第１の実施形態における全貫通通路１９および半貫通通路２０の形成方法と実質的に同じ方法を適用することができる。
【００８０】
次に、図３（４）に示すように、全貫通通路３３および半貫通通路３４に導電性ペースト２２が充填され、それによって、スルーホール導体３２およびビアホール導体１３が設けられた生の積層体３１が得られる。
【００８１】
その後、前述した実施形態および参考例の場合と同様の工程を経て、多層セラミック基板を得ることができる。
【００８２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
【００８３】
たとえば、生の積層体におけるビアホール導体および／またはスルーホール導体ならびに導体膜の形成態様については、目的とする積層型セラミック電子部品に必要な設計に応じて、任意に変更することができる。
【００８４】
また、生の積層体におけるセラミックグリーンシートの積層数についても、目的とする積層型セラミック電子部品の設計に応じて任意に変更することができる。
【００８５】
また、この発明は、多層セラミック基板に限らず、複数層のセラミック層の間の特定の界面に沿って導体膜が形成され、また、特定のセラミック層を貫通するように延びるビアホール導体および／またはスルーホール導体を備えるものであれば、他の積層型セラミック電子部品に対しても適用することができる。
【００８６】
【発明の効果】
以上のように、この発明によれば、ビアホール導体またはスルーホール導体を設けるための貫通孔を形成するにあたって、複数枚のセラミックグリーンシートを積層した状態で、貫通孔となるべき両端が開口とされた全貫通通路だけでなく、一方端のみが開口とされた半貫通通路をも形成し、これら全貫通通路および半貫通通路に導電性ペーストを充填することによって、ビアホール導体またはスルーホール導体を設けるようにしているので、ビアホール導体およびスルーホール導体についての設計の多様化に対応しながら、一括して貫通孔を形成することができるセラミックグリーンシートの積層数を増加させることができる。
【００８７】
したがって、ビアホール導体またはスルーホール導体を設けるための貫通孔形成工程および導電性ペースト充填工程の数を低減でき、そのため、積層型セラミック電子部品の能率的な製造が可能であり、また、セラミックグリーンシートの積み重ねにあたって、貫通孔の位置合わせ不良によるビアホール導体またはスルーホール導体の導通不良の問題を低減できる、といった貫通孔の一括形成による効果を、より複雑なビアホール導体またはスルーホール導体の形成状態を必要とする積層型セラミック電子部品の製造においても発揮させることができる。
【００８８】
また、この発明によれば、得ようとする生の積層体より少ない数のセラミックグリーンシートが積層された少なくとも第１および第２の予備積層体を作製した上で、第１の予備積層体には、一方主面側に開口を向けた半貫通通路と他方主面側に開口を向けた半貫通通路とを形成し、第２の予備積層体には、全貫通通路を形成するようにしているので、積層型セラミック電子部品におけるビアホール導体の形成状態のより複雑化に対応することが可能となる。たとえば、得ようとする生の積層体において、その両端がともに外部に露出しない非貫通のビアホール導体を設けなければならない場合であっても、この非貫通のビアホール導体を外部に露出させ得るように生の積層体を分割した形態を有する第１および第２の予備積層体を作製すれば、このような非貫通のビアホール導体を、この発明による特徴的な一括形成によって設けることが可能になる。
【００８９】
この発明において、貫通孔形成工程および導電性ペースト充填工程の前に、予備積層体を積層方向にプレスするようにすれば、これら貫通孔形成工程および導電性ペースト充填工程において、予備積層体に備える複数枚のセラミックグリーンシート相互間の密着性を高めることができ、これらセラミックグリーンシートが不所望にも互いに位置ずれすることを有利に防止することができる。
【００９０】
また、少なくとも半貫通通路を形成するため、レーザ光を照射する方法を適用すれば、半貫通通路の深さを容易に制御することができるので、半貫通通路を適正な状態で形成することが容易になる。
【００９１】
また、この発明において、貫通孔形成工程および導電性ペースト充填工程が、外側に向く少なくとも１つのセラミックグリーンシートの主面をカバーフィルムによって覆った状態で実施されると、外側に向くセラミックグリーンシートの主面を、不所望にも、導電性ペーストによって汚されてしまうことを防止することができる。
【００９２】
上述のカバーフィルムを、セラミックグリーンシートの成形時に用いたキャリアフィルムによって与えるようにすれば、材料の節約とともに、カバーフィルムを貼り付けるための特別な工程を省略することができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態による積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【図２】 この発明の範囲外のものであるが、この発明において採用し得る構成を一部に含む参考例としての積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【図３】 この発明の他の参考例としての積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【図４】この発明にとって興味ある従来の積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【符号の説明】
１１，３１ 生の積層体
１２ セラミックグリーンシート
１３ ビアホール導体
１３（ａ） 非貫通のビアホール導体
１４ 導体膜
１５，１６，２５，２６ 予備積層体
１７ カバーフィルム
１８ 貫通孔
１９，２１，２７，２９，３３ 全貫通通路
２０，２８，３４ 半貫通通路
２２ 導電性ペースト
３２ スルーホール導体
【発明の属する技術分野】
この発明は、積層型セラミック電子部品の製造方法に関するもので、特に、ビアホール導体および／またはスルーホール導体が設けられた積層型セラミック電子部品の製造方法に関するものである。
【０００２】
【従来の技術】
この発明にとって興味ある積層型セラミック電子部品として、たとえば多層セラミック基板がある。多層セラミック基板は、複数層のセラミック層をもって構成される積層構造を有する積層体を備えている。
【０００３】
積層体には、配線導体が設けられ、これをもって所望の回路を構成するようにされている。配線導体としては、特定のセラミック層を貫通するように延びるビアホール導体やセラミック層の主面に沿って延びる導体膜等があり、導体膜としては、積層体の内部に形成される内部導体膜および積層体の外表面上に形成される外部導体膜がある。
【０００４】
図４には、多層セラミック基板の従来の一般的な製造方法が示されている。
【０００５】
図４（４）には、生の積層体１が示され、この生の積層体１を得るため、図４（１）ないし（３）にそれぞれ示した工程が順次実施され、また、生の積層体１を焼成する工程を経て、目的とする多層セラミック基板が得られる。
【０００６】
まず、図４（１）を参照して、複数枚のセラミックグリーンシート２が作製され、特定のセラミックグリーンシート２には、ビアホール導体またはスルーホール導体を設けるための貫通孔３が形成される。
【０００７】
なお、図４に示した例では、貫通孔３は、すべてのセラミックグリーンシート２に形成され、また、これら貫通孔３は、すべて、ビアホール導体を設けるためのものである。
【０００８】
次に、図４（２）に示すように、貫通孔３に導電性ペースト４が充填される。
【０００９】
次に、図４（３）に示すように、特定のセラミックグリーンシート２上に、たとえば導電性ペーストを印刷により付与することにより、導体膜５が形成される。
【００１０】
なお、図４（３）に示した導体膜５の形成工程は、図４（２）に示した導電性ペースト４の充填工程の前に実施されることもある。
【００１１】
次に、図４（４）に示すように、複数枚のセラミックグリーンシート２が積み重ねられ、積層方向にプレスされることによって、生の積層体１が得られる。この生の積層体１において、貫通孔３内の導電性ペースト４によって、ビアホール導体６が与えられる。
【００１２】
この生の積層体１は、次いで、焼成されることによって、焼結後の積層体とされた後、この積層体の外表面上に、必要に応じて、外部導体膜が形成されたり、この外部導体膜にめっきが施されたり、必要なチップ部品が搭載されたりすることによって、多層セラミック基板が完成される。
【００１３】
以上説明した製造方法では、セラミックグリーンシート２の１枚ごとに、貫通孔３を形成し、貫通孔３に導電性ペースト４を充填した後、複数枚のセラミックグリーンシート２を積み重ねることを行なっているので、セラミックグリーンシート２の積層枚数が増えるほど、貫通孔３の形成工程および導電性ペースト４の充填工程が増え、そのため、生の積層体１を得るために要する時間が長くなり、結果として、多層セラミック基板のコストアップの原因となる。
【００１４】
また、セラミックグリーンシート２を積み重ねるにあたって、セラミックグリーンシート２相互間の位置合わせを厳密に行なわなければならない。なぜなら、複数枚のセラミックグリーンシート２の各々に形成された貫通孔３に充填された導電性ペースト４が一連のビアホール導体６を構成する場合には、セラミックグリーンシート２相互間の位置ずれは、ビアホール導体６における導通不良を招くからである。
【００１５】
また、図４では図示しないが、貫通孔３に導電性ペースト４を充填するとき、通常、セラミックグリーンシート２の一方主面における貫通孔３の周囲にも導電性ペースト４が付与されてしまう。この貫通孔３の周囲の導電性ペースト４は、本来、不要な導体膜を形成することになるが、貫通孔３の周囲に配置される回路要素との短絡または電気的影響を避けるため、この不要な導体膜と周囲の回路要素との間に十分に広い間隔を設けておかなければならない。しかしながら、このような広い間隔は、多層セラミック基板の小型化を阻害してしまう。
【００１６】
これらの問題を解決し得るものとして、特開平３−２８３５９５号公報には、生の積層体の一部となる、複数枚のセラミックグリーンシートを積み重ねた後、貫通孔となるべき両端が開口とされた全貫通通路を一括して形成し、この全貫通通路に導電性ペーストを充填する工程を採用することが記載されている。
【００１７】
図４を用いてより具体的に説明すると、生の積層体１の下の部分を構成する４枚のセラミックグリーンシート２については、まず、導体膜５を形成した後、予め積み重ねてから、貫通孔３となるべき両端が開口とされた全貫通通路を一括して形成し、この全貫通通路に導電性ペースト４を充填する工程が採用される。
【００１８】
他のセラミックグリーンシート２については、図４（１）ないし（３）に示すように、各セラミックグリーンシート２に貫通孔３を形成し、貫通孔３に導電性ペースト４を充填し、導体膜５を形成する工程が採用される。
【００１９】
そして、前述のように予め積み重ねられた４枚のセラミックグリーンシート２上に、残りのセラミックグリーンシート２を積み重ね、プレスすることによって、生の積層体１を得るようにしている。
【００２０】
この従来技術によれば、生の積層体の一部については、セラミックグリーンシートの１枚ごとに、貫通孔を形成し、貫通孔に導電性ペーストを充填し、その後、積み重ねる、というような工程を経る必要がないので、貫通孔形成工程および導電性ペースト充填工程の数を少なくすることができるとともに、積み重ねにおける位置ずれの問題を低減でき、それによるビアホール導体の導通不良の問題を低減できる。
【００２１】
【発明が解決しようとする課題】
しかしながら、特開平３−２８３５９５号公報に記載の技術は、図４（４）に示した生の積層体１の下の４枚のセラミックグリーンシート２のように、すべての貫通孔３が、セラミックグリーンシート２を積み重ねた状態において、両端が開口とされた全貫通通路を形成するものでなければ適用することが不可能である。
【００２２】
そのため、多層セラミック基板の設計の多様化に対応することができない。
【００２３】
逆に、この従来技術をあえて適用しようとすれば、多層セラミック基板の設計の自由度が阻害されるという問題を招く。
【００２４】
また、この従来技術を適用できるようにするため、すべての貫通孔が全貫通通路を与えるような態様で生の積層体をより細分化することも考えられるが、この場合には、この従来技術の前述したような効果が減殺されてしまう。
【００２５】
そこで、この発明の目的は、上述したような問題を解決し得る積層型セラミック電子部品の製造方法を提供しようとすることである。
【００２６】
【課題を解決するための手段】
この発明は、複数枚のセラミックグリーンシートを作製する、グリーンシート作製工程と、特定のセラミックグリーンシート上に導体膜を形成する、導体膜形成工程と、特定のセラミックグリーンシートにビアホール導体またはスルーホール導体を設けるための貫通孔を形成する、貫通孔形成工程と、ビアホール導体またはスルーホール導体を設けるため、貫通孔に導電性ペースト充填する、導電性ペースト充填工程と、複数枚のセラミックグリーンシートが積層された生の積層体を作製する、積層体作製工程と、生の積層体を焼成する、焼成工程とを備える、積層型セラミック電子部品の製造方法に向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
【００２７】
すなわち、積層体作製工程は、生の積層体より少ない数のセラミックグリーンシートがそれぞれ積層された少なくとも第１および第２の予備積層体を作製する工程と、導電性ペースト充填工程の後、少なくとも第１および第２の予備積層体を積み重ねる工程とを含むことを特徴としている。
また、貫通孔形成工程は、複数枚のセラミックグリーンシートを積層した状態で、貫通孔となるべき両端が開口とされた全貫通通路だけでなく、貫通孔となるべき一方端のみが開口とされた半貫通通路を形成する工程を含むものであって、当該貫通孔形成工程において、第１の予備積層体には、一方主面側に開口を向けた半貫通通路と他方主面側に開口を向けた半貫通通路とが形成され、第２の予備積層体には、全貫通通路が形成されることを特徴としている。
【００２８】
また、導電性ペースト充填工程は、全貫通通路および半貫通通路に導電性ペーストを充填する工程を含むことを特徴としている。
【００２９】
生の積層体は、その両端がともに外部に露出しない非貫通のビアホール導体を備えていてもよい。この場合、第１および第２の予備積層体は、非貫通のビアホール導体を外部に露出させ得るように生の積層体を分割した形態を有していることが好ましい。
【００３０】
上述の場合、生の積層体を分割する態様によって、非貫通のビアホール導体のための貫通孔が、第１の予備積層体において、半貫通通路によって与えられることがある。
【００３３】
また、導体膜の少なくとも一部は、予備積層体に備える複数枚のセラミックグリーンシートの間の特定の界面に沿って位置されていることがある。
【００３４】
この発明において、貫通孔形成工程および導電性ペースト充填工程の前に、予備積層体を積層方向にプレスする工程をさらに備えることが好ましい。
【００３５】
貫通孔形成工程は、好ましくは、レーザ光を照射することによって半貫通通路を形成する工程を含む。
【００３６】
また、貫通孔形成工程および導電性ペースト充填工程は、外側に向く少なくとも１つのセラミックグリーンシートの主面をカバーフィルムによって覆った状態で実施されることが好ましい。
【００３７】
上述のカバーフィルムは、グリーンシート作製工程において、セラミックグリーンシートをその上で成形するために用いたキャリアフィルムによって与えられてもよい。
【００３８】
【発明の実施の形態】
図１は、この発明の一実施形態による積層型セラミック電子部品の製造方法、より特定的には、多層セラミック基板の製造方法を説明するためのものである。
【００３９】
図１（５）には、生の積層体１１が示され、この生の積層体１１を得るため、図１（１）ないし（４）に示した各工程が順次実施され、また、生の積層体１１が焼成される工程を経て、目的とする多層セラミック基板が得られる。
【００４０】
図１（５）と図４（４）とを比較すればわかるように、生の積層体１１は、前述した生の積層体１と実質的に同じ構造を有している。これは、従来技術との対比で、この実施形態をより容易に説明するためのものである。
【００４１】
生の積層体１１は、複数枚のセラミックグリーンシート１２をもって構成される積層構造を有している。また、生の積層体１１は、配線導体として、特定のセラミックグリーンシート１２を貫通するように延びるビアホール導体１３、およびセラミックグリーンシート１２間の特定の界面に沿って延びる導体膜１４を備えている。いくつかのビアホール導体１３のうち、ビアホール導体１３（ａ）については、その両端がともに外部に露出しない非貫通のビアホール導体となっている。その他のビアホール導体１３については、その一方端が外部に露出している。
【００４２】
このような生の積層体１１を得るため、次のような工程が実施される。
【００４３】
まず、図１（１）を参照して、複数枚のセラミックグリーンシート１２が作製される。
【００４４】
次に、特定のセラミックグリーンシート１２上に導体膜１４が形成される。導体膜１４の形成には、たとえば、銀、銅またはニッケル等を導電成分として含む導電性ペーストを用い、これをスクリーン印刷法等によって付与する方法、あるいは、蒸着法、スパッタリング法、フォトリソグラフィ法等が採用される。
【００４５】
次に、複数枚のセラミックグリーンシート１２は、２つのグループに分けられ、各グループについて積み重ねられ、それによって、図１（２）に示すように、第１および第２の予備積層体１５および１６がそれぞれ作製される。これら予備積層体１５および１６は、この段階で、積層方向にプレスされ、セラミックグリーンシート１２相互間の密着性を高めておくことが好ましい。
【００４６】
このようにして第１および第２の予備積層体１５および１６が得られたとき、導体膜１４の少なくとも一部は、第１および第２の予備積層体１５および１６に備える複数枚のセラミックグリーンシート１２の間の界面に沿って位置されていることになる。
【００４７】
また、図１（２）に示すように、外側に向く少なくとも１つのセラミックグリーンシート１２の主面を覆うように、すなわち、この実施形態では、予備積層体１５および１６の各々の両主面を覆うように、カバーフィルム１７を配置した状態とすることが好ましい。
【００４８】
カバーフィルム１７は、予備積層体１５および１６を得た後、これを貼り付けるようにしても、あるいは、セラミックグリーンシート１２を成形する際に用いたキャリアフィルムをそのままカバーフィルム１７として用いるようにしてもよい。
【００４９】
後者の場合、セラミックスラリーをキャリアフィルム上にシート状に付与することによって、セラミックグリーンシート１２を成形し、このキャリアフィルムによって裏打ちされた状態で、セラミックグリーンシート１２上に導体膜１４が形成され、特定のセラミックグリーンシートについては、それを積み重ねることによって予備積層体１５または１６を構成した後も、キャリアフィルムが剥離されずに残され、それがカバーフィルム１７として用いられる。
【００５０】
次に、図１（３）に示すように、特定のセラミックグリーンシート１２にビアホール導体を設けるための貫通孔１８を形成する、貫通孔形成工程が実施される。この貫通孔形成工程は、複数枚のセラミックグリーンシート１２を積層した状態にある第１および第２の予備積層体１５および１６の各々に対して一括して実施され、第１の予備積層体１５については、両端が開口とされた全貫通通路１９ばかりでなく、一方端のみが開口とされた半貫通通路２０も形成され、第２の予備積層体１６については、両端が開口とされた全貫通通路２１のみが形成される。
【００５１】
このような貫通孔形成工程は、カバーフィルム１７によって覆われた状態で実施されるので、上述した全貫通通路１９および２１ならびに半貫通通路２０は、カバーフィルム１７をも貫通するように設けられる。したがって、カバーフィルム１７の材質としては、このような穴あけに適したものであることが好ましく、たとえばポリエチレンテレフタレートが用いられる。
【００５２】
貫通孔形成工程では、たとえば、レーザ（ＣＯ2 、ＹＡＧ、エキシマ等）、パンチ金型、ドリリング等を適用することができる。しかしながら、特に半貫通通路２０を形成するにあたっては、レーザ光を照射する方法を適用することが好ましい。なぜなら、半貫通通路２０の場合には、その深さを正確に制御する必要があるが、レーザ光の照射によれば、このような深さの制御が比較的容易であるからである。
【００５３】
第１の予備積層体１５には、上方に開口を向ける半貫通通路２０と下方に開口を向ける半貫通通路２０とを形成する必要があるため、貫通孔形成工程にあたっては、上方からの穴あけと下方からの穴あけとが実施される。なお、全貫通通路１９および２１の形成は、通常、上下いずれかの方向からの穴あけを行なえば可能であるが、上方からと下方からの双方の穴あけを行なってもよい。
【００５４】
次に、図１（４）に示すように、全貫通通路１９および２１ならびに半貫通通路２０に導電性ペースト２２を充填する、導電性ペースト充填工程が実施される。導電性ペースト２２は、たとえば、導電成分として、銀、パラジウム、銅またはニッケル等を含むものが用いられる。
【００５５】
この導電性ペースト２２の充填にあたっては、たとえば、カバーフィルム１７上に導電性ペースト２２を付与し、スキージ（図示せず。）を作動させることによって、この導電性ペースト２２を全貫通通路１９および２１ならびに半貫通通路２０内に埋め込む方法、または、ディスペンサ（図示せず。）を用いて、導電性ペースト２２を全貫通通路１９および２１ならびに半貫通通路２０内へ注入する方法等を適用することができる。
【００５６】
この導電性ペースト充填工程も、第１の予備積層体１５については、上方からと下方からの各々について行なう必要がある。
【００５７】
また、全貫通通路１９および２１に導電性ペースト２２を充填しようとする場合、全貫通通路１９および２１の各々の一方開口側から真空吸引を実施しながら、他方開口側から導電性ペースト２２を埋め込みまたは注入するようにすれば、全貫通通路１９および２１への導電性ペースト２２の充填を能率的に行なうことができる。
【００５８】
上述した導電性ペースト充填工程において、カバーフィルム１７は、予備積層体１５および１６の表面が導電性ペースト２２によって汚されることを防止するように作用している。
【００５９】
導電性ペースト充填工程を終えた後、カバーフィルム１７は、予備積層体１５および１６から剥離され除去される。
【００６０】
次に、図１（５）に示すように、第１の予備積層体１５と第２の予備積層体１６とが互いに位置合わせされながら積み重ねられ、次いで積層方向にプレスされ、それによって生の積層体１１が得られる。この生の積層体１１において、貫通孔１８内の導電性ペースト２２によって、ビアホール導体１３が与えられる。
【００６１】
種々のビアホール導体１３のうち、前述したように、ビアホール導体１３（ａ）は、その両端がともに外部に露出しない非貫通のものである。生の積層体１１を与える予備積層体１５および１６の分割の態様は、このような非導通のビアホール導体１３（ａ）を外部に露出させ得るように選ばれる。
【００６２】
なお、非貫通のビアホール導体１３（ａ）を外部に露出させ得るような生の積層体１１の分割態様として、図示した態様のほか、セラミックグリーンシート１２の上から１枚目と２枚目との間で分割するようにしても、上から２枚目と３枚目との間で分割するようにしてもよい。
【００６３】
次に、生の積層体１１を焼成する、焼成工程が実施される。この焼成工程の結果、生の積層体１１は、焼結された積層体となり、また、ビアホール導体１３および導体膜１４においても焼結が達成される。
【００６４】
次に、必要に応じて、積層体の外表面上に、外部導体膜が形成され、めっき処理が施され、所望のチップ部品が搭載されることによって、多層セラミック基板が完成される。
【００６５】
図２は、この発明の範囲外のものであるが、この発明においても採用し得る構成を一部に含む参考例を説明するための図１に相当する図である。図２において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図２では図示されないが、この参考例においても、図１に示したカバーフィルム１７が用いられてもよい。
【００６６】
図１に示した実施形態の場合と同様、図２（１）に示すように、複数枚のセラミックグリーンシート１２を作製する、グリーンシート作製工程と、特定のセラミックグリーンシート１２上に導体膜１４を形成する、導体膜形成工程とが実施される。
【００６７】
次に、図２（２）に示すように、複数枚のセラミックグリーンシート１２は、３つのグループに分けられ、第１のグループは、１枚のセラミックグリーンシート１２によって構成され、第２のグループは、第１の予備積層体２５となるように積層された２枚のセラミックグリーンシート１２によって構成され、第３のグループは、第２の予備積層体２６となるように積層された４枚のセラミックグリーンシート１２によって構成される。
【００６８】
第１および第２の予備積層体２５および２６の作製方法については、図１に示した実施形態における第１および第２の予備積層体１５および１６の作製方法と実質的に同様である。
【００６９】
次に、図２（３）に示すように、貫通孔形成工程が実施される。最も上のセラミックグリーンシート１２については、単に貫通孔１８が形成されるだけである。第１の予備積層体２５については、貫通孔１８となるべき両端が開口とされた全貫通通路２７および一方端のみが開口とされた半貫通通路２８の双方が形成される。また、第２の予備積層体２６については、両端が開口とされた全貫通通路２９のみが形成される。
【００７０】
これら全貫通通路２７および２９ならびに半貫通通路２８の形成方法は、図１に示した実施形態における全貫通通路１９および２１ならびに半貫通通路２０の形成方法と実質的に同様である。
【００７１】
次に、図２（４）に示すように、導電性ペースト充填工程が実施される。すなわち、最も上のセラミックグリーンシート１２の貫通孔１８、第１の予備積層体２５の全貫通通路２７および半貫通通路２８ならびに第２の予備積層体２６の全貫通通路２９の各々に、図１に示した実施形態の場合と同様の方法により、導電性ペースト２２が充填され、それによって、ビアホール導体１３またはその一部が設けられる。
【００７２】
次に、図２（５）に示すように、最も上のセラミックグリーンシート１７、第１の予備積層体２５および第２の予備積層体２６が積み重ねられ、次いで積層方向にプレスされることによって、生の積層体１１が得られる。
【００７３】
以後、図１に示した実施形態の場合と同様の工程を実施すれば、目的とする多層セラミック基板を得ることができる。
【００７４】
図２に示した参考例を掲げた意義は、貫通孔１８の形成の容易さや導電性ペースト２２の充填の容易さ等を考慮して、得ようとする生の積層体１１の分割の態様を種々の変更することができ、また、分割の結果、必ずしも予備積層体だけでなく、単に１枚のセラミックグリーンシートのみを取り扱うようにしてもよいことを明らかにすることにある。
【００７５】
図３は、この発明の他の参考例を説明するための図１に相当する図である。図３において、図１に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。なお、図３では図示されないが、この参考例においても、図１に示したカバーフィルム１７が用いられてもよい。
【００７６】
図３（４）に示すように、得ようとする生の積層体３１は、上述した生の積層体１１とは異なり、その両端がともに外部に露出しない非貫通のビアホール導体を備えていない。このような場合には、前述した実施形態の場合とは異なり、予備積層体を予め作製する必要はない。また、この参考例において得ようとする生の積層体３１は、ビアホール導体１３だけでなく、スルーホール導体３２を備えている。
【００７７】
まず、前述した実施形態および参考例の場合と同様、図３（１）に示すように、複数枚のセラミックグリーンシート１２を作製する、グリーンシート作製工程と、特定のセラミックグリーンシート１２上に導体膜１４を形成する、導体膜形成工程とが実施される。
【００７８】
次に、図３（２）に示すように、すべてのセラミックグリーンシート１２が積み重ねられる。この状態において、積層方向にプレスし、セラミックグリーンシート１２相互間の密着性を高めておくことが好ましい。
【００７９】
次に、図３（３）に示すように、貫通孔１８となるべき両端が開口とされた全貫通通路３３および一方端のみが開口とされた半貫通通路３４の双方が形成される。これら全貫通通路３３および半貫通通路３４の形成にあたっては、前述した第１の実施形態における全貫通通路１９および半貫通通路２０の形成方法と実質的に同じ方法を適用することができる。
【００８０】
次に、図３（４）に示すように、全貫通通路３３および半貫通通路３４に導電性ペースト２２が充填され、それによって、スルーホール導体３２およびビアホール導体１３が設けられた生の積層体３１が得られる。
【００８１】
その後、前述した実施形態および参考例の場合と同様の工程を経て、多層セラミック基板を得ることができる。
【００８２】
以上、この発明を図示した実施形態に関連して説明したが、この発明の範囲内において、その他種々の変形例が可能である。
【００８３】
たとえば、生の積層体におけるビアホール導体および／またはスルーホール導体ならびに導体膜の形成態様については、目的とする積層型セラミック電子部品に必要な設計に応じて、任意に変更することができる。
【００８４】
また、生の積層体におけるセラミックグリーンシートの積層数についても、目的とする積層型セラミック電子部品の設計に応じて任意に変更することができる。
【００８５】
また、この発明は、多層セラミック基板に限らず、複数層のセラミック層の間の特定の界面に沿って導体膜が形成され、また、特定のセラミック層を貫通するように延びるビアホール導体および／またはスルーホール導体を備えるものであれば、他の積層型セラミック電子部品に対しても適用することができる。
【００８６】
【発明の効果】
以上のように、この発明によれば、ビアホール導体またはスルーホール導体を設けるための貫通孔を形成するにあたって、複数枚のセラミックグリーンシートを積層した状態で、貫通孔となるべき両端が開口とされた全貫通通路だけでなく、一方端のみが開口とされた半貫通通路をも形成し、これら全貫通通路および半貫通通路に導電性ペーストを充填することによって、ビアホール導体またはスルーホール導体を設けるようにしているので、ビアホール導体およびスルーホール導体についての設計の多様化に対応しながら、一括して貫通孔を形成することができるセラミックグリーンシートの積層数を増加させることができる。
【００８７】
したがって、ビアホール導体またはスルーホール導体を設けるための貫通孔形成工程および導電性ペースト充填工程の数を低減でき、そのため、積層型セラミック電子部品の能率的な製造が可能であり、また、セラミックグリーンシートの積み重ねにあたって、貫通孔の位置合わせ不良によるビアホール導体またはスルーホール導体の導通不良の問題を低減できる、といった貫通孔の一括形成による効果を、より複雑なビアホール導体またはスルーホール導体の形成状態を必要とする積層型セラミック電子部品の製造においても発揮させることができる。
【００８８】
また、この発明によれば、得ようとする生の積層体より少ない数のセラミックグリーンシートが積層された少なくとも第１および第２の予備積層体を作製した上で、第１の予備積層体には、一方主面側に開口を向けた半貫通通路と他方主面側に開口を向けた半貫通通路とを形成し、第２の予備積層体には、全貫通通路を形成するようにしているので、積層型セラミック電子部品におけるビアホール導体の形成状態のより複雑化に対応することが可能となる。たとえば、得ようとする生の積層体において、その両端がともに外部に露出しない非貫通のビアホール導体を設けなければならない場合であっても、この非貫通のビアホール導体を外部に露出させ得るように生の積層体を分割した形態を有する第１および第２の予備積層体を作製すれば、このような非貫通のビアホール導体を、この発明による特徴的な一括形成によって設けることが可能になる。
【００８９】
この発明において、貫通孔形成工程および導電性ペースト充填工程の前に、予備積層体を積層方向にプレスするようにすれば、これら貫通孔形成工程および導電性ペースト充填工程において、予備積層体に備える複数枚のセラミックグリーンシート相互間の密着性を高めることができ、これらセラミックグリーンシートが不所望にも互いに位置ずれすることを有利に防止することができる。
【００９０】
また、少なくとも半貫通通路を形成するため、レーザ光を照射する方法を適用すれば、半貫通通路の深さを容易に制御することができるので、半貫通通路を適正な状態で形成することが容易になる。
【００９１】
また、この発明において、貫通孔形成工程および導電性ペースト充填工程が、外側に向く少なくとも１つのセラミックグリーンシートの主面をカバーフィルムによって覆った状態で実施されると、外側に向くセラミックグリーンシートの主面を、不所望にも、導電性ペーストによって汚されてしまうことを防止することができる。
【００９２】
上述のカバーフィルムを、セラミックグリーンシートの成形時に用いたキャリアフィルムによって与えるようにすれば、材料の節約とともに、カバーフィルムを貼り付けるための特別な工程を省略することができる。
【図面の簡単な説明】
【図１】 この発明の一実施形態による積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【図２】 この発明の範囲外のものであるが、この発明において採用し得る構成を一部に含む参考例としての積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【図３】 この発明の他の参考例としての積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【図４】この発明にとって興味ある従来の積層型セラミック電子部品の製造方法に備える典型的な工程を順次図解的に示す断面図である。
【符号の説明】
１１，３１ 生の積層体
１２ セラミックグリーンシート
１３ ビアホール導体
１３（ａ） 非貫通のビアホール導体
１４ 導体膜
１５，１６，２５，２６ 予備積層体
１７ カバーフィルム
１８ 貫通孔
１９，２１，２７，２９，３３ 全貫通通路
２０，２８，３４ 半貫通通路
２２ 導電性ペースト
３２ スルーホール導体
Claims (8)
- 複数枚のセラミックグリーンシートを作製する、グリーンシート作製工程と、
特定の前記セラミックグリーンシート上に導体膜を形成する、導体膜形成工程と、
特定の前記セラミックグリーンシートにビアホール導体またはスルーホール導体を設けるための貫通孔を形成する、貫通孔形成工程と、
ビアホール導体またはスルーホール導体を設けるため、前記貫通孔に導電性ペーストを充填する、導電性ペースト充填工程と、
複数枚の前記セラミックグリーンシートが積層された生の積層体を作製する、積層体作製工程と、
前記生の積層体を焼成する、焼成工程と
を備える、積層型セラミック電子部品の製造方法であって、
前記積層体作製工程は、前記生の積層体より少ない数の前記セラミックグリーンシートがそれぞれ積層された少なくとも第１および第２の予備積層体を作製する工程と、前記導電性ペースト充填工程の後、少なくとも前記第１および第２の予備積層体を積み重ねる工程とを含み、
前記貫通孔形成工程は、複数枚の前記セラミックグリーンシートを積層した状態で、前記貫通孔となるべき両端が開口とされた全貫通通路および一方端のみが開口とされた半貫通通路の双方を形成する工程を含むものであって、当該貫通孔形成工程において、前記第１の予備積層体には、一方主面側に開口を向けた前記半貫通通路と他方主面側に開口を向けた前記半貫通通路とが形成され、前記第２の予備積層体には、前記全貫通通路が形成され、
前記導電性ペースト充填工程は、前記全貫通通路および前記半貫通通路に導電性ペーストを充填する工程を含む、
積層型セラミック電子部品の製造方法。 - 前記生の積層体は、その両端がともに外部に露出しない非貫通のビアホール導体を備え、前記第１および第２の予備積層体は、前記非貫通のビアホール導体を外部に露出させ得るように前記生の積層体を分割した形態を有している、請求項１に記載の積層型セラミック電子部品の製造方法。
- 前記非貫通のビアホール導体のための前記貫通孔は、前記第１の予備積層体において、前記半貫通通路によって与えられる、請求項２に記載の積層型セラミック電子部品の製造方法。
- 前記導体膜の少なくとも一部は、前記予備積層体に備える複数枚の前記セラミックグリーンシートの間の特定の界面に沿って位置されている、請求項１ないし３のいずれかに記載の積層型セラミック電子部品の製造方法。
- 前記貫通孔形成工程および前記導電性ペースト充填工程の前に、前記予備積層体を積層方向にプレスする工程をさらに備える、請求項１ないし４のいずれかに記載の積層型セラミック電子部品の製造方法。
- 前記貫通孔形成工程は、レーザ光を照射することによって前記半貫通通路を形成する工程を含む、請求項１ないし５のいずれかに記載の積層型セラミック電子部品の製造方法。
- 前記貫通孔形成工程および前記導電性ペースト充填工程は、外側に向く少なくとも１つの前記セラミックグリーンシートの主面をカバーフィルムによって覆った状態で実施される、請求項１ないし６のいずれかに記載の積層型セラミック電子部品の製造方法。
- 前記グリーンシート作製工程は、前記セラミックグリーンシートをキャリアフィルム上で成形する工程を含み、前記カバーフィルムは、前記キャリアフィルムによって与えられる、請求項７に記載の積層型セラミック電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144414A JP3932827B2 (ja) | 2001-05-15 | 2001-05-15 | 積層型セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001144414A JP3932827B2 (ja) | 2001-05-15 | 2001-05-15 | 積層型セラミック電子部品の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002344140A JP2002344140A (ja) | 2002-11-29 |
| JP3932827B2 true JP3932827B2 (ja) | 2007-06-20 |
Family
ID=18990372
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001144414A Expired - Lifetime JP3932827B2 (ja) | 2001-05-15 | 2001-05-15 | 積層型セラミック電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3932827B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4608297B2 (ja) | 2004-12-06 | 2011-01-12 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 積層配線基板の製造方法 |
| JP4884807B2 (ja) * | 2005-03-15 | 2012-02-29 | 株式会社半導体エネルギー研究所 | 無線チップの作製方法 |
| KR101162557B1 (ko) | 2005-03-15 | 2012-07-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 이를 갖는 전자 장치 |
| JP6362384B2 (ja) * | 2014-04-04 | 2018-07-25 | 日本特殊陶業株式会社 | 多層セラミック基板の製造方法 |
-
2001
- 2001-05-15 JP JP2001144414A patent/JP3932827B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002344140A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430001B1 (ko) | 다층기판의 제조방법, 그 다층기판의 패드 형성방법 및 그다층기판을 이용한 반도체 패키지의 제조방법 | |
| JP2012532465A (ja) | 少なくとも２つのプリント回路基板領域からなるプリント回路基板の製造方法、およびプリント回路基板 | |
| JP3547327B2 (ja) | セラミック多層基板の製造方法 | |
| US9480172B2 (en) | Method for producing a printed circuit board consisting of at least two printed circuit board regions, and printed circuit board | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JPH01239996A (ja) | 積層回路ボード | |
| JP3932827B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| KR100748238B1 (ko) | 무수축 세라믹 기판 및 그 제조방법 | |
| JP2562373B2 (ja) | 多層回路基板の層間導通構造の形成法 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2758603B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP2004158671A (ja) | 多層基板およびその製造方法 | |
| KR100248196B1 (ko) | 적층 세라믹 부품의 제조방법 | |
| JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH06338682A (ja) | 多層基板の製造方法 | |
| JP3876720B2 (ja) | キャビティ付き多層セラミック基板の製造方法 | |
| JP3991514B2 (ja) | 配線基板の製造方法 | |
| JP2001267448A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JP5516608B2 (ja) | セラミック積層基板の製造方法 | |
| JPH11340628A (ja) | セラミック回路基板の製造方法 | |
| JP2003234579A (ja) | チップ型抵抗体を内蔵した多層プリント配線板の製造方法。 | |
| JPH0757961A (ja) | 積層セラミック電子部品の製造方法 | |
| JPH0256998A (ja) | セラミック多層回路基板の製造方法 | |
| JP2001267467A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060915 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3932827 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |