CN110300498A - 一种多层电路板叠层结构 - Google Patents
一种多层电路板叠层结构 Download PDFInfo
- Publication number
- CN110300498A CN110300498A CN201910563852.4A CN201910563852A CN110300498A CN 110300498 A CN110300498 A CN 110300498A CN 201910563852 A CN201910563852 A CN 201910563852A CN 110300498 A CN110300498 A CN 110300498A
- Authority
- CN
- China
- Prior art keywords
- hole
- lamina rara
- rara externa
- circuit board
- laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本申请公开了一种多层电路板的制备方法,包括:制作内层板;在内层板的一侧制作第一外层板,其中,第一外层板的芯片贴装部设有若干个激光孔;在内层板的另一侧制作第二外层板,其中,第二外层板上设有机械通孔。本申请减少了加工工序,有效的降低了加工成本,且缩短了生产周期,提高了生产效率。本申请还提供了一种多层电路板。
Description
技术领域
本申请涉及一种电子器件技术领域,尤其涉及一种多层电路板的叠层结构。
背景技术
随着电子产品不断地向“轻、薄、短、小”的方向发展,促使印刷电路板不断地向高密度高积层化的方向发展相关技术中。
目前,多层电路板中通常设有多个孔,用于与芯片电性连接。但是,当芯片数量较少时,多层电路板中开设的孔无法完全与芯片进行配合。
申请内容
本申请提供了一种多层电路板的制备方法和多层电路板。
一方面,本申请实施例提供了一种多层电路板的制备方法,包括:
制作内层板;
在所述内层板的一侧制作第一外层板,其中,所述第一外层板的芯片贴装部设有若干个激光孔;
在所述内层板的另一侧制作第二外层板,其中,所述第二外层板上设有机械通孔。
另一方面,本申请实施例还提供一种多层电路板,包括内层板、第一外层板和第二外层板,所述第一外层板和所述第二外层板分别设于所述内层板的一侧,所述第一外层板上具有用于贴装芯片的芯片贴装部,所述芯片贴装部具有若干个激光孔,所述若干个激光孔用以将所述芯片的电信号电连接至所述内层板上,所述第二外层板开设有机械通孔,所述机械通孔用以与所述内层板电性连接。
本申请实施例提供的多层电路板在第一外层板开设激光孔,不需要在第二外层板开设激光孔,即能够满足所述芯片与所述多层电路板之间的电性连接。另外,在第二外层板中没有开设激光孔,便可减少所述多层电路板开设激光孔的数量,进而减少多层电路板的制备步骤以及成本,从而提供了一种高效的加工方式。
附图说明
为了更清楚地说明本申请的技术方案,下面将对实施方式中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的多层电路板的制备方法的流程示意图;
图2是本申请实施例提供的是一种多层电路板与芯片连接方式剖面示意图;
图3是本申请实施例提供的内层板的制备方法的流程示意图;
图4是本申请实施例提供的第一外层板的制备方法的流程示意图;
图5是本申请实施例提供的第二外层板的制备方法的流程示意图;
图6是本申请实施例提供的是一种多层电路板与芯片连接方式俯视示意图;
图7是本申请实施例提供的是另一种多层电路板与芯片连接方式剖面示意图。
具体实施方式
为使本申请解决的技术问题、采用的技术方案和达到的技术效果更加清楚,下面将结合附图对本申请实施例的技术方案作进一步的详细描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围下面将结合本申请实施方式中的附图,对本申请实施方式中的技术方案进行清楚、完整地描述。
请参照图1和图2,图1是本申请实施例提供的一种多层电路板的制备方法的流程示意图,图2是通过图1的多层电路板的制备方法制备出来的多层电路板。该多层电路板制备方法包括:
110:制作内层板10。
具体的,如图3所示,内层板10通过以下方式制作而成:111:提供绝缘层13。具体的,所述绝缘层13可以是酚醛树脂材料,绝缘层13不具有导电性能,能够将设于绝缘层13两侧的导电层11的电性绝缘。112:在所述绝缘层13两侧分别设置所述导电层11。具体的,在所述导电层11进行刻蚀以形成线路。其中,所述导电层11可以为铜箔层、镍箔层、铝箔层等。113:将堆叠好的导电层11和绝缘层13放入压合机进行层压,以获得主基板,将主基板放置在数控打孔机中,通过机械钻孔的方式开设内层机械通孔50b,在主基板的内层机械通孔50b进行沉铜和电镀处理,使得位于绝缘层13两侧的导电层11可以通过内层机械通孔50b实现电性连接,从而制作成内层板10,所述内层板10大致为三明治结构。其中,所述内层板10包括相背设置的第一表面10a和第二表面10b。当然,在其它实施例中所述内层板10也可以为其它多层结构。
120:在所述内层板10的一侧制作第一外层板20,其中,所述第一外层板20的芯片贴装部200a设有若干个激光孔60。
可以理解的,如图4所示,第一外层板20通过以下方式制作而成:121,将第一子板21压合于所述内层板10的一侧上;122,在第一子板21上开设第一激光孔60b;123,将所述第二子板22压合于所述第一子板21远离所述内层板10的一侧;124,在所述第二子板22上开设第二激光孔60a形成第一外层板,其中,所述第一激光孔60b和所述第二激光60a孔形成所述若干个激光孔60。
具体的,请一并参照图2,将第一绝缘层212贴设于所述内层板10的第一表面10a,将第一导电层211贴设于所述第一绝缘层212,将所述第一绝缘层212和第一导电层211依次层叠放入压合机中进行一次层压获得第一基板,将所述第一基板放入激光打孔机,通过激光打孔的方式开设若干个第一激光孔60a。可选的,所述第一激光孔60a为倒圆锥结构;其中,为了使第一基板有良好的电性传输,所述第一激光孔60a需要进一步进行沉铜和电镀处理形成导电件并成型所述第一子板21。当然,在其他实施例中所说第一子板21也可以为多层结构,至少包括两层导电层和两层绝缘层。
将第二绝缘层222贴设于所述第一子板21的一侧,将所述第二导电层221贴设于所述第二绝缘层222,将所述第二绝缘层222和所述第二导电层221依次层叠放入压合机中进行一次层压获得第二基板,将所述第二基板放入激光打孔机,通过激光打孔开设若干个所述第二激光孔60b。可选的,所述第二激光孔60b为倒圆锥结构;其中,为了使第二基板有良好的电性传输,所述第二激光孔60b需要进一步进行沉铜和电镀处理形成导电件并成型所述第二子板22,所述导电件的材料可以为铜,所述第二子板22为层叠结构。
130:在所述内层板10的另一侧制作第二外层板30,其中,所述第二外层板30上设有机械通孔50a。
可以理解的,如图5所示,第二外层板30可以通过以下方式获得:131,将所述第三子板31和所述第四子板32依次压合于所述内层板10的另一侧上;132,在所述第四子板32上加工至少贯穿所述第三子板31上的机械通孔50a形成第二外层板30。
具体的,请一并参照图2,将所述第三绝缘层311贴设于所述内层板10的第二表面10b。此时,通过压合所述第三子板31于所述内层板的第二表面10b,所述内层板10的内层机械通孔50b的两端的开口均被覆盖,所述内层机械通孔50b成型为机械埋孔,所述机械埋孔为所述内层板10的过孔用于所述内层板10的电信号连接。再将所述第四子板32贴设于所述第三导电层312,通过压合机将所述第三子板31和所述第四子板32进行一次层压,获得第三基板;将所述第三基板放入数控钻孔机,通过机械打孔的方式,将第四子板32贯穿至第一子板20加工出机械通孔50a;为了实现所述多层电路板的电性连接,所述机械通孔50a需要进一步进行沉铜和电镀处理形成导电件成型所述第二外层板30,所述导电件的材料可以为铜,所述第二外层板30为层叠结构。当然,在其他实施例中,所述机械通孔50a还可以仅贯穿至内层板10的第二表面10b。
本申请实施例提供的一种多层电路板的制备方法,由于不需要在所述第二外层板30上贴设芯片200,便可减少所述多层电路板制备时开设激光孔的步骤,通过在所述第一外层板20上开设所述第一激光孔60a和所述第二激光孔60b,即可满足所述芯片200与所述多层电路板的电性连接,进而减少了开设所述激光孔的加工步骤,节约时间,从而提高了产品的生产效率。
如图2所示,为本申请实施例提供的一种多层电路板100,包括内层板10、第一外层板20和第二外层板30,所述第一外层板20和所述第二外层板30分别设于所述内层板10的一侧,所述第一外层板20上具有用于贴装芯片200的芯片贴装部200a,所述芯片贴装部200a具有若干个激光孔60,所述若干个激光孔60用以将所述芯片200的电信号电连接至所述内层板10上,所述第二外层板30开设有机械通孔50a,所述机械通孔50a用以与所述内层板10电性连接。
具体的,所述内层板10包括绝缘层13和导电层11,其中所述导电层11位于所述绝缘层13的两侧以得出所述内层板10的主基板,所述主基板大致为三明治结构,具体而言,所述主基板包括相背设置的第一表面10a和第二表面10b,其中,所述第一表面10a具有贯穿第一表面10a和第二表面10b的机械埋孔50b,所述机械埋孔50b的壁面电镀有导电件至第一表面10a和第二表面10b处,所述导电件的材料为铜,以实现位于所述第一表面10a和所述第二表面10b之间的电性连接。当然,其他实施例中所述内层板10可以为依次交替层叠设置的多层结构。
可选的,所述第一外层板20包括位于外侧的第二子板22和位于所述第二子板22和所述内层板10之间的至少一个第一子板21,所述若干个激光孔60包括第一激光孔60a和第二激光孔60b,所述第二激光孔60a位于所述第二子板22上,所述第一激光孔60b位于与所述第二子板22相邻设置的第一子板21上。
具体的,所述第一外层板20包括第一子板21和第二子板22,所述第一子板21包括第一导电层211和第一绝缘层212,所述第一绝缘层212层叠于所述内层板10的第一表面10a,所述第一导电层211层叠于所述第一绝缘层212,其中,所述第一子板21具有贯穿所述第一导电层211和所述第一绝缘层212的第一激光孔60b,所述第一激光孔60b的壁面电镀有导电件;所述第二子板22包括第二导电层221和第二绝缘层222,所述第二绝缘层222层叠于所述第一子板21的第一导电层211,所述第二导电层221层叠于所述第二绝缘层222,其中所述第二子板22具有贯穿所述第二导电层221和所述第二绝缘层222的第二激光孔60a,所述第二激光孔60a的壁面电镀有导电件,所述导电件的材料可以为铜,以实现所述第一外层板20和所述内层板10的电性连接。
可选的,所述第二激光孔60a为激光盲孔,所述第一激光孔60a为激光埋孔。具体的,所述第二激光孔60b开设于所述第一外层板20的第二子板22中称为所述激光盲孔,所述激光盲孔直接与所述芯片200进行电性连接,所述激光盲孔可见于所述多层电路板的最外层且不贯穿所述第一外层板20;所述第一激光孔60a开设于所述第一外层板20的第一子板21中称为所述激光埋孔,所述激光埋孔不可见于所述多层电路板的最外层,所述激光埋孔用于所述内层板10和所述第二子板22的电性连接。其中,为了使所述多层电路板有更好的稳固性,所述激光孔60设计为倒圆锥结构。当然,在其他实施例中所述激光孔60还可以设计为圆柱状等。
可选的,所述第一激光孔60a与所述第二激光孔60b为错位设置。当然,在其他实施例中,所述第一激光孔60a和所述第二激光孔60b还可以是叠孔设置。
一实施例中,所述二外层板30包括第三子板31和第四子板32,所述第三子板31包括第三导电层312和第三绝缘层311,所述第三绝缘层311层叠于所述内层板10的第二表面10b,所述第三导电层312层叠于所述第三绝缘层311;所述第四子板32包括第四导电层322和第四绝缘层321,所述第四绝缘层321层叠于所述第三子板31的第三导电层312,所述第四导电层322层叠于所述第四绝缘层321。其中,所述第四子板32具有贯穿所述第四子板32至所述第一子板21的机械通孔50a,所述机械通孔50a的壁面电镀有导电件,所述导电件的材料可以为铜,以实现所述第二外层板30、所述内层板10和所述第一外层板20的电性连接。在其他实施例中,所述机械通孔50a至少贯穿至所述内层板10的第二表面10b,以实现所述第二外层板30、内层板10和第一外层板20之间的电性连接。
可以理解的,多层电路板100与芯片200的相对关系包括但不限于以下实施例:
请一并参照图2和图6,一种实施例中,所述第一子板21具有第一区域300a,所述第一区域300a用于贴装元器件300。
具体的,所述多层电路板100,包括所述第一外层板20、所述第二外层板30和所述内层板10,所述第一外层板20的第一子板21具有第一区域300a,为了实现所述元器件300贴装于所述第一区域300a,通过在所述多层电路板开设若干个所述机械通孔50a即可满足所述元器件300与所述多层电路板100的电性连接;其中,所述第一子板21的面积远大于所述元器件300的面积,所述第一子板21贴设若干个所述元器件300和若干个所述芯片200。
另外,由于所述芯片200下方具有信号焊盘61,所述信号焊盘61包括最外圈信号焊盘61a和内圈信号焊盘61b,所述最外圈信号焊盘61a可以通过所述第二子板22的表面进行电信号的散出连接;所述内圈信号焊盘61b较密集,所述内圈信号焊盘61b通过在所述激光孔60进行电信号的散出连接,进而使得所述芯片200的电信号可以在所述内层板10实现电性连接。
本实施例中,所述多层电路板100用于所述芯片200与元器件300的电性连接,方便布设线路,缩短了电子元器件300之间的连线以及提高信号传输速度。
请参考图7,另一种实施例中,所述多层电路板100还包括主电路板500;所述第二外层板30贴设于所述主电路板500上,所述主电路板500具有第二区域300b,所述第二区域300b用于贴装元器件300。为了便于描述,此处将依次层叠连接的第一外层板20、内层板10和第二外层板30定义为第一多层板400。
具体的,所述第一多层板上的芯片贴装部200a贴设有所述芯片200且所述芯片200的面积接近但小于所述第一多层电路板400的面积,所述第一多层电路板400有且只有一块所述芯片200,为了实现所述芯片200可以与所述第一多层电路板400的电性连接,通过在所述第一多层电路板400上的第一外层板20开设所述若干个激光孔60,所述激光孔60用于所述芯片200的电信号连接,所述第二外层板30贴设于所述主电路板500上,即可满足所述芯片200与所述主电路板500的电性连接。
另外,所述主电路板500开设所述若干个第一机械通孔50,所述第一机械通孔50贯穿于所述主电路板500,所述主电路板500具有第二区域300b,所述第二区域300b用于贴装元器件300,所述元器件300通过所述第一机械通孔50进行电性连接。
本实施例提供的多层电路板100通过在所述芯片200下方贴设一个略大于所述芯片200面积的第一多层电路板,又将所述第一多层电路板的第二外层板30贴设于所述主电路板500,即可满足所述芯片200与所述多层电路板100的电性连接,这样的话不仅可以减少了在所述主电路板500中开设激光孔60的步骤节约制造成本而且还可以提高加工效率。
以上是本申请的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也视为本申请的保护范围。
Claims (10)
1.一种多层电路板的制备方法,其特征在于,包括:
制作内层板;
在所述内层板的一侧制作第一外层板,其中,所述第一外层板的芯片贴装部设有若干个激光孔;
在所述内层板的另一侧制作第二外层板,其中,所述第二外层板上设有机械通孔。
2.根据权利要求1所述的多层电路板的制作方法,其特征在于,“在所述内层板的一侧制作第一外层板,其中,所述第一外层板的芯片贴装部设有若干个激光孔”中,包括:
将第一子板压合于所述内层板的一侧上;
在第一子板上开设第一激光孔;
将所述第二子板压合于所述第一子板远离所述内层板的一侧上;
在所述第二子板上开设第二激光孔形成第一外层板,其中,所述第一激光孔和所述第二激光孔形成所述若干个激光孔。
3.根据权利要求1所述的多层电路板的制备方法,其特征在于,“在所述内层板的另一侧制作第二外层板,其中,所述第二外层板上设有机械通孔”中,包括:
提供第三子板;
提供第四子板;
将所述第三子板和所述第四子板依次压合于所述内层板的另一侧上;
在所述第四子板上加工至少贯穿所述第三子板上的机械通孔形成第二外层板。
4.根据权利要求3所述的多层电路板的制作方法,其特征在于,所述机械通孔贯穿至所述第二子板。
5.一种多层电路板,其特征在于,包括内层板、第一外层板和第二外层板,所述第一外层板和所述第二外层板分别设于所述内层板的一侧,所述第一外层板上具有用于贴装芯片的芯片贴装部,所述芯片贴装部具有若干个激光孔,所述若干个激光孔用以将所述芯片的电信号电连接至所述内层板上,所述第二外层板开设有机械通孔,所述机械通孔用以与所述内层板电性连接。
6.根据权利要求5所述多层电路板,其特征在于,所述第一外层板包括位于外侧的第二子板和位于所述第二子板和所述内层板之间的至少一个第一子板,所述若干个激光孔包括第一激光孔和第二激光孔,所述第二激光孔位于所述第二子板上,所述第一激光孔位于与所述第二子板相邻设置的第一子板上。
7.根据权利要求6所述的多层电路板,其特征在于,所述第一激光孔与所述第二激光孔相错开设置。
8.根据权利要求7所述的多层电路板,其特征在于,所述第二激光孔为激光盲孔,所述第一激光孔为激光埋孔。
9.根据权利要求6至8任意一项所述的多层电路板,其特征在于,所述第二子板具有第一区域,所述第一区域用于贴装元器件。
10.根据权利要求6至8任意一项所述的多层电路板,其特征在于,所述多层电路板还包括主电路板,所述第二外层板贴设于所述主电路板上,所述主电路板具有第二区域,所述第二区域用于贴装元器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910563852.4A CN110300498A (zh) | 2019-06-26 | 2019-06-26 | 一种多层电路板叠层结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910563852.4A CN110300498A (zh) | 2019-06-26 | 2019-06-26 | 一种多层电路板叠层结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN110300498A true CN110300498A (zh) | 2019-10-01 |
Family
ID=68029086
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910563852.4A Pending CN110300498A (zh) | 2019-06-26 | 2019-06-26 | 一种多层电路板叠层结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110300498A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114340139A (zh) * | 2021-11-29 | 2022-04-12 | 华为技术有限公司 | 一种电路板及电子设备 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327227A (ja) * | 1992-05-26 | 1993-12-10 | Yamashita Saakitetsuku Kk | ブラインドホール及びその形成方法 |
CN102170759A (zh) * | 2011-04-22 | 2011-08-31 | 梅州博敏电子有限公司 | 一种在多层电路板上加工盲埋孔的方法 |
CN203482494U (zh) * | 2013-08-29 | 2014-03-12 | 深圳市深联电路有限公司 | 一种可以任意层互连的高密度hdi板 |
CN208523050U (zh) * | 2018-06-15 | 2019-02-19 | 悦虎电路(苏州)有限公司 | 一种三阶电路板 |
-
2019
- 2019-06-26 CN CN201910563852.4A patent/CN110300498A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05327227A (ja) * | 1992-05-26 | 1993-12-10 | Yamashita Saakitetsuku Kk | ブラインドホール及びその形成方法 |
CN102170759A (zh) * | 2011-04-22 | 2011-08-31 | 梅州博敏电子有限公司 | 一种在多层电路板上加工盲埋孔的方法 |
CN203482494U (zh) * | 2013-08-29 | 2014-03-12 | 深圳市深联电路有限公司 | 一种可以任意层互连的高密度hdi板 |
CN208523050U (zh) * | 2018-06-15 | 2019-02-19 | 悦虎电路(苏州)有限公司 | 一种三阶电路板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114340139A (zh) * | 2021-11-29 | 2022-04-12 | 华为技术有限公司 | 一种电路板及电子设备 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102918939B (zh) | 电路板及其制造方法 | |
CN103167727B (zh) | 电路板及其制造方法 | |
CN1835654B (zh) | 配线基板及其制造方法 | |
CN1914699B (zh) | 电子元件的制造方法、母板和电子元件 | |
JP3927955B2 (ja) | 層間電気接続が向上された多層印刷回路基板及びその作製方法 | |
KR101323541B1 (ko) | 다층 배선기판 | |
CN103517582B (zh) | 多层电路板及其制作方法 | |
CN103079336B (zh) | 印刷线路板 | |
CN102111968A (zh) | 多层布线基板的制造方法及多层布线基板 | |
CN102686053A (zh) | 多层布线基板的制造方法 | |
CN107708287A (zh) | 配线板及其制造方法 | |
CN103796451A (zh) | 印刷布线板及印刷布线板的制造方法 | |
US11297722B2 (en) | Multi-layered circuit board | |
JP7238241B2 (ja) | プリント回路基板 | |
US6545227B2 (en) | Pocket mounted chip having microstrip line | |
CN110300498A (zh) | 一种多层电路板叠层结构 | |
JP4488187B2 (ja) | ビアホールを有する基板の製造方法 | |
CN103906354B (zh) | 电路板及其制造方法 | |
CN109803494A (zh) | 电路板及其制造方法 | |
US20140201992A1 (en) | Circuit board structure having embedded electronic element and fabrication method thereof | |
CN111356279B (zh) | 电路板及其制造方法 | |
CN104284530A (zh) | 无芯板工艺制作印制电路板或集成电路封装基板的方法 | |
CN104780719A (zh) | 印制电路板中埋入电感的方法及其印制电路板 | |
US11317511B2 (en) | Circuit board | |
JP6804115B1 (ja) | プリント基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20191001 |