CN103517582B - 多层电路板及其制作方法 - Google Patents

多层电路板及其制作方法 Download PDF

Info

Publication number
CN103517582B
CN103517582B CN201210200772.0A CN201210200772A CN103517582B CN 103517582 B CN103517582 B CN 103517582B CN 201210200772 A CN201210200772 A CN 201210200772A CN 103517582 B CN103517582 B CN 103517582B
Authority
CN
China
Prior art keywords
copper foil
adhesive sheet
exposed region
layer
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210200772.0A
Other languages
English (en)
Other versions
CN103517582A (zh
Inventor
许哲玮
许诗滨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liding Semiconductor Technology Qinhuangdao Co ltd
Zhen Ding Technology Co Ltd
Original Assignee
Fukui Precision Component Shenzhen Co Ltd
Zhending Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fukui Precision Component Shenzhen Co Ltd, Zhending Technology Co Ltd filed Critical Fukui Precision Component Shenzhen Co Ltd
Priority to CN201210200772.0A priority Critical patent/CN103517582B/zh
Priority to TW101122678A priority patent/TWI448223B/zh
Publication of CN103517582A publication Critical patent/CN103517582A/zh
Application granted granted Critical
Publication of CN103517582B publication Critical patent/CN103517582B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种多层电路板的制作方法,包括步骤:提供包括绝缘基底及第一导电图形的线路基板,第一导电图形具有暴露区及压合区;在暴露区设置阻挡片,阻挡片包括铜箔片和位于铜箔片与暴露区之间的可剥胶片;在第一导电图形上形成第一压合基板从而获得多层电路基板,第一压合基板包括交替排列的多层粘结胶片和多层导电线路层,多层粘结胶片中的一层与第一导电图形相接触,相邻两层导电线路层之间具有一层粘结胶片,每层导电线路层均具有与暴露区相对应的开口;以激光沿暴露区的边界切割第一压合基板,去除阻挡片上的第一压合基板而暴露出阻挡片;去除阻挡片从而在多层电路基板中形成凹槽。本发明还提供一种由以上方法制成的多层电路板。

Description

多层电路板及其制作方法
技术领域
本发明涉及电路板技术,尤其涉及一种具有凹槽的多层电路板及其制作方法。
背景技术
在信息、通讯及消费性电子产业中,电路板是所有电子产品不可或缺的基本构成要件。随着电子产品往小型化、高速化方向发展,电路板也从单面电路板往双面电路板、多层电路板方向发展。多层电路板,尤其是内埋电子元器件的多层电路板更是得到广泛的应用,请参见Takahashi, A.等人于1992年发表于IEEE Trans. on Components, Packaging, and Manufacturing Technology 的文献“High density multilayer printed circuit board for HITAC M~880”。
内埋电子元器件的多层电路板一般具有一个凹槽,以埋置电子元器件。然而,开设凹槽时易于损伤凹槽底部的线路,造成电路板的失效以及组装的不良,如此则影响电路板的良率和品质。
发明内容
因此,有必要提供一种具有较好产品品质的具有凹槽的多层电路板及其制作方法。
以下将以实施例说明一种多层电路板及其制作方法。
一种多层电路板的制作方法,包括步骤:提供线路基板,所述线路基板包括绝缘基底及贴合在绝缘基底表面的第一导电图形,所述第一导电图形具有暴露区及环绕连接所述暴露区的压合区;在第一导电图形的暴露区设置阻挡片,所述阻挡片包括铜箔片和位于铜箔片与暴露区之间的可剥胶片;在线路基板的第一导电图形一侧形成第一压合基板从而获得多层电路基板,所述第一压合基板包括交替排列的多层粘结胶片和多层导电线路层,多层粘结胶片中的一层与第一导电图形的压合区相接触,每相邻两层导电线路层之间均具有一层粘结胶片,每层导电线路层均具有与暴露区相对应的开口;在多层电路基板靠近第一压合基板的一侧以激光沿暴露区的边界切割第一压合基板,以去除与阻挡片对应的部分第一压合基板而暴露出阻挡片;以及去除阻挡片从而在多层电路基板中形成凹槽,所述暴露区暴露在所述凹槽中。
优选的,在多层电路基板中形成凹槽之后,还包括在凹槽中安装电子元器件的步骤,所述电子元器件与第一线路图形的组装区电连接。
优选的,所述阻挡片的形状、大小与暴露区对应一致,所述第一压合基板的形状、大小与线路基板对应一致。
优选的,所述第一压合基板包括第一粘结胶片、第一导电线路层、第三粘结胶片及第三导电线路层,在线路基板的第一导电图形一侧形成第一压合基板包括步骤:提供第一铜箔和所述第一粘结胶片,并将所述第一铜箔和所述第一粘结胶片压合在设置了阻挡片的线路基板上,使得第一粘结胶片位于第一铜箔和第一线路图形之间;通过钻孔及镀覆技术在第一粘结胶片中形成至少一个第一盲导孔以电连接第一铜箔和第一线路图形;通过图像转移工艺和化学蚀刻工艺选择性蚀刻第一铜箔从而将第一铜箔制成所述第一导电线路层,所述第一铜箔与暴露区对应的材料被完全去除从而在所述第一导电线路层中形成与暴露区对应的第一开口;提供第三铜箔和所述第三粘结胶片,并将所述第三铜箔和所述第三粘结胶片压合于第一导电线路层上,并使得第三粘结胶片位于第三铜箔和第一导电线路层之间;通过钻孔及镀覆技术在第三粘结胶片中形成至少一个第三盲导孔以电连接第三铜箔和第一导电线路层;以及通过图像转移工艺和化学蚀刻工艺选择性蚀刻第三铜箔从而将第三铜箔制成所述第三导电线路层,所述第三铜箔与暴露区对应的材料被完全去除从而在所述第三导电线路层中形成与暴露区对应的第二开口。
优选的,所述第一压合基板包括第一粘结胶片、第一导电线路层、第三粘结胶片、第三导电线路层、第五粘结胶片及第五导电线路层,在线路基板的第一导电图形一侧形成第一压合基板包括步骤:提供第一铜箔和所述第一粘结胶片,并将所述第一铜箔和所述第一粘结胶片压合在设置了阻挡片的线路基板上,使得第一粘结胶片位于第一铜箔和第一线路图形之间;通过钻孔及镀覆技术在第一粘结胶片中形成至少一个第一盲导孔以电连接第一铜箔和第一线路图形;通过图像转移工艺和化学蚀刻工艺选择性蚀刻第一铜箔从而将第一铜箔制成所述第一导电线路层,所述第一铜箔与暴露区对应的材料被完全去除从而在所述第一导电线路层中形成与暴露区对应的第一开口;提供第三铜箔和所述第三粘结胶片,并将所述第三铜箔和所述第三粘结胶片压合于第一导电线路层上,并使得第三粘结胶片位于第三铜箔和第一导电线路层之间;通过钻孔及镀覆技术在第三粘结胶片中形成至少一个第三盲导孔以电连接第三铜箔和第一导电线路层;通过图像转移工艺和化学蚀刻工艺选择性蚀刻第三铜箔从而将第三铜箔制成所述第三导电线路层,所述第三铜箔与暴露区对应的材料被完全去除从而在所述第三导电线路层中形成与暴露区对应的第二开口;提供第五铜箔和所述第五粘结胶片,并将所述第五铜箔和所述第五粘结胶片压合于第三导电线路层上,并使得第五粘结胶片位于第五铜箔和第三导电线路层之间;通过钻孔及镀覆技术在第五粘结胶片中形成至少一个第五盲导孔以电连接第五铜箔和第三导电线路层;以及通过图像转移工艺和化学蚀刻工艺选择性蚀刻第五铜箔从而将第五铜箔制成所述第五导电线路层,所述第五铜箔与暴露区对应的材料被完全去除从而在所述第五导电线路层中形成与暴露区对应的第三开口。
优选的,所述第一粘结胶片的厚度等于阻挡片的厚度,所述第一粘结胶片具有与阻挡片相对应的收容通孔,将所述第一铜箔和所述第一粘结胶片压合在设置了阻挡片的线路基板上时,所述阻挡片位于收容通孔中且与第一铜箔相接触。
优选的,所述线路基板还包括第二导电图形,所述第一导电图形和第二导电图形设置于绝缘基底的相对两侧,在线路基板的第一导电图形一侧形成第一压合基板时,还在线路基板的第二导电图形一侧形成第二压合基板,所述第二压合基板也包括交替排列的多层粘结胶片和多层导电线路层,第二压合基板中的多层粘结胶片中的一层与第二导电图形相接触,第二压合基板中的每相邻两层导电线路层之间均具有一层粘结胶片。
优选的,在获得多层电路基板之后,还在第一压合基板表面形成第一防焊层,在第二压合基板表面形成第二防焊层。
优选的,以激光沿暴露区的边界切割第一压合基板后形成了与暴露区的边界对应的环形切口,从阻挡片表面剥离被环形切口环绕的该部分第一压合基板即暴露出阻挡片。
一种多层电路板,其由如上所述的制作方法制作而成,所述多层电路板包括压合于一起的第一压合基板和线路基板,所述线路基板包括绝缘基底及贴合在绝缘基底表面的第一导电图形,所述第一导电图形具有暴露区及环绕连接所述暴露区的压合区,所述第一压合基板包括交替排列的多层粘结胶片和多层导电线路层,多层粘结胶片中的一层与第一导电图形的压合区相接触,每相邻两层导电线路层之间均具有一层粘结胶片,所述多层电路板具有一个贯穿第一压合基板的且暴露在外的凹槽,所述凹槽与暴露区相对应,所述暴露区暴露在所述凹槽中。
一种多层电路板,其由如上所述的制作方法制作而成,所述多层电路板包括第一压合基板、线路基板和电子元器件,所述第一压合基板和线路基板压合于一起,所述线路基板包括绝缘基底及贴合在绝缘基底表面的第一导电图形,所述第一导电图形具有暴露区及环绕连接所述暴露区的压合区,所述第一压合基板包括交替排列的多层粘结胶片和多层导电线路层,多层粘结胶片中的一层与第一导电图形的压合区相接触,每相邻两层导电线路层之间均具有一层粘结胶片,所述多层电路板具有一个贯穿第一压合基板的且暴露在外的凹槽,所述凹槽与暴露区相对应,所述暴露区暴露在所述凹槽中,所述电子元器件容置于所述凹槽中且安装于线路基板的暴露区。
在本技术方案中,通过在线路基板的需要形成凹槽的暴露区设置了阻挡片,阻挡片可以阻挡开槽时激光的烧蚀,从而可以保护线路基板中需要形成凹槽的暴露区的线路及焊盘不在开槽时受到损伤,使得电路板具有较好的品质。另外,由于设置了阻挡片,因此也不需要在暴露区的边缘设计用于阻挡激光烧蚀的铜环,因此,使得暴露区中可以设计线路及焊盘的区域不受限制。
附图说明
图1为本技术方案第一实施例提供的双面覆铜基板的示意图。
图2为本技术方案第一实施例提供的在双面覆铜基板中形成导电孔的示意图。
图3为将图2的双面覆铜基板制成线路基板的示意图。
图4为图3的俯视示意图。
图5为在图3的线路基板上设置阻挡片的示意图。
图6为本技术方案第一实施例提供的第一铜箔、第一粘结胶片、第二粘结胶片及第二铜箔的示意图。
图7为在图5的线路基板上压合图6提供的第一铜箔、第一粘结胶片、第二粘结胶片及第二铜箔,从而获得四层压合板的示意图。
图8为将图7的四层压合板中形成盲导孔的示意图。
图9为将图8的四层压合板形成四层电路基板的示意图。
图10为在图9的四层电路基板两侧压合第三铜箔、第三粘结胶片、第四粘结胶片及第四铜箔,从而获得六层压合板的示意图。
图11为将图10的六层压合板形成六层电路基板的示意图。
图12为将图11的六层电路基板两侧分别形成防焊层的示意图。
图13为在图12的六层电路基板中切割形成环形切口的示意图。
图14为在图13的六层电路基板中暴露出阻挡片的示意图。
图15为在图14的六层电路基板中形成凹槽的示意图。
图16为在图15的凹槽中组装电子元器件后的示意图。
图17为在图11的六层电路基板的上下两侧分别压合胶片和铜箔后形成八层压合板的示意图。
图18为将图17的八层压合板形成八层电路基板的示意图。
图19为在图18的八层电路基板中形成一个凹槽的示意图。
图20为在图19的凹槽中组装电子元器件后的示意图。
主要元件符号说明
线路基板 10
绝缘基底 100
第一线路图形 11
第二线路图形 12
双面覆铜基板 13
上侧铜箔 110
下侧铜箔 120
第一导电孔 101
暴露区 111
压合区 112
焊盘 113
线路 114
阻挡片 14
铜箔片 141
可剥胶片 142
第一压合基板 21、41
第二压合基板 22、42
第一铜箔 210
第一粘结胶片 212
第二铜箔 220
第二粘结胶片 222
收容通孔 213
四层压合板 10a
第一盲导孔 102
第二盲导孔 103
第一导电线路层 211
第一开口 201
第二导电线路层 221
四层电路基板 10b
第三铜箔 214
第三粘结胶片 216
第四铜箔 224
第四粘结胶片 226
六层压合板 10c
第三导电线路层 215
第四导电线路层 225
第二开口 202
第三盲导孔 104
第四盲导孔 105
六层电路基板 20
第一防焊层 301、501
第二防焊层 302、502
环形切口 203
凹槽 204、504
六层电路板 30、30a
电子元器件 31、51
连接端子 311、511
焊球凸块 312、512
第五粘结胶片 219
第五导电线路层 218
第六粘结胶片 229
第六导电线路层 228
第五铜箔 217
第六铜箔 227
第三开口 401
第五盲导孔 106
第六盲导孔 107
第二导电孔 108
八层压合板 40a
八层电路基板 40
八层电路板 50、50a
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及多个实施例,对本技术方案提供的多层电路板及其制作方法作进一步的详细说明。
本技术方案第一实施例提供的多层电路板的制作方法,包括步骤:
第一步,请一并参阅图1至图3,提供线路基板10,所述线路基板包括绝缘基底100及贴合在绝缘基底100两侧的第一线路图形11和第二线路图形12。
在本实施例中,所述线路基板10通过如下步骤形成:首先,提供如图1所示的双面覆铜基板13,所述双面覆铜基板13包括所述绝缘基底100及贴合在绝缘基底100两侧的上侧铜箔110和下侧铜箔120;其次,通过钻孔技术在双面覆铜基板13中形成至少一个第一通孔,所述至少一个第一通孔贯穿绝缘基底100、上侧铜箔110和下侧铜箔120;然后通过化学镀铜工艺和电镀铜工艺在所述至少一个第一通孔内沉积铜层,从而将所述至少一个第一通孔制成第一导电孔101,如图2所示;再次通过图像转移工艺和蚀刻工艺选择性蚀刻上侧铜箔110和下侧铜箔120,即将上侧铜箔110选择性蚀刻制成第一线路图形11,将下侧铜箔120选择性蚀刻制成第二线路图形12,如图3所示。第一线路图形11和第二线路图形12均可依据实际电路板的传输需求而设计,一般均包括多个焊盘和多条线路。
在本实施方式中,请参阅图3和图4,定义所述第一线路图形11包括暴露区111和环绕连接在暴露区111周围的压合区112。本实施例中暴露区111为长方形,其具有多个焊盘113及与多个焊盘113一一连接的多条线路114,而并不具有位于暴露区111边缘的铜环。所述压合区112环绕连接所述暴露区111,其至少具有多条线路。本领域技术人员可以理解,暴露区111中的焊盘113与线路114的数量和形状依据电路板的电路设计而定,压合区112中线路的数量和形状也依据电路板的电路设计而定。在本实施例的图4中,仅示意性绘出暴露区111的两个焊盘113及两条线路114,且并未绘示出压合区112中的线路。
第二步,请参阅图5,在第一线路图形11的暴露区111设置阻挡片14,所述阻挡片14包括铜箔片141和可剥胶片142。可剥胶片142两侧均具有一定粘性,其一侧贴合在暴露区111表面以及从暴露区111暴露出的绝缘基底100的表面,另一侧贴合了铜箔片141,也就是说,可剥胶片贴合在铜箔片141与暴露区111之间。所述阻挡片14的形状、大小与暴露区111完全对应,以可完全覆盖暴露区111。即,所述可剥胶片142、铜箔片141的形状、大小均与暴露区111完全对应。需要说明的是,可剥胶片142的粘性并不是很强,其贴合在暴露区111表面、绝缘基底100表面之后,在后续步骤中还可以比较轻易地从暴露区111表面、绝缘基底100表面剥离。
第三步,请一并参阅图6至图11,在线路基板10的第一线路图形11一侧形成第一压合基板21,在第二线路图形12一侧形成第二压合基板22,并使得第一压合基板21与第一线路图形11电导通,第二压合基板22与第二线路图形12电导通,从而获得多层电路基板。
所述第一压合基板21、第二压合基板22均可以为两层基板、三层基板或者更多层的基板。在本实施例中,以第一压合基板21、第二压合基板22均为两层基板,均包括交替排列的两层粘结胶片和两层导电线路层,多层电路基板为六层电路基板为例进行说明。具体地,形成第一压合基板21、第二压合基板22包括以下步骤:
首先,请参阅图6,提供第一铜箔210、第一粘结胶片212、第二铜箔220及第二粘结胶片222。所述第一粘结胶片212具有与阻挡片14相对应的收容通孔213,即,收容通孔213与阻挡片14的位置、形状、大小相对应,用于收容阻挡片14。第一粘结胶片212的厚度大于或者等于阻挡片14的厚度。第一铜箔210、第一粘结胶片212、第二铜箔220及第二粘结胶片222的形状、大小均与线路基板10的形状、大小相对应。将第一粘结胶片212放置在第一线路图形11上且使得阻挡片14位于收容通孔213中,将第一铜箔210放置在第一粘结胶片212上侧,将第二粘结胶片222设置在第二线路图形12下方,将第二铜箔220放置在第二粘结胶片222下侧,即,将第一铜箔210、第一粘结胶片212、线路基板10、第二粘结胶片222及第二铜箔220依次堆叠并对齐;然后将堆叠的第一铜箔210、第一粘结胶片212、线路基板10、第二粘结胶片222及第二铜箔220放入压合机,一次压合所述第一铜箔210、第一粘结胶片212、线路基板10、第二粘结胶片222及第二铜箔220,形成一个四层压合板10a,如图7所示。在本实施例中,第一粘结胶片212的厚度与阻挡片14的厚度相同,且压合时阻挡片14恰位于收容通孔213中,因此阻挡片14与第一铜箔210直接接触。即,阻挡片14位于第一铜箔210与暴露区111之间。当然,在其他实施例中,如果第一粘结胶片212的厚度大于阻挡片14的厚度,由于第一粘结胶片212的材料在压合过程中会软化流动而填充第一线路图形的间隙,因此不论第一粘结胶片212有无开设收容通孔213,均可能使得阻挡片14不与第一铜箔210直接接触,而使得阻挡片14与第一铜箔210之间具有第一粘结胶片212的材料。或者,如果第一粘结胶片212的厚度等于阻挡片14的厚度,且压合之前不在第一粘结胶片212中开设收容通孔213,也会使得阻挡片14与第一铜箔210之间具有第一粘结胶片212的材料。
其次,通过钻孔技术在四层压合板10a中形成至少一个第一盲孔和至少一个第二盲孔,所述至少一个第一盲孔仅贯穿第一铜箔210和第一粘结胶片212,所述至少一个第二盲孔仅贯穿第二铜箔220和第二粘结胶片222;然后通过化学镀铜工艺和电镀铜工艺在所述至少一个第一盲孔和至少一个第二盲孔内沉积铜层,从而将所述至少一个第一盲孔制成第一盲导孔102,将第二盲孔制成第二盲导孔103,如图8所示;再通过图像转移工艺和化学蚀刻工艺选择性地蚀刻第一铜箔210和第二铜箔220,从而将第一铜箔210制成第一导电线路层211,将第二铜箔220制成第二导电线路层221。在选择性蚀刻第一铜箔210时,蚀刻去除与暴露区111对应的部分第一铜箔210,即去除与阻挡片14对应的该部分第一铜箔210的材料,从而在第一导电线路层211中形成与暴露区111对应的第一开口201。也就是说,第一开口201与阻挡片14对齐。第一导电线路层211通过至少一个第一盲导孔102与第一线路图形11电导通,第二导电线路层221通过至少一个第二盲导孔103和第二线路图形12电导通,如此即可获得如图9所示的四层电路基板10b。
再次,提供第三铜箔214、第三粘结胶片216、第四铜箔224及第四粘结胶片226,并将第三铜箔214、第三粘结胶片216、四层电路基板10b、第四粘结胶片226及第四铜箔224依次堆叠;然后一次压合堆叠的所述第三铜箔214、第三粘结胶片216、四层电路基板10b、第四粘结胶片226及第四铜箔224,形成一个六层压合板10c,如图9所示。本领域技术人员可以理解,压合过程中第三粘结胶片216的材料会流动填充第一导电线路层211的间隙及第一开口201,第四粘结胶片226的材料会流动填充第二导电线路层221的间隙。压合之后通过钻孔技术及镀覆工艺在六层压合板10c中形成至少一个第三盲导孔104和至少一个第四盲导孔105。第三盲导孔104电连接第三铜箔214和第一导电线路层211,第四盲导孔105电连接第四铜箔224和第二导电线路层221。
最后,通过图像转移工艺和化学蚀刻工艺选择性地蚀刻第三铜箔214和第四铜箔224,从而将第三铜箔214制成第三导电线路层215,将第四铜箔224制成第四导电线路层225,如此即可获得六层电路基板20,如图11所示。在选择性蚀刻第三铜箔214时,蚀刻去除与暴露区111对应的部分第三铜箔214,从而在第三导电线路层215中形成与暴露区111对应的第二开口202。也就是说,第二开口202与第一开口201对齐,且均与阻挡片14对齐。第三导电线路层215通过至少一个第三盲导孔104与第一导电线路层211电导通,第四导电线路层225通过至少一个第四盲导孔105和第二导电线路层221电导通。
所述第一导电线路层211、第二导电线路层221、第三导电线路层215及第四导电线路层225中均具有多条线路和多个焊盘,具体的电路设计可依需求而定。
本领域技术人员可以理解,除如本实施例所示第一压合基板21和第二压合基板22为二层基板外,第一压合基板21和第二压合基板22还可以为包括交替排列的三层粘结胶片和三层导电线路层的三层基板,或者包括交替排列的多层压合胶片和多层导电线路层的四层及以上的基板,仅需每相邻两层导电线路层之间均具有一层压合胶片、每层导电线路层均具有与暴露区111相对应的开口即可。另外,在线路基板10的第一线路图形11一侧压合形成第一压合基板21时,可以不在第二线路图形12一侧压合形成第二压合基板22,也就是说,第二压合基板22并不是必要技术特征。此时可获得包括线路基板10和第一压合基板21的四层电路基板。也就是说,在本技术方案中,除可以获得如图11所示为六层电路基板20的多层电路基板外,还可以获得其他层数的多层电路基板。
本领域技术人员还可以理解,在形成第一压合基板21、第二压合基板22之后,还可以在六层电路基板20的两侧设置防焊层。即,在第三导电线路层215表面设置第一防焊层301,在第四导电线路层225表面设置第二防焊层302,从而保护第三导电线路层215和第四导电线路层225中的线路,并暴露出第三导电线路层215和第四导电线路层225中需要露出的焊盘,如图12所示。所述第一防焊层301可以覆盖从第二开口202暴露出的第三粘结胶片216,也可以暴露出从第二开口202暴露出的第三粘结胶片216。在本实施例中,第一防焊层301具有与第二开口202相对应的开口,以暴露出从第二开口202暴露出的第三粘结胶片216,还暴露出部分第三导电线路层215需要露出的焊盘。
第四步,请参阅图13和图14,在多层电路基板即六层电路基板20靠近第一压合基板21的一侧以激光沿暴露区111的边界切割第一压合基板21,以去除与阻挡片14对应的部分第一压合基板21并暴露出阻挡片14。
需要说明的是,由于第一压合基板21中的每层导电线路层在与阻挡片14对应的部分均具有开口,激光仅需切割第一压合基板21中的粘结胶片的材料即可,因此可以选用二氧化碳激光。在本实施例中,由于第一导电线路层211具有第一开口201、第三导电线路层215具有第二开口202、第一粘结胶片212具有收容通孔213,因此,在本步骤中,激光仅需切割第一压合基板21中的第三粘结胶片216的材料即可。由于暴露区111表面设置有阻挡片14,阻挡片14包括铜箔片141,铜箔片141可以阻挡激光的烧蚀,因此,切割第一压合基板21时激光仅会切割第一压合基板21的材料,而不会损伤线路基板10,即,不会损伤暴露区111的焊盘113和线路114。当然,本领域技术人员可以理解,当选用紫外激光时,由于紫外激光切割铜箔片141需要一定的能量和时间,因此,可以通过控制紫外激光的能量和时间,使得阻挡片14实现阻挡激光烧蚀的作用。
如图13所示,切割第一压合基板21之后,即在第一压合基板21中形成了与暴露区111边界对应的环形切口203,此时,仅需剥离环形切口203环绕的该部分第一压合基板21,即可暴露出阻挡片14,如图14所示。在本实施例中,仅需剥离环形切口203环绕的该部分第三粘结胶片216的材料即可暴露出阻挡片14。
本领域技术人员可以理解,在其他实施例中,如果阻挡片14与第一铜箔210即第一导电线路层211之间具有第一粘结胶片212的材料,同样可以通过激光切割第一压合基板21中的第一粘结胶片212的材料和第三粘结胶片216的材料,而形成环形切口203,并剥离环形切口203环绕的该部分第一粘结胶片212的材料和第三粘结胶片216的材料而暴露出阻挡片14。
第五步,请参阅图15,去除暴露出的阻挡片14从而形成凹槽204,所述暴露区111暴露在所述凹槽204中,如此即可获得具有凹槽204的多层电路板,本实施例中即为六层电路板30。由于阻挡片14的可剥胶片142易于与暴露区111及绝缘基底100分离,因而可以轻易地从暴露区111及绝缘基底100表面剥离去除。
所述凹槽204具有与暴露区111对应的形状及位置,在本实施例中,凹槽204的形状如图4所示的暴露区111的形状及位置相对应,即,凹槽204为位于六层电路板30中部的长方形盲槽。
本领域技术人员可以理解,第一防焊层301、第二防焊层302也可以在形成凹槽204之后设置。
请参阅图16,所述凹槽204用于安装电子元器件31,在形成凹槽204后,还可以在凹槽204中组装电子元器件31,所述电子元器件31与第一线路图形11的暴露区111电连接。具体地,首先提供所述电子元器件31,其可以为主动元件或被动元件,例如电阻、电容、芯片等。所述电子元器件31的表面具有多个连接端子311,所述多个连接端子311与暴露区111中的多个焊盘113一一对应。其次,在每个连接端子311表面设置焊球凸块312,且将电子元器件31放置于凹槽204中,使得每个焊盘113均与与其对应的连接端子311表面的焊球凸块312相接触。再次,通过回焊使得每个焊球凸块312熔融并固化后电连接一个连接端子311和一个焊盘113。如此,即可实现电子元器件31与第一线路图形11的电连接,获得构装了电子元器件31的六层电路板30a。
优选的,还可以在所述电子元器件31与凹槽204之间填充封装粘合材料,以更好固定电子元器件31。
根据第一实施例的以上步骤制得的具有凹槽204的六层电路板30如图15所示,安装了电子元器件31的六层电路板30a如图16所示。六层电路板30、30a的结构基本相同,不同之处在于六层电路板30a还包括在凹槽204中安装的电子元器件31。六层电路板30a包括第一防焊层301、第一压合基板21、线路基板10、第二压合基板22、第二防焊层302及电子元器件31。所述第一压合基板21、线路基板10和第二压合基板22依次压合于一起。所述第一压合基板21包括依次压合的第三导电线路层215、第三粘结胶片216、第一导电线路层211和第一粘结胶片212。第一防焊层301设置于第一压合基板21表面,且至少覆盖部分第三导电线路层215及覆盖全部从第三导电线路层215暴露出的第三粘结胶片216。所述第二压合基板22包括第四导电线路层225、第四粘结胶片226、第二导电线路层221和第二粘结胶片222。第二防焊层302设置于第二压合基板22表面,且至少覆盖部分第四导电线路层225表面及覆盖全部从第四导电线路层225暴露出的第四粘结胶片226。所述线路基板10包括绝缘基底100和贴合在绝缘基底100相对两表面的第一线路图形11和第二线路图形12。第三导电线路层215、第一导电线路层211、第一线路图形11、第二线路图形12、第二导电线路层221及第四导电线路层225通过第一导电孔101、第一盲导孔102、第二盲导孔103、第三盲导孔104及第四盲导孔105电导通。所述多层电路板30a具有贯穿第一压合基板21和第一防焊层301的凹槽204,凹槽204为一个暴露在外部的盲槽。第一线路图形11的暴露区111暴露在凹槽204中。电子元器件31设置于凹槽204中,安装于暴露区111的多个焊盘113上且暴露在外。电子元器件31具有多个连接端子311,其通过多个焊球凸块312与第一线路图形11实现电连接。
本领域技术人员可以理解,第一实施例的制作多层电路板的方法中的步骤并非均为必要技术特征。例如,在第三步中,可以仅在线路基板10上侧压合形成第一压合基板21,而不同时在线路基板10下侧压合形成第二压合基板22,如此,经过后续步骤之后,可以制成具有一个凹槽204的四层电路板。同样,第一实施例制得的六层电路板30、30a中的元件也并非均为必要技术特征,例如,第一防焊层301和第二防焊层302。另外,也可以不形成第一盲导孔102、第二盲导孔103、第三盲导孔104及第四盲导孔105,而形成多个贯穿六层电路板30、30a的导通孔,以实现层间线路的电导通。
当然,本领域技术人员可以理解,除了制作具有一个凹槽的四层电路板或者六层电路板之外,本技术方案可以制作具有任意数量凹槽的任意层数的多层电路板。例如,在第一步中可以提供单面的覆铜基板,即,仅具有第一线路图形11而不具有第二线路图形12的线路基板,在第三步中仅在线路基板10上侧压合形成第一压合基板21,如此,经过后续步骤之后,可以制成具有一个凹槽204的三层电路板。再例如,在第二步中可以在第一线路图形11和/或第二线路图形12表面不同区域设置两个或两个以上的阻挡片14,在第四步和第五步中形成两个、三个或以上的凹槽,如此即可制成具有两个或以上凹槽的多层电路板。再例如,在第三步中如图10所示的六层电路基板20两侧继续加成粘结胶片和铜箔,即可制成六层以上的多层电路板。以下,以制作具有一个凹槽的八层电路板为例进行说明。
本技术方案第二实施例提供的多层电路板的制作方法,包括步骤:
第一步,请参阅图5,提供第一实施例中第二步获得的设置了阻挡片14的线路基板10。
第二步,请参阅图6至图11及图17至图18,在绝缘基底100的第一线路图形11一侧形成第一压合基板41,在第二线路图形12一侧形成第二压合基板42,并使得第一压合基板41与第一线路图形11电导通,第二压合基板42与第二线路图形12电导通,获得多层电路基板。
在本实施方式中,第一压合基板41、第二压合基板42均为三层基板,均包括交替排列的三层粘结胶片和三层导电线路层,如此即可获得八层的多层电路基板。第一压合基板41包括第一粘结胶片212、第一导电线路层211、第三粘结胶片216、第三导电线路层215、第五粘结胶片219及第五导电线路层218。第二压合基板42包括第二粘结胶片222、第二导电线路层221、第四粘结胶片226、第四导电线路层225、第六粘结胶片229及第六导电线路层228。具体地,形成第一压合基板41和第二压合基板42可以通过如下工艺实现:首先,请参阅图6至图11,通过第一实施例中第三步中的具体步骤,制得如图11所示的六层电路基板20。其次,请参阅图17,提供第五铜箔217、第五粘结胶片219、第六铜箔227及第六粘结胶片229,依次堆叠第五铜箔217、第五粘结胶片219、六层电路基板20、第六粘结胶片229及第六铜箔227,并压合堆叠的第五铜箔217、第五粘结胶片219、六层电路基板20、第六粘结胶片229及第六铜箔227,获得八层压合板40a。再次,请参阅图17,通过钻孔工艺及镀覆工艺形成至少一个第五盲导孔106、至少一个第六盲导孔107及至少一个第二导电孔108。第五盲导孔106电导通第五铜箔217和第三导电线路层215,第六盲导孔107电导通第六铜箔227和第四导电线路层225,第二导电孔108贯穿八层压合板40a。最后,通过图像转移工艺和化学蚀刻工艺选择性地蚀刻第五铜箔217和第六铜箔227,从而将第五铜箔217制成第五导电线路层218,将第六铜箔227制成第六导电线路层228,如此即可获得八层电路基板40,如图18所示。在选择性蚀刻第五铜箔217时,蚀刻去除与暴露区111对应的部分第五铜箔217,从而在第五导电线路层218中形成与暴露区111对应的第三开口401。也就是说,第三开口401、第二开口202与第一开口201彼此对齐,且均与阻挡片14对齐。第五导电线路层218通过至少一个第五盲导孔106与第三导电线路层215电导通,第六导电线路层228通过至少一个第六盲导孔107和第四导电线路层225电导通,第二导电孔108可以电导通第五导电线路层218、第三导电线路层215、第一导电线路层211、第一线路图形11、第二线路图形12、第二导电线路层221、第四导电线路层225及第六导电线路层228中的至少两个。如此,即可获得八层电路基板40作为多层电路基板。
本领域技术人员可以理解,还可以在八层电路基板40的最外两侧分别形成防焊层,以保护八层电路基板40的外侧线路。例如,可以在第五导电线路层218表面设置第一防焊层501,在第六导电线路层228表面设置第二防焊层502。
第三步,在多层电路基板即八层电路基板40靠近第一压合基板41的一侧以激光沿暴露区111的边界切割第一压合基板41,以去除与阻挡片14对应的部分第一压合基板41并暴露出阻挡片14。
需要说明的是,由于第一压合基板41中的每层导电线路层在与阻挡片14对应的部分均具有开口,激光仅需切割第一压合基板41中的粘结胶片的材料即可。而在本实施例中,激光仅需切割第一压合基板41中的第三粘结胶片216、第五粘结胶片219的材料即可。由于暴露区111表面设置有阻挡片14,阻挡片14可以阻挡激光的烧蚀,因此,切割第一压合基板41时激光仅会切割第一压合基板41的材料,而不会损伤线路基板10。
第四步,请参阅图19,去除暴露出的阻挡片14从而形成凹槽504,所述暴露区111暴露在所述凹槽504中,如此即可获得具有凹槽504的八层电路板50。由于阻挡片14的可剥胶片142易于与暴露区111及绝缘基底100分离,因而可以轻易地从暴露区111及绝缘基底100表面剥离去除。
请参阅图20,在形成凹槽504后,还可以在凹槽504中组装电子元器件51。所述电子元器件51与第一线路图形11的暴露区111电连接。所述电子元器件51的表面具有多个连接端子511,所述多个连接端子511与暴露区111中的多个焊盘113一一对应。可以通过在每个连接端子511表面设置焊球凸块512,并通过回焊使得每个焊球凸块512熔融并固化后电连接一个连接端子511和一个焊盘113。如此,即可实现电子元器件51与第一线路图形11的电连接,获得构装了电子元器件51的八层电路板50a。
通过本实施例的以上步骤,可以获得为八层电路板50、50a的多层电路板。本领域技术人员可以理解,本技术方案还可以制得具有凹槽的其他层数的多层电路板以及凹槽内组装有电子元器件的其他层数的多层电路板。
在本技术方案中,由于在线路基板的需要形成凹槽的暴露区设置了阻挡片,阻挡片可以阻挡开槽步骤中激光的烧蚀,从而可以保护线路基板中需要形成凹槽的暴露区的线路及焊盘。另外,由于设置了阻挡片,因此也不需要在暴露区的边缘设计用于阻挡激光烧蚀的铜环,因此,使得暴露区中可以设计线路及焊盘的区域不受限制。
可以理解的是,对于本领域的普通技术人员来说,可以根据本发明的技术构思做出其它各种相应的改变与变形,而所有这些改变与变形都应属于本发明权利要求的保护范围。

Claims (9)

1.一种多层电路板的制作方法,包括步骤:
提供线路基板,所述线路基板包括绝缘基底及贴合在绝缘基底表面的第一导电图形,所述第一导电图形具有暴露区及环绕连接所述暴露区的压合区;
在第一导电图形的暴露区设置阻挡片,所述阻挡片包括铜箔片和位于铜箔片与暴露区之间的可剥胶片;
在线路基板的第一导电图形一侧形成第一压合基板从而获得多层电路基板,所述第一压合基板包括交替排列的多层粘结胶片和多层导电线路层,多层粘结胶片中的一层与第一导电图形的压合区相接触,每相邻两层导电线路层之间均具有一层粘结胶片,每层导电线路层均具有与暴露区相对应的开口;
在多层电路基板靠近第一压合基板的一侧以激光沿暴露区的边界切割第一压合基板,以去除与阻挡片对应的部分第一压合基板而暴露出阻挡片;以及去除阻挡片从而在多层电路基板中形成凹槽,所述暴露区暴露在所述凹槽中,在多层电路基板中形成凹槽之后,还包括在凹槽中安装电子元器件的步骤,所述电子元器件与第一线路图形的组装区电连接。
2.如权利要求1所述的多层电路板的制作方法,其特征在于,所述阻挡片的形状、大小与暴露区对应一致,所述第一压合基板的形状、大小与线路基板对应一致。
3.如权利要求2所述的多层电路板的制作方法,其特征在于,所述第一压合基板包括第一粘结胶片、第一导电线路层、第三粘结胶片及第三导电线路层,在线路基板的第一导电图形一侧形成第一压合基板包括步骤:
提供第一铜箔和所述第一粘结胶片,并将所述第一铜箔和所述第一粘结胶片压合在设置了阻挡片的线路基板上,使得第一粘结胶片位于第一铜箔和第一线路图形之间;
通过钻孔及镀覆技术在第一粘结胶片中形成至少一个第一盲导孔以电连接第一铜箔和第一线路图形;
通过图像转移工艺和化学蚀刻工艺选择性蚀刻第一铜箔从而将第一铜箔制成所述第一导电线路层,所述第一铜箔与暴露区对应的材料被完全去除从而在所述第一导电线路层中形成与暴露区对应的第一开口;
提供第三铜箔和所述第三粘结胶片,并将所述第三铜箔和所述第三粘结胶片压合于第一导电线路层上,并使得第三粘结胶片位于第三铜箔和第一导电线路层之间;
通过钻孔及镀覆技术在第三粘结胶片中形成至少一个第三盲导孔以电连接第三铜箔和第一导电线路层;以及
通过图像转移工艺和化学蚀刻工艺选择性蚀刻第三铜箔从而将第三铜箔制成所述第三导电线路层,所述第三铜箔与暴露区对应的材料被完全去除从而在所述第三导电线路层中形成与暴露区对应的第二开口。
4.如权利要求2所述的多层电路板的制作方法,其特征在于,所述第一压合基板包括第一粘结胶片、第一导电线路层、第三粘结胶片、第三导电线路层、第五粘结胶片及第五导电线路层,在线路基板的第一导电图形一侧形成第一压合基板包括步骤:
提供第一铜箔和所述第一粘结胶片,并将所述第一铜箔和所述第一粘结胶片压合在设置了阻挡片的线路基板上,使得第一粘结胶片位于第一铜箔和第一线路图形之间;
通过钻孔及镀覆技术在第一粘结胶片中形成至少一个第一盲导孔以电连接第一铜箔和第一线路图形;
通过图像转移工艺和化学蚀刻工艺选择性蚀刻第一铜箔从而将第一铜箔制成所述第一导电线路层,所述第一铜箔与暴露区对应的材料被完全去除从而在所述第一导电线路层中形成与暴露区对应的第一开口;
提供第三铜箔和所述第三粘结胶片,并将所述第三铜箔和所述第三粘结胶片压合于第一导电线路层上,并使得第三粘结胶片位于第三铜箔和第一导电线路层之间;
通过钻孔及镀覆技术在第三粘结胶片中形成至少一个第三盲导孔以电连接第三铜箔和第一导电线路层;
通过图像转移工艺和化学蚀刻工艺选择性蚀刻第三铜箔从而将第三铜箔制成所述第三导电线路层,所述第三铜箔与暴露区对应的材料被完全去除从而在所述第三导电线路层中形成与暴露区对应的第二开口;
提供第五铜箔和所述第五粘结胶片,并将所述第五铜箔和所述第五粘结胶片压合于第三导电线路层上,并使得第五粘结胶片位于第五铜箔和第三导电线路层之间;
通过钻孔及镀覆技术在第五粘结胶片中形成至少一个第五盲导孔以电连接第五铜箔和第三导电线路层;以及
通过图像转移工艺和化学蚀刻工艺选择性蚀刻第五铜箔从而将第五铜箔制成所述第五导电线路层,所述第五铜箔与暴露区对应的材料被完全去除从而在所述第五导电线路层中形成与暴露区对应的第三开口。
5.如权利要求3或4所述的多层电路板的制作方法,其特征在于,所述第一粘结胶片的厚度等于阻挡片的厚度,所述第一粘结胶片具有与阻挡片相对应的收容通孔,将所述第一铜箔和所述第一粘结胶片压合在设置了阻挡片的线路基板上时,所述阻挡片位于收容通孔中且与第一铜箔相接触。
6.如权利要求3或4所述的多层电路板的制作方法,其特征在于,所述线路基板还包括第二导电图形,所述第一导电图形和第二导电图形设置于绝缘基底的相对两侧,在线路基板的第一导电图形一侧形成第一压合基板时,还在线路基板的第二导电图形一侧形成第二压合基板,所述第二压合基板也包括交替排列的多层粘结胶片和多层导电线路层,第二压合基板中的多层粘结胶片中的一层与第二导电图形相接触,第二压合基板中的每相邻两层导电线路层之间均具有一层粘结胶片。
7.如权利要求6所述的多层电路板的制作方法,其特征在于,在获得多层电路基板之后,还在第一压合基板表面形成第一防焊层,在第二压合基板表面形成第二防焊层。
8.如权利要求1所述的多层电路板的制作方法,其特征在于,以激光沿暴露区的边界切割第一压合基板后形成了与暴露区的边界对应的环形切口,从阻挡片表面剥离被环形切口环绕的该部分第一压合基板即暴露出阻挡片。
9.一种多层电路板,其由如权利要求1所述的制作方法制作而成,所述多层电路板包括第一压合基板、线路基板和电子元器件,所述第一压合基板和线路基板压合于一起,所述线路基板包括绝缘基底及贴合在绝缘基底表面的第一导电图形,所述第一导电图形具有暴露区及环绕连接所述暴露区的压合区,所述第一压合基板包括交替排列的多层粘结胶片和多层导电线路层,多层粘结胶片中的一层与第一导电图形的压合区相接触,每相邻两层导电线路层之间均具有一层粘结胶片,所述多层电路板具有一个贯穿第一压合基板的且暴露在外的凹槽,所述凹槽与暴露区相对应,所述暴露区暴露在所述凹槽中,所述电子元器件容置于所述凹槽中且安装于线路基板的暴露区。
CN201210200772.0A 2012-06-18 2012-06-18 多层电路板及其制作方法 Active CN103517582B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210200772.0A CN103517582B (zh) 2012-06-18 2012-06-18 多层电路板及其制作方法
TW101122678A TWI448223B (zh) 2012-06-18 2012-06-25 多層電路板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210200772.0A CN103517582B (zh) 2012-06-18 2012-06-18 多层电路板及其制作方法

Publications (2)

Publication Number Publication Date
CN103517582A CN103517582A (zh) 2014-01-15
CN103517582B true CN103517582B (zh) 2016-08-10

Family

ID=49899337

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210200772.0A Active CN103517582B (zh) 2012-06-18 2012-06-18 多层电路板及其制作方法

Country Status (2)

Country Link
CN (1) CN103517582B (zh)
TW (1) TWI448223B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779242B (zh) * 2014-02-18 2017-02-08 无锡江南计算技术研究所 一种台阶封装基板控胶方法
TWI554175B (zh) * 2015-10-22 2016-10-11 健鼎科技股份有限公司 銅箔基板的製作方法
CN105578771A (zh) * 2015-12-31 2016-05-11 广州兴森快捷电路科技有限公司 电路板内槽的加工方法
CN108811334B (zh) * 2018-06-22 2021-02-26 中国电子科技集团公司第二十九研究所 一种印制电路板底部图形化盲槽的加工方法
TWI700021B (zh) * 2019-02-23 2020-07-21 同泰電子科技股份有限公司 同時具有貫孔及盲孔的多層電路板的製法
CN110719695B (zh) * 2019-10-21 2021-02-05 北大方正集团有限公司 电路板的制作方法及电路板
CN111586994B (zh) * 2020-04-27 2021-12-21 深圳市信维通信股份有限公司 一种5g通信用多层线路板的开盖方法
CN113747681B (zh) * 2020-05-27 2023-01-17 庆鼎精密电子(淮安)有限公司 嵌埋元件的软硬结合电路板及其制作方法
CN114554731A (zh) * 2022-03-09 2022-05-27 上海展华电子(南通)有限公司 Pcb板件的加工制作方法和pcb板件
CN114710895B (zh) * 2022-04-07 2024-07-05 无锡深南电路有限公司 一种摄像装置及其制备方法
CN117975516B (zh) * 2024-04-02 2024-07-23 深圳贝特莱电子科技股份有限公司 一种指纹传感器的封装方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
TW200952582A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Fabrication method of rigid-flex circuit board
TW201225774A (en) * 2010-12-06 2012-06-16 Zhen Ding Technology Co Ltd Method for manufacturing rigid-flexible printed circuit board

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119338A (en) * 1998-03-19 2000-09-19 Industrial Technology Research Institute Method for manufacturing high-density multilayer printed circuit boards
TW200952582A (en) * 2008-06-05 2009-12-16 Unimicron Technology Corp Fabrication method of rigid-flex circuit board
TW201225774A (en) * 2010-12-06 2012-06-16 Zhen Ding Technology Co Ltd Method for manufacturing rigid-flexible printed circuit board

Also Published As

Publication number Publication date
TWI448223B (zh) 2014-08-01
TW201401942A (zh) 2014-01-01
CN103517582A (zh) 2014-01-15

Similar Documents

Publication Publication Date Title
CN103517582B (zh) 多层电路板及其制作方法
CN103458628B (zh) 多层电路板及其制作方法
CN102548253B (zh) 多层电路板的制作方法
JP3407737B2 (ja) 多層基板の製造方法およびその製造方法によって形成される多層基板
US8978244B2 (en) Method for manufacturing printed circuit board
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
WO2009141928A1 (ja) プリント配線板及びその製造方法
TWI538584B (zh) 埋入式高密度互連印刷電路板及其製作方法
CN109618509B (zh) 一种pcb的制造方法
US10321560B2 (en) Dummy core plus plating resist restrict resin process and structure
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
CN103857209A (zh) 多层电路板及其制作方法
CN103379749B (zh) 多层电路板及其制作方法
US10772220B2 (en) Dummy core restrict resin process and structure
CN103582325A (zh) 电路板及其制作方法
TW201316853A (zh) 嵌入式多層電路板及其製作方法
CN103582321B (zh) 多层线路板及其制作方法
JP6058321B2 (ja) 配線基板の製造方法
CN103857210A (zh) 承载电路板、承载电路板的制作方法及封装结构
TW201427505A (zh) 具有內埋元件的電路板及其製作方法
CN102300406B (zh) 埋入式电路板及其制作方法
JP2017073516A (ja) 片面回路基板の製造方法及びそれを用いてなる多層回路基板の製造方法
CN104244563A (zh) 电路板结构及其制作方法
KR101095253B1 (ko) 인쇄회로기판 및 그 제조방법
KR20110130604A (ko) 복수의 소자가 내장된 집적 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20161125

Address after: No. 18, Tengfei Road, Qinhuangdao Economic & Technological Development Zone, Hebei, China

Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: 518103 Shenzhen Province, Baoan District Town, Fuyong Tong tail Industrial Zone, factory building, building 5, floor, 1

Patentee before: FUKU PRECISION COMPONENTS (SHENZHEN) Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230928

Address after: No. 18-2, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province

Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd.

Patentee after: Zhen Ding Technology Co.,Ltd.

Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004

Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd.

Patentee before: Zhen Ding Technology Co.,Ltd.