JP2001267448A - 多層セラミック基板およびその製造方法ならびに電子装置 - Google Patents
多層セラミック基板およびその製造方法ならびに電子装置Info
- Publication number
- JP2001267448A JP2001267448A JP2000072036A JP2000072036A JP2001267448A JP 2001267448 A JP2001267448 A JP 2001267448A JP 2000072036 A JP2000072036 A JP 2000072036A JP 2000072036 A JP2000072036 A JP 2000072036A JP 2001267448 A JP2001267448 A JP 2001267448A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- ceramic substrate
- multilayer ceramic
- cavity
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
- H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
- H01L2924/15156—Side view
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 キャビティを備える多層セラミック基板を製
造するため、複数のセラミックグリーンシートを積み重
ねときにずれが生じていると、プレスしたとき、キャビ
ティの開口側に位置するセラミックグリーンシートの一
部がキャビティ内に垂れ下がった状態となったり、ちぎ
れたりし、それによって、不所望な電気的短絡が生じた
り、キャビティ内に収容されるチップ部品のダイボンド
不良を起こしたりする。 【解決手段】 キャビティ２６が、複数のセラミック層
２２ａ〜２２ｄの各々に設けられた貫通孔３１，３２の
重なりによって形成されているとき、これら貫通孔３
１，３２のうち、キャビティ２６の開口２５を与えてい
る貫通孔３１を最も大きくし、積み重ねずれが生じて
も、開口２５から最も上のセラミック層２２ａのための
セラミックグリーンシートが出っ張らないようにする。
造するため、複数のセラミックグリーンシートを積み重
ねときにずれが生じていると、プレスしたとき、キャビ
ティの開口側に位置するセラミックグリーンシートの一
部がキャビティ内に垂れ下がった状態となったり、ちぎ
れたりし、それによって、不所望な電気的短絡が生じた
り、キャビティ内に収容されるチップ部品のダイボンド
不良を起こしたりする。 【解決手段】 キャビティ２６が、複数のセラミック層
２２ａ〜２２ｄの各々に設けられた貫通孔３１，３２の
重なりによって形成されているとき、これら貫通孔３
１，３２のうち、キャビティ２６の開口２５を与えてい
る貫通孔３１を最も大きくし、積み重ねずれが生じて
も、開口２５から最も上のセラミック層２２ａのための
セラミックグリーンシートが出っ張らないようにする。
Description
【０００１】
【発明の属する技術分野】この発明は、多層セラミック
基板およびその製造方法、ならびにこのような多層セラ
ミック基板を備える電子装置に関するもので、特に、多
層セラミック基板にキャビティを適正な状態で設けるこ
とができるようにするための改良に関するものである。
基板およびその製造方法、ならびにこのような多層セラ
ミック基板を備える電子装置に関するもので、特に、多
層セラミック基板にキャビティを適正な状態で設けるこ
とができるようにするための改良に関するものである。
【０００２】
【従来の技術】図４は、この発明にとって興味ある従来
の多層セラミック基板１を図解的に示す断面図である。
の多層セラミック基板１を図解的に示す断面図である。
【０００３】図４を参照して、多層セラミック基板１
は、積層された複数のセラミック層２ａ、２ｂ、２ｃ、
２ｄ、２ｅ、２ｆおよび２ｇをもって構成される積層体
３を備えている。この積層体３には、その積層方向にお
ける一方の端面４に沿って開口５を位置させているキャ
ビティ６が形成されている。キャビティ６内には、図示
しないが、半導体ＩＣチップのようなチップ部品が収容
される。
は、積層された複数のセラミック層２ａ、２ｂ、２ｃ、
２ｄ、２ｅ、２ｆおよび２ｇをもって構成される積層体
３を備えている。この積層体３には、その積層方向にお
ける一方の端面４に沿って開口５を位置させているキャ
ビティ６が形成されている。キャビティ６内には、図示
しないが、半導体ＩＣチップのようなチップ部品が収容
される。
【０００４】積層体３には、セラミック層２ａ〜２ｇの
特定のものに関連して配線導体が設けられる。この配線
導体としては、積層体３の端面４上に形成される外部導
体膜７、セラミック層２ａ〜２ｇの間の特定の界面に沿
って形成される内部導体膜８、セラミック層２ａ〜２ｇ
の特定のものを貫通するように形成されるビアホール導
体９ならびにキャビティ６の底面上に形成されるパッド
電極１０等がある。
特定のものに関連して配線導体が設けられる。この配線
導体としては、積層体３の端面４上に形成される外部導
体膜７、セラミック層２ａ〜２ｇの間の特定の界面に沿
って形成される内部導体膜８、セラミック層２ａ〜２ｇ
の特定のものを貫通するように形成されるビアホール導
体９ならびにキャビティ６の底面上に形成されるパッド
電極１０等がある。
【０００５】前述したキャビティ６は、複数のセラミッ
ク層２ａ〜２ｄの各々に設けられた貫通孔１１の重なり
によって形成されている。
ク層２ａ〜２ｄの各々に設けられた貫通孔１１の重なり
によって形成されている。
【０００６】図５には、この発明にとって興味ある従来
の他の多層セラミック基板１ａが示されている。
の他の多層セラミック基板１ａが示されている。
【０００７】図５に示した多層セラミック基板１ａは、
積層体３ａの端面４上の外部導体膜７ａがキャビティ６
の開口５の端縁から離れた状態で形成されていることを
特徴としている。その他の点については、図４に示した
多層セラミック基板１の場合と実質的に同様であるの
で、対応の要素には同様の参照符号を付し、重複する説
明は省略する。
積層体３ａの端面４上の外部導体膜７ａがキャビティ６
の開口５の端縁から離れた状態で形成されていることを
特徴としている。その他の点については、図４に示した
多層セラミック基板１の場合と実質的に同様であるの
で、対応の要素には同様の参照符号を付し、重複する説
明は省略する。
【０００８】
【発明が解決しようとする課題】図４に示した多層セラ
ミック基板１を製造しようとする場合、図６（１）に示
すように、セラミック層２ａ〜２ｇをそれぞれ与えるた
めの複数のセラミックグリーンシート１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅ、１２ｆおよび１２ｇが用意さ
れ、これらセラミックグリーンシート１２ａ〜１２ｇの
特定のものに関連して、前述した配線導体としての外部
導体膜７、内部導体膜８、ビアホール導体９およびパッ
ド電極１０が形成され、また、セラミックグリーンシー
ト１２ａ〜１２ｄには、キャビティ６のための貫通孔１
１が設けられる。
ミック基板１を製造しようとする場合、図６（１）に示
すように、セラミック層２ａ〜２ｇをそれぞれ与えるた
めの複数のセラミックグリーンシート１２ａ、１２ｂ、
１２ｃ、１２ｄ、１２ｅ、１２ｆおよび１２ｇが用意さ
れ、これらセラミックグリーンシート１２ａ〜１２ｇの
特定のものに関連して、前述した配線導体としての外部
導体膜７、内部導体膜８、ビアホール導体９およびパッ
ド電極１０が形成され、また、セラミックグリーンシー
ト１２ａ〜１２ｄには、キャビティ６のための貫通孔１
１が設けられる。
【０００９】次いで、貫通孔１１が設けられた複数のセ
ラミックグリーンシート１２ａ〜１２ｄが積層方向の一
方の端部側に位置するように、複数のセラミックグリー
ンシート１２ａ〜１２ｇが積み重ねられ、それによっ
て、生の積層体１３が作製される。
ラミックグリーンシート１２ａ〜１２ｄが積層方向の一
方の端部側に位置するように、複数のセラミックグリー
ンシート１２ａ〜１２ｇが積み重ねられ、それによっ
て、生の積層体１３が作製される。
【００１０】次いで、この生の積層体１３は、積層方向
にプレスされる。このプレスに際しては、キャビティ６
の内部にまで所望の圧力が及ぼされるように、たとえ
ば、弾性体を介してのプレスが採用される。
にプレスされる。このプレスに際しては、キャビティ６
の内部にまで所望の圧力が及ぼされるように、たとえ
ば、弾性体を介してのプレスが採用される。
【００１１】次いで、この生の積層体１３が焼成され、
それによって、図４に示す多層セラミック基板１が得ら
れる。
それによって、図４に示す多層セラミック基板１が得ら
れる。
【００１２】図５に示した多層セラミック基板１ａを製
造する場合であっても、上述した工程と同様の工程に従
って、図７（１）に示すような生の積層体１３ａが作製
され、次いで、プレスされ、焼成されることによって、
多層セラミック基板１ａが得られる。
造する場合であっても、上述した工程と同様の工程に従
って、図７（１）に示すような生の積層体１３ａが作製
され、次いで、プレスされ、焼成されることによって、
多層セラミック基板１ａが得られる。
【００１３】しかしながら、図４に示した多層セラミッ
ク基板１を製造する場合について言えば、図６（１）に
示すように、複数のセラミックグリーンシート１２ａ〜
１２ｇを積み重ねるとき、積み重ねのずれが生じること
がある。この積み重ねのずれは、特に、最も上に位置す
るセラミックグリーンシート１２ａにおいて生じやす
い。このような積み重ねのずれが生じた場合には、最も
上のセラミックグリーンシート１２ａの貫通孔１１の周
縁部が、キャビティ６の開口５の部分において出っ張る
ことになる。
ク基板１を製造する場合について言えば、図６（１）に
示すように、複数のセラミックグリーンシート１２ａ〜
１２ｇを積み重ねるとき、積み重ねのずれが生じること
がある。この積み重ねのずれは、特に、最も上に位置す
るセラミックグリーンシート１２ａにおいて生じやす
い。このような積み重ねのずれが生じた場合には、最も
上のセラミックグリーンシート１２ａの貫通孔１１の周
縁部が、キャビティ６の開口５の部分において出っ張る
ことになる。
【００１４】上述の状態で、プレスを実施すると、セラ
ミックグリーンシート１２ａは軟弱であるため、図６
（２）に示すように、その貫通孔１１の周縁部がキャビ
ティ６の内部に垂れ下がる状態がもたらされてしまう。
なお、このようなプレス工程において、セラミックグリ
ーンシート１２ａ〜１２ｇの積み重ねずれが生じること
もあり、この場合であっても、最も上のセラミックグリ
ーンシート１２ａにおいてずれが生じやすい。
ミックグリーンシート１２ａは軟弱であるため、図６
（２）に示すように、その貫通孔１１の周縁部がキャビ
ティ６の内部に垂れ下がる状態がもたらされてしまう。
なお、このようなプレス工程において、セラミックグリ
ーンシート１２ａ〜１２ｇの積み重ねずれが生じること
もあり、この場合であっても、最も上のセラミックグリ
ーンシート１２ａにおいてずれが生じやすい。
【００１５】上述したように、セラミックグリーンシー
ト１２ａの貫通孔１１の周縁部が垂れ下がったとき、そ
の上に形成されている外部導体膜７がキャビティ６の底
面上のパッド電極１０に接触したり、接触しないまでも
互いに近接したりすることがあり、後者のように、接触
しない場合であっても、その後に実施されるめっき工程
を終えたときには、外部導体膜７とパッド電極１０とが
電気的に短絡してしまうことがある。
ト１２ａの貫通孔１１の周縁部が垂れ下がったとき、そ
の上に形成されている外部導体膜７がキャビティ６の底
面上のパッド電極１０に接触したり、接触しないまでも
互いに近接したりすることがあり、後者のように、接触
しない場合であっても、その後に実施されるめっき工程
を終えたときには、外部導体膜７とパッド電極１０とが
電気的に短絡してしまうことがある。
【００１６】他方、図５に示した多層セラミック基板１
ａの場合には、外部導体膜７ａが貫通孔１１の周縁から
離れた状態で形成されているので、上述したような外部
導体膜７とパッド電極１０との接触ないしは電気的短絡
の問題は生じにくい。
ａの場合には、外部導体膜７ａが貫通孔１１の周縁から
離れた状態で形成されているので、上述したような外部
導体膜７とパッド電極１０との接触ないしは電気的短絡
の問題は生じにくい。
【００１７】しかしながら、図７（１）に示した生の積
層体１３ａをプレスしたとき、図７（２）に示すよう
に、セラミックグリーンシート１２ａの貫通孔１１の周
縁部の一部がちぎれ、その断片１４がキャビティ６の底
面に付着してしまうことがある。このような断片１４
は、パッド電極１０上でのチップ部品のダイボンドを阻
害してしまう。
層体１３ａをプレスしたとき、図７（２）に示すよう
に、セラミックグリーンシート１２ａの貫通孔１１の周
縁部の一部がちぎれ、その断片１４がキャビティ６の底
面に付着してしまうことがある。このような断片１４
は、パッド電極１０上でのチップ部品のダイボンドを阻
害してしまう。
【００１８】そこで、この発明の目的は、上述したよう
な問題を解決し得る、多層セラミック基板およびその製
造方法、ならびにこのような多層セラミック基板を用い
て構成される電子装置を提供しようとすることである。
な問題を解決し得る、多層セラミック基板およびその製
造方法、ならびにこのような多層セラミック基板を用い
て構成される電子装置を提供しようとすることである。
【００１９】
【課題を解決するための手段】この発明は、まず、積層
された複数のセラミック層とこれらセラミック層の特定
のものに関連して設けられる配線導体とをもって構成さ
れる積層体を備えるとともに、この積層体には、その積
層方向における少なくとも一方の端面に沿って開口を位
置させているキャビティが、特定の複数のセラミック層
の各々に設けられた貫通孔の重なりによって形成されて
いる、多層セラミック基板に向けられるものであって、
上述した技術的課題を解決するため、キャビティを形成
するための複数の貫通孔のうち、開口を与えている貫通
孔が最も大きくされることを特徴としている。
された複数のセラミック層とこれらセラミック層の特定
のものに関連して設けられる配線導体とをもって構成さ
れる積層体を備えるとともに、この積層体には、その積
層方向における少なくとも一方の端面に沿って開口を位
置させているキャビティが、特定の複数のセラミック層
の各々に設けられた貫通孔の重なりによって形成されて
いる、多層セラミック基板に向けられるものであって、
上述した技術的課題を解決するため、キャビティを形成
するための複数の貫通孔のうち、開口を与えている貫通
孔が最も大きくされることを特徴としている。
【００２０】この発明に係る多層セラミック基板におい
て、上述の最も大きくされた貫通孔から露出するセラミ
ック層の貫通孔の周縁部には、配線導体が設けられてい
ないことが好ましい。
て、上述の最も大きくされた貫通孔から露出するセラミ
ック層の貫通孔の周縁部には、配線導体が設けられてい
ないことが好ましい。
【００２１】また、この発明の効果を得るためには、キ
ャビティの開口を与えている貫通孔のみが、他の貫通孔
より大きくされているだけで十分である。言い換える
と、キャビティの開口側の端部に位置する単に１つのセ
ラミック層に設けられる貫通孔のみが、他の貫通孔より
大きくされていれば十分である。
ャビティの開口を与えている貫通孔のみが、他の貫通孔
より大きくされているだけで十分である。言い換える
と、キャビティの開口側の端部に位置する単に１つのセ
ラミック層に設けられる貫通孔のみが、他の貫通孔より
大きくされていれば十分である。
【００２２】また、最も大きくされた貫通孔は、単に１
つのセラミック層に設けられても、あるいは複数のセラ
ミック層にわたって設けられてもよいが、いずれにして
も、このように最も大きくされた貫通孔は、キャビティ
の深さ方向に関して、積層体の端面から１５０μｍ以下
の範囲に位置するようにすることが好ましい。
つのセラミック層に設けられても、あるいは複数のセラ
ミック層にわたって設けられてもよいが、いずれにして
も、このように最も大きくされた貫通孔は、キャビティ
の深さ方向に関して、積層体の端面から１５０μｍ以下
の範囲に位置するようにすることが好ましい。
【００２３】また、最も大きくされた貫通孔とこれに隣
接する貫通孔との大きさの差は、１０μｍ以上に選ばれ
ることが好ましい。
接する貫通孔との大きさの差は、１０μｍ以上に選ばれ
ることが好ましい。
【００２４】また、最も大きくされた貫通孔とこれに隣
接する貫通孔との大きさの差は、５００μｍ以下に選ば
れることが好ましい。
接する貫通孔との大きさの差は、５００μｍ以下に選ば
れることが好ましい。
【００２５】また、この発明に係る多層セラミック基板
において、キャビティが、その内部に段部を形成してい
てもよい。この場合、この段部は、最も大きくされた貫
通孔に隣接する貫通孔よりさらに小さい貫通孔がそれぞ
れ設けられた複数のセラミック層によって与えられる。
において、キャビティが、その内部に段部を形成してい
てもよい。この場合、この段部は、最も大きくされた貫
通孔に隣接する貫通孔よりさらに小さい貫通孔がそれぞ
れ設けられた複数のセラミック層によって与えられる。
【００２６】上述のように、段部を形成する場合、この
段部においても、前述したような特徴的構成が採用され
ることが好ましい。すなわち、段部を与える複数のセラ
ミック層にそれぞれ設けられる貫通孔のうち、開口側に
位置するものが最も大きくされることが好ましい。
段部においても、前述したような特徴的構成が採用され
ることが好ましい。すなわち、段部を与える複数のセラ
ミック層にそれぞれ設けられる貫通孔のうち、開口側に
位置するものが最も大きくされることが好ましい。
【００２７】上述した好ましい実施態様において、段部
を与える複数のセラミック層にそれぞれ設けられた貫通
孔のうち、最も大きくされた貫通孔から露出するセラミ
ック層の貫通孔の周縁部には、配線導体が設けられない
ようにすることがより好ましい。
を与える複数のセラミック層にそれぞれ設けられた貫通
孔のうち、最も大きくされた貫通孔から露出するセラミ
ック層の貫通孔の周縁部には、配線導体が設けられない
ようにすることがより好ましい。
【００２８】この発明に係る多層セラミック基板は、キ
ャビティ内に収容されるチップ部品をさらに備えていて
もよい。この場合、段部の、開口側の面には、配線導体
としてのパッド電極が形成され、チップ部品とパッド電
極とがボンディングワイヤによって電気的に接続される
ことが好ましい。
ャビティ内に収容されるチップ部品をさらに備えていて
もよい。この場合、段部の、開口側の面には、配線導体
としてのパッド電極が形成され、チップ部品とパッド電
極とがボンディングワイヤによって電気的に接続される
ことが好ましい。
【００２９】この発明は、また、複数のセラミックグリ
ーンシートを用意する工程と、セラミックグリーンシー
トの特定のものに関連して、配線導体を形成する工程
と、セラミックグリーンシートの特定のものに、キャビ
ティのための貫通孔を設ける工程と、貫通孔が設けられ
た複数のセラミックグリーンシートが積層方向の少なく
とも一方の端部側に位置するように、複数のセラミック
グリーンシートを積み重ねることによって、生の積層体
を作製する工程と、生の積層体を積層方向にプレスする
工程と、次いで、生の積層体を焼成する工程とを備え
る、多層セラミック基板の製造方法にも向けられ、前述
した技術的課題を解決するため、次のような構成を備え
ることを特徴としている。
ーンシートを用意する工程と、セラミックグリーンシー
トの特定のものに関連して、配線導体を形成する工程
と、セラミックグリーンシートの特定のものに、キャビ
ティのための貫通孔を設ける工程と、貫通孔が設けられ
た複数のセラミックグリーンシートが積層方向の少なく
とも一方の端部側に位置するように、複数のセラミック
グリーンシートを積み重ねることによって、生の積層体
を作製する工程と、生の積層体を積層方向にプレスする
工程と、次いで、生の積層体を焼成する工程とを備え
る、多層セラミック基板の製造方法にも向けられ、前述
した技術的課題を解決するため、次のような構成を備え
ることを特徴としている。
【００３０】すなわち、貫通孔を設けるにあたって、特
定のセラミックグリーンシートには、他のセラミックグ
リーンシートに設けられる貫通孔に比べて、大きい貫通
孔を設けるようにし、生の積層体を作製する工程におい
て、最も大きい貫通孔が設けられたセラミックグリーン
シートが最も外側に位置するように、複数のセラミック
グリーンシートが積み重ねられる。
定のセラミックグリーンシートには、他のセラミックグ
リーンシートに設けられる貫通孔に比べて、大きい貫通
孔を設けるようにし、生の積層体を作製する工程におい
て、最も大きい貫通孔が設けられたセラミックグリーン
シートが最も外側に位置するように、複数のセラミック
グリーンシートが積み重ねられる。
【００３１】前述したようなこの発明に係る多層セラミ
ック基板は、上述したような製造方法によって製造する
ことができる。
ック基板は、上述したような製造方法によって製造する
ことができる。
【００３２】この発明は、また、上述したような多層セ
ラミック基板と、この多層セラミック基板が実装された
マザーボードとを備える、電子装置にも向けられる。
ラミック基板と、この多層セラミック基板が実装された
マザーボードとを備える、電子装置にも向けられる。
【００３３】
【発明の実施の形態】図１は、この発明の一実施形態に
よる多層セラミック基板２１を図解的に示す断面図であ
る。
よる多層セラミック基板２１を図解的に示す断面図であ
る。
【００３４】図１を参照して、多層セラミック基板２１
は、積層された複数のセラミック層２２ａ、２２ｂ、２
２ｃ、２２ｄ、２２ｅ、２２ｆおよび２２ｇをもって構
成される積層体２３を備えている。この積層体２３に
は、その積層方向における少なくとも一方の端面２４に
沿って開口２５を位置させているキャビティ２６が形成
されている。
は、積層された複数のセラミック層２２ａ、２２ｂ、２
２ｃ、２２ｄ、２２ｅ、２２ｆおよび２２ｇをもって構
成される積層体２３を備えている。この積層体２３に
は、その積層方向における少なくとも一方の端面２４に
沿って開口２５を位置させているキャビティ２６が形成
されている。
【００３５】積層体２３には、セラミック層２２ａ〜２
２ｇの特定のものに関連して配線導体が設けられてい
る。この配線導体としては、端面２４上に形成される外
部導体膜２７、セラミック層２２ａ〜２２ｇの間の特定
の界面に沿って形成される内部導体膜２８、セラミック
層２２ａ〜２２ｇの特定のものを貫通するように形成さ
れるビアホール導体２９およびキャビティ２６の底面上
に形成されるパッド電極３０等がある。
２ｇの特定のものに関連して配線導体が設けられてい
る。この配線導体としては、端面２４上に形成される外
部導体膜２７、セラミック層２２ａ〜２２ｇの間の特定
の界面に沿って形成される内部導体膜２８、セラミック
層２２ａ〜２２ｇの特定のものを貫通するように形成さ
れるビアホール導体２９およびキャビティ２６の底面上
に形成されるパッド電極３０等がある。
【００３６】これら配線導体２７〜３０は、たとえば、
導電性ペーストを付与し、焼成することによって形成さ
れるもので、この焼成は、積層体２３を得るための焼成
と同時に行なわれる。
導電性ペーストを付与し、焼成することによって形成さ
れるもので、この焼成は、積層体２３を得るための焼成
と同時に行なわれる。
【００３７】キャビティ２６は、複数のセラミック層２
２ａ〜２２ｄの各々に設けられた貫通孔３１および３２
の重なりによって形成されている。これら貫通孔３１お
よび３２のうち、最も上に位置するセラミック層２２ａ
に設けられた貫通孔３１、すなわち開口２５を与えてい
る貫通孔３１が、最も大きくされている。言い換える
と、この実施形態では、セラミック層２２ｂ〜２２ｄの
各々に設けられた貫通孔３２より、セラミック層２２ａ
に設けられた貫通孔３１の方が大きくされている。
２ａ〜２２ｄの各々に設けられた貫通孔３１および３２
の重なりによって形成されている。これら貫通孔３１お
よび３２のうち、最も上に位置するセラミック層２２ａ
に設けられた貫通孔３１、すなわち開口２５を与えてい
る貫通孔３１が、最も大きくされている。言い換える
と、この実施形態では、セラミック層２２ｂ〜２２ｄの
各々に設けられた貫通孔３２より、セラミック層２２ａ
に設けられた貫通孔３１の方が大きくされている。
【００３８】また、最も大きくされた貫通孔３１から露
出するセラミック層２２ｂの周縁部には、何らの配線導
体も設けられていない。
出するセラミック層２２ｂの周縁部には、何らの配線導
体も設けられていない。
【００３９】このような多層セラミック基板２１を製造
するため、前述した多層セラミック基板１または１ａの
場合と同様、セラミック層２２ａ〜２２ｇとなるべき複
数のセラミックグリーンシートが用意され、これらセラ
ミックグリーンシートの特定のものに関連して、外部導
体膜２７、内部導体膜２８、ビアホール導体２９および
パッド電極３０のような配線導体が形成され、また、セ
ラミックグリーンシートの特定のものに、キャビティ２
６のための貫通孔３１および３２が設けられる。
するため、前述した多層セラミック基板１または１ａの
場合と同様、セラミック層２２ａ〜２２ｇとなるべき複
数のセラミックグリーンシートが用意され、これらセラ
ミックグリーンシートの特定のものに関連して、外部導
体膜２７、内部導体膜２８、ビアホール導体２９および
パッド電極３０のような配線導体が形成され、また、セ
ラミックグリーンシートの特定のものに、キャビティ２
６のための貫通孔３１および３２が設けられる。
【００４０】これら貫通孔３１および３２を設けるにあ
たっては、セラミック層２２ａのためのセラミックグリ
ーンシートには、他のセラミック層２２ｂ〜２２ｄのた
めのセラミックグリーンシートに設けられる貫通孔３２
に比べて、大きい貫通孔３１が設けられる。
たっては、セラミック層２２ａのためのセラミックグリ
ーンシートには、他のセラミック層２２ｂ〜２２ｄのた
めのセラミックグリーンシートに設けられる貫通孔３２
に比べて、大きい貫通孔３１が設けられる。
【００４１】次いで、上述のように、貫通孔３１および
３２が設けられた複数のセラミックグリーンシートが積
層方向の一方の端部側に位置するように、複数のセラミ
ックグリーンシートを積み重ねることによって、生の積
層体が作製される。
３２が設けられた複数のセラミックグリーンシートが積
層方向の一方の端部側に位置するように、複数のセラミ
ックグリーンシートを積み重ねることによって、生の積
層体が作製される。
【００４２】この積み重ねにおいて、セラミックグリー
ンシートがキャリアフィルムによって裏打ちされている
場合には、このキャリアフィルムからセラミックグリー
ンシートを剥がすことが行なわれる。また、積み重ねに
あたっては、たとえばセラミックグリーンシートに設け
られた位置決めマークを用いて位置合わせすることが行
なわれる。
ンシートがキャリアフィルムによって裏打ちされている
場合には、このキャリアフィルムからセラミックグリー
ンシートを剥がすことが行なわれる。また、積み重ねに
あたっては、たとえばセラミックグリーンシートに設け
られた位置決めマークを用いて位置合わせすることが行
なわれる。
【００４３】上述した生の積層体を作製する工程におい
て、最も大きい貫通孔３１が設けられたセラミックグリ
ーンシートが最も外側に位置するように、複数のセラミ
ックグリーンシートが積み重ねられる。このとき、最も
上の貫通孔３１が他の貫通孔３２より大きくされている
ので、最も上のセラミックグリーンシートにおいて積み
重ねずれが生じたとしても、このセラミックグリーンシ
ートの貫通孔３１の周縁部がキャビティ２６の開口２５
の部分で出っ張らないように、あるいは出っ張りにくく
することができる。
て、最も大きい貫通孔３１が設けられたセラミックグリ
ーンシートが最も外側に位置するように、複数のセラミ
ックグリーンシートが積み重ねられる。このとき、最も
上の貫通孔３１が他の貫通孔３２より大きくされている
ので、最も上のセラミックグリーンシートにおいて積み
重ねずれが生じたとしても、このセラミックグリーンシ
ートの貫通孔３１の周縁部がキャビティ２６の開口２５
の部分で出っ張らないように、あるいは出っ張りにくく
することができる。
【００４４】なお、セラミックグリーンシートの積み重
ねのずれは、最大で５μｍ生じ得ることが経験的に知ら
れている。したがって、キャビティ２６の開口２５の部
分でのセラミックグリーンシートの出っ張りがより確実
に生じないようにするには、最も大きくされた貫通孔３
１とこれに隣接する貫通孔３２との大きさの差を、５μ
ｍの２倍の１０μｍ以上とすることが好ましい。
ねのずれは、最大で５μｍ生じ得ることが経験的に知ら
れている。したがって、キャビティ２６の開口２５の部
分でのセラミックグリーンシートの出っ張りがより確実
に生じないようにするには、最も大きくされた貫通孔３
１とこれに隣接する貫通孔３２との大きさの差を、５μ
ｍの２倍の１０μｍ以上とすることが好ましい。
【００４５】次に、上述した生の積層体は、積層方向に
プレスされる。このプレス工程においては、たとえば、
キャビティ２６の開口２５が位置する端面２４側にラバ
ーを、他方の面に金型を取り付けた状態で、静水圧プレ
スが適用される。
プレスされる。このプレス工程においては、たとえば、
キャビティ２６の開口２５が位置する端面２４側にラバ
ーを、他方の面に金型を取り付けた状態で、静水圧プレ
スが適用される。
【００４６】プレス工程が実施されるとき、前述したよ
うに、キャビティ２６の開口２５の部分でセラミックグ
リーンシートの出っ張りが実質的に生じないようにする
ことができるので、図６（２）に示すようなセラミック
グリーンシートの垂れ下がりや、図７（２）に示すよう
なセラミックグリーンシートのちぎれが生じることを有
利に防止することができる。
うに、キャビティ２６の開口２５の部分でセラミックグ
リーンシートの出っ張りが実質的に生じないようにする
ことができるので、図６（２）に示すようなセラミック
グリーンシートの垂れ下がりや、図７（２）に示すよう
なセラミックグリーンシートのちぎれが生じることを有
利に防止することができる。
【００４７】なお、上述した最も上のセラミックグリー
ンシート以外のセラミックグリーンシートにおいて、積
み重ねずれが生じていても、それは、それほど問題には
ならない。なぜなら、プレス工程において垂れ下がりや
ちぎれがもたらされやすいのは、最も上のグリーンシー
トであるからである。
ンシート以外のセラミックグリーンシートにおいて、積
み重ねずれが生じていても、それは、それほど問題には
ならない。なぜなら、プレス工程において垂れ下がりや
ちぎれがもたらされやすいのは、最も上のグリーンシー
トであるからである。
【００４８】次に、プレスされた生の積層体が焼成され
ることによって、図１に示すような多層セラミック基板
２１が得られる。
ることによって、図１に示すような多層セラミック基板
２１が得られる。
【００４９】この多層セラミック基板２１に備えるキャ
ビティ２６内には、図示しないが、半導体ＩＣチップの
ようなチップ部品が収容され、このチップ部品は、キャ
ビティ２６の底面上のパッド電極３０に対してダイボン
ドされるとともに、外部導体膜２７との間でワイヤボン
ディングによって電気的に接続される。
ビティ２６内には、図示しないが、半導体ＩＣチップの
ようなチップ部品が収容され、このチップ部品は、キャ
ビティ２６の底面上のパッド電極３０に対してダイボン
ドされるとともに、外部導体膜２７との間でワイヤボン
ディングによって電気的に接続される。
【００５０】この場合、ワイヤボンディングのためのワ
イヤの長さが長くなればなるほど、高周波特性が低下す
ることから、外部導体膜２７は、貫通孔３２の周縁から
端面２４の延びる方向に測定して、片側２５０μｍ以内
に配置することが好ましい。そのため、外部導体膜２７
は、セラミック層２２ａの貫通孔３１の周縁にまで届く
ように形成するとともに、貫通孔３１と貫通孔３２との
大きさの差は、５００μｍ以下にすることが好ましい。
イヤの長さが長くなればなるほど、高周波特性が低下す
ることから、外部導体膜２７は、貫通孔３２の周縁から
端面２４の延びる方向に測定して、片側２５０μｍ以内
に配置することが好ましい。そのため、外部導体膜２７
は、セラミック層２２ａの貫通孔３１の周縁にまで届く
ように形成するとともに、貫通孔３１と貫通孔３２との
大きさの差は、５００μｍ以下にすることが好ましい。
【００５１】図１に示した実施形態では、最も上のセラ
ミック層２２ａに対してのみ、最も大きい貫通孔３１が
採用されたが、その下のセラミック層２２ｂにおいて
も、最も大きい貫通孔３１を採用するなど、複数のセラ
ミック層において最も大きい貫通孔３１を採用してもよ
い。
ミック層２２ａに対してのみ、最も大きい貫通孔３１が
採用されたが、その下のセラミック層２２ｂにおいて
も、最も大きい貫通孔３１を採用するなど、複数のセラ
ミック層において最も大きい貫通孔３１を採用してもよ
い。
【００５２】いずれにしても、上述のように最も大きく
された貫通孔３１は、キャビティ２６の深さ方向に関し
て、端面２４から１５０μｍ以下の範囲に位置するよう
にすることが好ましい。
された貫通孔３１は、キャビティ２６の深さ方向に関し
て、端面２４から１５０μｍ以下の範囲に位置するよう
にすることが好ましい。
【００５３】図２は、この発明の他の実施形態による多
層セラミック基板４１を図解的に示す断面図である。
層セラミック基板４１を図解的に示す断面図である。
【００５４】図２に示した多層セラミック基板４１は、
図１に示した多層セラミック基板２１の場合と同様、積
層された複数のセラミック層４２ａ、４２ｂ、４２ｃ、
４２ｄ、４２ｅ，４２ｆ、４２ｇ、４２ｈ、４２ｉおよ
び４２ｊをもって構成される積層体４３を備えている。
図１に示した多層セラミック基板２１の場合と同様、積
層された複数のセラミック層４２ａ、４２ｂ、４２ｃ、
４２ｄ、４２ｅ，４２ｆ、４２ｇ、４２ｈ、４２ｉおよ
び４２ｊをもって構成される積層体４３を備えている。
【００５５】また、積層体４３には、その積層方向にお
ける一方の端面４４に沿って開口４５を位置させている
キャビティ４６が形成されている。この多層セラミック
基板４１においては、キャビティ４６は、その内部に段
部４７を形成していることを特徴としている。
ける一方の端面４４に沿って開口４５を位置させている
キャビティ４６が形成されている。この多層セラミック
基板４１においては、キャビティ４６は、その内部に段
部４７を形成していることを特徴としている。
【００５６】積層体４３は、また、複数のセラミック層
４２ａ〜４２ｊの特定のものに関連して設けられる配線
導体を備えている。この配線導体としては、端面４４上
に形成される外部導体膜４８、複数のセラミック層４２
ａ〜４２ｊの間の特定の界面に沿って形成される内部導
体膜４９、セラミック層４２ａ〜４２ｊの特定のものを
貫通するように形成されるビアホール導体５０、キャビ
ティ４６の底面上に形成されるパッド電極５１、ならび
に、段部４７の、開口４５側の面に形成されるパッド電
極５２等がある。
４２ａ〜４２ｊの特定のものに関連して設けられる配線
導体を備えている。この配線導体としては、端面４４上
に形成される外部導体膜４８、複数のセラミック層４２
ａ〜４２ｊの間の特定の界面に沿って形成される内部導
体膜４９、セラミック層４２ａ〜４２ｊの特定のものを
貫通するように形成されるビアホール導体５０、キャビ
ティ４６の底面上に形成されるパッド電極５１、ならび
に、段部４７の、開口４５側の面に形成されるパッド電
極５２等がある。
【００５７】また、キャビティ４６は、セラミック層４
２ａ〜４２ｇの各々に設けられた貫通孔５３、５４、５
５および５６の重なりによって形成されている。
２ａ〜４２ｇの各々に設けられた貫通孔５３、５４、５
５および５６の重なりによって形成されている。
【００５８】また、段部４７は、貫通孔５５および５６
がそれぞれ設けられた複数のセラミック層４２ｄ〜４２
ｇによって与えられている。
がそれぞれ設けられた複数のセラミック層４２ｄ〜４２
ｇによって与えられている。
【００５９】図２には、キャビティ４６内に収容された
半導体ＩＣチップのようなチップ部品５７が図示されて
いる。チップ部品５７は、キャビティ４６の底面上のパ
ッド電極５１に対して、ダイボンド５８によって電気的
に接続されているとともに、段部４７上のパッド電極５
２に対して、ボンディングワイヤ５９によって電気的に
接続されている。このとき、段部４７の高さは、パッド
電極５２とチップ部品５７の上面とが実質的に同じ高さ
になるように選ばれることが好ましく、また、段部４７
の上面から端面４４までの高さは、ボンディングワイヤ
５９が開口４５から突出しないように選ばれることが好
ましい。
半導体ＩＣチップのようなチップ部品５７が図示されて
いる。チップ部品５７は、キャビティ４６の底面上のパ
ッド電極５１に対して、ダイボンド５８によって電気的
に接続されているとともに、段部４７上のパッド電極５
２に対して、ボンディングワイヤ５９によって電気的に
接続されている。このとき、段部４７の高さは、パッド
電極５２とチップ部品５７の上面とが実質的に同じ高さ
になるように選ばれることが好ましく、また、段部４７
の上面から端面４４までの高さは、ボンディングワイヤ
５９が開口４５から突出しないように選ばれることが好
ましい。
【００６０】この多層セラミック基板４１においても、
最も上に位置するセラミック層４２ａに設けられる貫通
孔５３、すなわち開口４５を与えている貫通孔５３が、
最も大きくされている。
最も上に位置するセラミック層４２ａに設けられる貫通
孔５３、すなわち開口４５を与えている貫通孔５３が、
最も大きくされている。
【００６１】また、段部４７を与えるセラミック層４２
ｄ〜４２ｇの各々において設けられた貫通孔５５および
５６は、上述の最も大きくされた貫通孔５３に隣接する
貫通孔５４よりさらに小さいものであるが、これら貫通
孔５５および５６のうち、開口４５側に位置する貫通孔
５５が最も大きくされている。
ｄ〜４２ｇの各々において設けられた貫通孔５５および
５６は、上述の最も大きくされた貫通孔５３に隣接する
貫通孔５４よりさらに小さいものであるが、これら貫通
孔５５および５６のうち、開口４５側に位置する貫通孔
５５が最も大きくされている。
【００６２】このように、貫通孔５５が貫通孔５６より
大きくされたのは、貫通孔５３が貫通孔５４より大きく
されたのと同様の理由によるもので、複数のセラミック
グリーンシートの積み重ねのずれが生じた状態でのプレ
スによって、不所望な電気的短絡や、セラミックグリー
ンシートのちぎれを生じにくくしようとするためのもの
である。
大きくされたのは、貫通孔５３が貫通孔５４より大きく
されたのと同様の理由によるもので、複数のセラミック
グリーンシートの積み重ねのずれが生じた状態でのプレ
スによって、不所望な電気的短絡や、セラミックグリー
ンシートのちぎれを生じにくくしようとするためのもの
である。
【００６３】この多層セラミック基板４１においても、
最も大きくされた貫通孔５３から露出するセラミック層
４２ｂの貫通孔５４の周縁部には、何らの配線導体も設
けられておらず、また、段部４７を与えるセラミック層
４２ｄ〜４２ｇにそれぞれ設けられた貫通孔５５および
５６のうち、最も大きくされた貫通孔５５から露出する
セラミック層４２ｅの貫通孔５６の周縁部にも、配線導
体が設けられていない。
最も大きくされた貫通孔５３から露出するセラミック層
４２ｂの貫通孔５４の周縁部には、何らの配線導体も設
けられておらず、また、段部４７を与えるセラミック層
４２ｄ〜４２ｇにそれぞれ設けられた貫通孔５５および
５６のうち、最も大きくされた貫通孔５５から露出する
セラミック層４２ｅの貫通孔５６の周縁部にも、配線導
体が設けられていない。
【００６４】この多層セラミック基板４１についても、
最も大きくされた貫通孔５３は、キャビティ４６の深さ
方向に関して、端面４４から１５０μｍ以下の範囲に位
置していることが好ましく、また、最も大きくされた貫
通孔５３とこれに隣接する貫通孔５４との大きさの差
は、１０μｍ以上でありかつ５００μｍ以下に選ばれる
ことが好ましい。
最も大きくされた貫通孔５３は、キャビティ４６の深さ
方向に関して、端面４４から１５０μｍ以下の範囲に位
置していることが好ましく、また、最も大きくされた貫
通孔５３とこれに隣接する貫通孔５４との大きさの差
は、１０μｍ以上でありかつ５００μｍ以下に選ばれる
ことが好ましい。
【００６５】同様に、段部４７の部分において最も大き
くされた貫通孔５５とこれに隣接する貫通孔５６との大
きさの差についても、１０μｍ以上でありかつ５００μ
ｍ以下に選ばれることが好ましい。
くされた貫通孔５５とこれに隣接する貫通孔５６との大
きさの差についても、１０μｍ以上でありかつ５００μ
ｍ以下に選ばれることが好ましい。
【００６６】多層セラミック基板４１は、図１に示した
多層セラミック基板２１の場合と実質的に同様の方法に
よって製造することができる。
多層セラミック基板２１の場合と実質的に同様の方法に
よって製造することができる。
【００６７】多層セラミック基板４１は、図２において
想像線で示すように、マザーボード６０上に、たとえば
外部導体膜４８を端子として実装され、所望の電子装置
を構成する状態とされる。なお、図１に示した多層セラ
ミック基板２１についても、図示しないが、適当なマザ
ーボード上に実装され、それによって、所望の電子装置
が提供される。
想像線で示すように、マザーボード６０上に、たとえば
外部導体膜４８を端子として実装され、所望の電子装置
を構成する状態とされる。なお、図１に示した多層セラ
ミック基板２１についても、図示しないが、適当なマザ
ーボード上に実装され、それによって、所望の電子装置
が提供される。
【００６８】図３は、この発明のさらに他の実施形態に
よる多層セラミック基板４１ａを図解的に示す断面図で
ある。図３に示した多層セラミック基板４１ａは、図２
に示した多層セラミック基板４１と共通する多くの要素
を備えているので、対応の要素には同様の参照符号を付
すことによって、重複する説明は省略する。
よる多層セラミック基板４１ａを図解的に示す断面図で
ある。図３に示した多層セラミック基板４１ａは、図２
に示した多層セラミック基板４１と共通する多くの要素
を備えているので、対応の要素には同様の参照符号を付
すことによって、重複する説明は省略する。
【００６９】図３に示した多層セラミック基板４１ａ
は、その積層体４３ａの端面４４上にある外部導体膜４
８ａが、開口４５の周縁から離れて形成されていること
を特徴としている。
は、その積層体４３ａの端面４４上にある外部導体膜４
８ａが、開口４５の周縁から離れて形成されていること
を特徴としている。
【００７０】また、段部４７上のパッド電極５２におい
ても、貫通孔５５の周縁から離れて形成されている。
ても、貫通孔５５の周縁から離れて形成されている。
【００７１】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。たとえば、図２に示した多
層セラミック基板４１においては、１つの段部４７がキ
ャビティ４６内に形成されたものであったが、１つのキ
ャビティ内に複数の段部が形成されてもよい。
して説明したが、この発明の範囲内において、その他、
種々の変形例が可能である。たとえば、図２に示した多
層セラミック基板４１においては、１つの段部４７がキ
ャビティ４６内に形成されたものであったが、１つのキ
ャビティ内に複数の段部が形成されてもよい。
【００７２】
【発明の効果】以上のように、この発明によれば、多層
セラミック基板においてキャビティを形成するために複
数のセラミック層の各々に設けられた貫通孔のうち、キ
ャビティの開口を与えている貫通孔が最も大きくされて
いるので、このような多層セラミック基板を得るための
複数のセラミックグリーンシートの積み重ねにおいてず
れが生じても、開口の部分でセラミックグリーンシート
の一部の出っ張りが生じにくくなり、そのため、プレス
工程の後、このような出っ張りがキャビティ内に垂れ下
がったりちぎれたりしにくくすることができる。その結
果、出っ張った部分上に形成される配線導体とたとえば
キャビティの底面上に形成される配線導体との間で不所
望な接触ないしは電気的短絡が生じにくくすることがで
きるとともに、セラミックグリーンシートの断片による
ダイボンド不良を生じにくくすることができる。
セラミック基板においてキャビティを形成するために複
数のセラミック層の各々に設けられた貫通孔のうち、キ
ャビティの開口を与えている貫通孔が最も大きくされて
いるので、このような多層セラミック基板を得るための
複数のセラミックグリーンシートの積み重ねにおいてず
れが生じても、開口の部分でセラミックグリーンシート
の一部の出っ張りが生じにくくなり、そのため、プレス
工程の後、このような出っ張りがキャビティ内に垂れ下
がったりちぎれたりしにくくすることができる。その結
果、出っ張った部分上に形成される配線導体とたとえば
キャビティの底面上に形成される配線導体との間で不所
望な接触ないしは電気的短絡が生じにくくすることがで
きるとともに、セラミックグリーンシートの断片による
ダイボンド不良を生じにくくすることができる。
【００７３】したがって、このような多層セラミック基
板をもって電子装置を構成すれば、このような電子装置
の信頼性を高めることができる。
板をもって電子装置を構成すれば、このような電子装置
の信頼性を高めることができる。
【００７４】この発明において、開口を与えている貫通
孔のみ、すなわち積層体の端面に沿って延びる１つのセ
ラミック層に設けられる貫通孔のみが、他の貫通孔より
大きくされていると、キャビティの内面形状を従来のも
のとそれほど異ならせることなく、上述したような効果
を十分に達成することができる。
孔のみ、すなわち積層体の端面に沿って延びる１つのセ
ラミック層に設けられる貫通孔のみが、他の貫通孔より
大きくされていると、キャビティの内面形状を従来のも
のとそれほど異ならせることなく、上述したような効果
を十分に達成することができる。
【００７５】また、この発明において、最も大きくされ
た貫通孔とこれに隣接する貫通孔との大きさの差が、１
０μｍ以上に選ばれると、積み重ねのずれにも関わら
ず、上述したような効果をより確実に達成することがで
きる。
た貫通孔とこれに隣接する貫通孔との大きさの差が、１
０μｍ以上に選ばれると、積み重ねのずれにも関わら
ず、上述したような効果をより確実に達成することがで
きる。
【００７６】また、この発明において、最も大きくされ
た貫通孔とこれに隣接する貫通孔との大きさの差が、５
００μｍ以下に選ばれると、ボンディングワイヤの長さ
を高周波特性の低下をそれほど招かない範囲内に留めて
おくことが可能になる。
た貫通孔とこれに隣接する貫通孔との大きさの差が、５
００μｍ以下に選ばれると、ボンディングワイヤの長さ
を高周波特性の低下をそれほど招かない範囲内に留めて
おくことが可能になる。
【００７７】また、キャビティ内に段部が形成される場
合には、このような段部を与える複数のセラミック層の
それぞれに設けられる貫通孔のうち、開口側に位置する
ものを最も大きくしておくことにより、この段部に関し
ても、前述したような不所望な電気的短絡およびダイボ
ンド不良を生じにくくすることができる。
合には、このような段部を与える複数のセラミック層の
それぞれに設けられる貫通孔のうち、開口側に位置する
ものを最も大きくしておくことにより、この段部に関し
ても、前述したような不所望な電気的短絡およびダイボ
ンド不良を生じにくくすることができる。
【図１】この発明の一実施形態による多層セラミック基
板２１を図解的に示す断面図である。
板２１を図解的に示す断面図である。
【図２】この発明の他の実施形態による多層セラミック
基板４１を図解的に示す断面図である。
基板４１を図解的に示す断面図である。
【図３】この発明のさらに他の実施形態による多層セラ
ミック基板４１ａを図解的に示す断面図である。
ミック基板４１ａを図解的に示す断面図である。
【図４】この発明にとって興味ある従来の多層セラミッ
ク基板１を図解的に示す断面図である。
ク基板１を図解的に示す断面図である。
【図５】この発明にとって興味ある従来の他の多層セラ
ミック基板１ａを図解的に示す断面図である。
ミック基板１ａを図解的に示す断面図である。
【図６】図４に示した多層セラミック基板１を得るため
に用意される生の積層体１３をプレスする工程を説明す
るための断面図である。
に用意される生の積層体１３をプレスする工程を説明す
るための断面図である。
【図７】図５に示した多層セラミック基板１ａを得るた
めに用意される生の積層体１３ａをプレスする工程を説
明するための断面図である。
めに用意される生の積層体１３ａをプレスする工程を説
明するための断面図である。
２１，４１，４１ａ 多層セラミック基板 ２２ａ〜２２ｇ、４２ａ〜４２ｊ セラミック層 ２３，４３，４３ａ 積層体 ２４，４４ 端面 ２５，４５ 開口 ２６，４６ キャビティ ２７，４８，４８ａ 外部導体膜（配線導体） ２８，４９ 内部導体膜（配線導体） ２９，５０ ビアホール導体（配線導体） ３０，５１，５２ パッド電極（配線導体） ３１，３２，５３〜５６ 貫通孔 ４７ キャビティ ５７ チップ部品 ５９ ボンディングワイヤ ６０ マザーボード
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5E346 AA02 AA05 AA22 AA43 AA45 AA51 AA54 BB11 BB15 BB16 CC16 EE24 EE29 EE30 GG04 GG05 GG06 GG08 HH01 HH11
Claims (13)
- 【請求項１】 積層された複数のセラミック層と前記セ
ラミック層の特定のものに関連して設けられる配線導体
とをもって構成される積層体を備えるとともに、前記積
層体には、その積層方向における少なくとも一方の端面
に沿って開口を位置させているキャビティが、特定の複
数の前記セラミック層の各々に設けられた貫通孔の重な
りによって形成されている、多層セラミック基板であっ
て、 前記キャビティを形成するための複数の前記貫通孔のう
ち、前記開口を与えている前記貫通孔が最も大きくされ
ている、多層セラミック基板。 - 【請求項２】 最も大きくされた前記貫通孔から露出す
る前記セラミック層の前記貫通孔の周縁部には、前記配
線導体が設けられていない、請求項１に記載の多層セラ
ミック基板。 - 【請求項３】 前記開口を与えている前記貫通孔のみ
が、他の前記貫通孔より大きくされている、請求項１ま
たは２に記載の多層セラミック基板。 - 【請求項４】 最も大きくされた前記貫通孔は、前記キ
ャビティの深さ方向に関して、前記端面から１５０μｍ
以下の範囲に位置している、請求項１ないし３のいずれ
かに記載の多層セラミック基板。 - 【請求項５】 最も大きくされた前記貫通孔とこれに隣
接する前記貫通孔との大きさの差は、１０μｍ以上に選
ばれる、請求項１ないし４のいずれかに記載の多層セラ
ミック基板。 - 【請求項６】 最も大きくされた前記貫通孔とこれに隣
接する前記貫通孔との大きさの差は、５００μｍ以下に
選ばれる、請求項１ないし５のいずれかに記載の多層セ
ラミック基板。 - 【請求項７】 前記キャビティは、その内部に段部を形
成しており、前記段部は、最も大きくされた前記貫通孔
に隣接する前記貫通孔よりさらに小さい前記貫通孔がそ
れぞれ設けられた複数の前記セラミック層によって与え
られている、請求項１ないし６のいずれかに記載の多層
セラミック基板。 - 【請求項８】 前記段部を与える複数の前記セラミック
層にそれぞれ設けられた前記貫通孔のうち、前記開口側
に位置するものが最も大きくされている、請求項７に記
載の多層セラミック基板。 - 【請求項９】 前記段部を与える複数の前記セラミック
層にそれぞれ設けられた前記貫通孔のうち、最も大きく
された前記貫通孔から露出する前記セラミック層の前記
貫通孔の周縁部には、前記配線導体が設けられていな
い、請求項８に記載の多層セラミック基板。 - 【請求項１０】 前記キャビティ内に収容されるチップ
部品をさらに備え、前記段部の、前記開口側の面には、
前記配線導体としてのパッド電極が形成され、前記チッ
プ部品と前記パッド電極とがボンディングワイヤによっ
て電気的に接続されている、請求項７ないし９のいずれ
かに記載の多層セラミック基板。 - 【請求項１１】 複数のセラミックグリーンシートを用
意する工程と、 前記セラミックグリーンシートの特定のものに関連し
て、配線導体を形成する工程と、 前記セラミックグリーンシートの特定のものに、キャビ
ティのための貫通孔を設ける工程と、 前記貫通孔が設けられた複数の前記セラミックグリーン
シートが積層方向の少なくとも一方の端部側に位置する
ように、複数の前記セラミックグリーンシートを積み重
ねることによって、生の積層体を作製する工程と、 前記生の積層体を積層方向にプレスする工程と、 次いで、前記生の積層体を焼成する工程とを備える、多
層セラミック基板の製造方法であって、 前記貫通孔を設ける工程は、特定の前記セラミックグリ
ーンシートに、他の前記セラミックグリーンシートに設
けられる前記貫通孔に比べて、大きい貫通孔を設ける工
程を含み、 前記生の積層体を作製する工程において、最も大きい前
記貫通孔が設けられた前記セラミックグリーンシートが
最も外側に位置するように、複数の前記セラミックグリ
ーンシートが積み重ねられる、多層セラミック基板の製
造方法。 - 【請求項１２】 請求項１１に記載の製造方法によって
得られた、請求項１ないし１０のいずれかに記載の多層
セラミック基板。 - 【請求項１３】 請求項１ないし１０および１２のいず
れかに記載の多層セラミック基板と、前記多層セラミッ
ク基板が実装されたマザーボードとを備える、電子装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000072036A JP2001267448A (ja) | 2000-03-15 | 2000-03-15 | 多層セラミック基板およびその製造方法ならびに電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000072036A JP2001267448A (ja) | 2000-03-15 | 2000-03-15 | 多層セラミック基板およびその製造方法ならびに電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001267448A true JP2001267448A (ja) | 2001-09-28 |
Family
ID=18590509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000072036A Pending JP2001267448A (ja) | 2000-03-15 | 2000-03-15 | 多層セラミック基板およびその製造方法ならびに電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001267448A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100595891B1 (ko) | 2004-01-27 | 2006-06-30 | 가시오게산키 가부시키가이샤 | 반도체장치 |
| US7155816B2 (en) | 2002-02-01 | 2007-01-02 | Tdk Corporation | Method for producing a multilayer ceramic substrate |
| CN1306603C (zh) * | 2002-09-04 | 2007-03-21 | 株式会社村田制作所 | 层叠型电子元器件 |
| JP2010251516A (ja) * | 2009-04-15 | 2010-11-04 | Hitachi Automotive Systems Ltd | 多層セラミック基板の製造方法と、多層セラミック基板を用いた空気流量計 |
| JP2017098427A (ja) * | 2015-11-25 | 2017-06-01 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
-
2000
- 2000-03-15 JP JP2000072036A patent/JP2001267448A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7155816B2 (en) | 2002-02-01 | 2007-01-02 | Tdk Corporation | Method for producing a multilayer ceramic substrate |
| CN1306603C (zh) * | 2002-09-04 | 2007-03-21 | 株式会社村田制作所 | 层叠型电子元器件 |
| US7245505B2 (en) | 2002-09-04 | 2007-07-17 | Murata Manufacturing Co., Ltd. | Laminated electronic component |
| KR100595891B1 (ko) | 2004-01-27 | 2006-06-30 | 가시오게산키 가부시키가이샤 | 반도체장치 |
| JP2010251516A (ja) * | 2009-04-15 | 2010-11-04 | Hitachi Automotive Systems Ltd | 多層セラミック基板の製造方法と、多層セラミック基板を用いた空気流量計 |
| JP2017098427A (ja) * | 2015-11-25 | 2017-06-01 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001308548A (ja) | 多層印刷回路基板及びその製造方法並びに多層印刷回路基板を利用したｂｇａ半導体パッケージ | |
| JP2002141248A (ja) | セラミック電子部品およびその製造方法 | |
| JP4103502B2 (ja) | 多層配線板及びその製造方法 | |
| TWI571994B (zh) | 封裝基板及其製作方法 | |
| JP2001267448A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JP3793547B2 (ja) | 積層セラミック回路基板の製造方法 | |
| JP2004031833A (ja) | 電子部品 | |
| JP2012216611A (ja) | 薄膜キャパシタ、実装基板およびその製造方法 | |
| JP4712065B2 (ja) | 多数個取り配線基板、配線基板、ならびに多数個取り配線基板および配線基板の製造方法 | |
| JP3932827B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH10112417A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP2013165149A (ja) | 多層セラミック基板、およびその製造方法 | |
| JP3895017B2 (ja) | プリント配線板の製造における埋込型表面バイアホールの形成方法 | |
| JP2001160681A (ja) | 多層セラミック基板およびその製造方法 | |
| JPH06252558A (ja) | 多層ガラスセラミックキャビティ基板 | |
| JP4150294B2 (ja) | 多数個取り配線基板 | |
| JP4275428B2 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2009129933A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
| JP2001077505A (ja) | スルーホール形成方法 | |
| CN118825179A (zh) | 发光基板、显示装置，以及发光基板的制备方法 | |
| JP2001267467A (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| JPS63288094A (ja) | セラミック多層基板及びその製造方法 | |
| JP2003198129A (ja) | 積層型セラミック電子部品の製造方法 | |
| JPH11261226A (ja) | セラミック多層配線基板 | |
| JPH04243196A (ja) | セラミック多層配線基板の製造方法 |