JP2009129933A - 多層プリント配線板及び多層プリント配線板の製造方法 - Google Patents
多層プリント配線板及び多層プリント配線板の製造方法 Download PDFInfo
- Publication number
- JP2009129933A JP2009129933A JP2007299937A JP2007299937A JP2009129933A JP 2009129933 A JP2009129933 A JP 2009129933A JP 2007299937 A JP2007299937 A JP 2007299937A JP 2007299937 A JP2007299937 A JP 2007299937A JP 2009129933 A JP2009129933 A JP 2009129933A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- wiring board
- printed wiring
- multilayer printed
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】キャパシタ電極の面積に対するキャパシタ全体の占有面積を小さくすることができ、配線の高密度化を図ることができる多層プリント配線板及び多層プリント配線板の製造方法を提供する。
【解決手段】片面に配線パターンをなす導体2が設けられた絶縁性基材1が複数枚積層され各絶縁性基材1に設けられたビアホール6に充填された導電性ペースト4により各絶縁性基材1に設けられた導体2間が層間導通された多層プリント配線板の製造方法であって、内蔵キャパシタ8は、直上において導電性ペースト9により導通がとられている。
【選択図】図2
【解決手段】片面に配線パターンをなす導体2が設けられた絶縁性基材1が複数枚積層され各絶縁性基材1に設けられたビアホール6に充填された導電性ペースト4により各絶縁性基材1に設けられた導体2間が層間導通された多層プリント配線板の製造方法であって、内蔵キャパシタ8は、直上において導電性ペースト9により導通がとられている。
【選択図】図2
Description
本発明は、片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層された多層プリント配線板及び多層プリント配線板の製造方法に関する。
近年の電子機器の軽量化、薄型化、小型化に伴い、半導体チップや電子部品の小型化及び端子間の狭ピッチ化が図られ、プリント配線板においては、配線の高密度化及び多層化が必要不可欠となっている。
従来、プリント配線板上に誘電体を用いてキャパシタを作製する技術が提案されている。
特許文献1には、プリント配線板に誘電体からなる内蔵キャパシタを形成する方法が記載されている。
また、特許文献2には、キャパシタ等の部品を内蔵した誘電体回路基板及びそのような誘電体回路基板の製造方法が記載されている。
ところで、前述したような従来の多層プリント配線板においては、基板の平面上にキャパシタを作製しているため、キャパシタの上下に設けられたキャパシタ電極からの引き回し線が長く必要になってしまう。そのため、キャパシタ電極の面積に対するキャパシタ全体の占有面積が大きくなってしまう。
そこで、本発明は、前述の実情に鑑みて提案されるものであって、キャパシタ電極の面積に対するキャパシタ全体の占有面積を小さくすることができ、配線の高密度化を図ることができる多層プリント配線板及び多層プリント配線板の製造方法を提供することを目的とする。
本発明に係る多層プリント配線板は、以下の構成を有するものである。
〔構成1〕
片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層され各絶縁性基材に設けられたビアホールに充填された導電性ペーストにより各絶縁性基材に設けられた導体間が層間導通された多層プリント配線板の製造方法であって、内蔵キャパシタを有し、内蔵キャパシタは、直上において導電性ペーストにより導通がとられていることを特徴とするものである。
片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層され各絶縁性基材に設けられたビアホールに充填された導電性ペーストにより各絶縁性基材に設けられた導体間が層間導通された多層プリント配線板の製造方法であって、内蔵キャパシタを有し、内蔵キャパシタは、直上において導電性ペーストにより導通がとられていることを特徴とするものである。
本発明に係る多層プリント配線板の製造方法は、以下の構成を有するものである。
〔構成2〕
片面に配線パターンをなす導体が設けられた絶縁性基材を複数枚積層し各絶縁性基材に設けたビアホールに導電性ペーストを充填して各絶縁性基材に設けられた導体間を層間導通させる多層プリント配線板の製造方法であって、内蔵キャパシタを設ける場合には、この内蔵キャパシタの直上において導電性ペーストにより導通をとることを特徴とするものである。
片面に配線パターンをなす導体が設けられた絶縁性基材を複数枚積層し各絶縁性基材に設けたビアホールに導電性ペーストを充填して各絶縁性基材に設けられた導体間を層間導通させる多層プリント配線板の製造方法であって、内蔵キャパシタを設ける場合には、この内蔵キャパシタの直上において導電性ペーストにより導通をとることを特徴とするものである。
構成1を有する本発明に係る多層プリント配線板においては、内蔵キャパシタは、直上において導電性ペーストにより導通がとられているので、キャパシタを内蔵するのに必要な占有面積を小さくすることができる。また、チップ部品の直下にキャパシタを内蔵することができるので、配線を短くすることができ、高周波特性の改善を図ることができる。
構成2を有する本発明に係る多層プリント配線板の製造方法においては、内蔵キャパシタを設ける場合には、この内蔵キャパシタの直上において導電性ペーストにより導通をとるので、キャパシタを内蔵するのに必要な占有面積を小さくすることができる。また、チップ部品の直下にキャパシタを内蔵することができるので、配線を短くすることができ、高周波特性の改善を図ることができる。そして、多層基板作製工程に対して、キャパシタ作製工程のみを追加するだけで作製することができる。さらに、導電ペーストの表面にメッキを行なう必要が無い。
すなわち、本発明は、キャパシタ電極の面積に対するキャパシタ全体の占有面積を小さくすることができ、配線の高密度化を図ることができる多層プリント配線板及び多層プリント配線板の製造方法を提供することができるものである。
以下、本発明を実施するための最良の形態について図面を参照して説明する。
図1は、多層プリント配線板の製造方法を説明する断面図である。
多層プリント配線板を製造するには、まず、図1中の(a)に示すように、ポリイミド、LCPなどの絶縁性基材1の上面に、導箔などの導体2を張り合わせた積層板3を用意する。次に、図1中の(b)に示すように、フォトリソグラフィにより、積層板3上の導体2の必要な部分のみが配線となるように回路を形成する。そして、図1中の(c)に示すように、絶縁性基材1の下面に、熱可塑性あるいは熱硬化性の接着剤フィルム4をラミネートし、さらに、マスキングフィルム5をラミネートする。
次に、図1中の(d)に示すように、炭酸ガスレーザ、UV−YAGレーザ、あるいは、エキシマレーザ等のレーザによって、所定の位置にマスキングフイルム5側から、導体2までの有底ビアホール6を形成する。このとき、有底ビアホール6中に充填される導電性ペースト7と導体2との接続信頼性を向上させるために、必要に応じて、有底ビアホール6に残存したスミアを除去するため、デスミア処理を行なう。また、塩酸、硫酸などの酸を用いて洗浄する。その後、図1中の(e)に示すように、スクリーン印刷法によって、有底ビアホール6中に導電性ペースト7を均一に充填する。そして、図1中の(f)に示すように、マスキングフィルム5を剥離し、導電性ペースト7の突起を形成する。
そして、図1中の(g)に示すように、図1中の(a)乃至図1中の(f)までの工程を経た積層板を必要枚数分作製し、それぞれに設けた穴、または、導体パターンを画像認識するか、あるいは、それぞれに設けた穴にピンを挿入するなどして積層板間の位置合わせを行なって重ね合わせる。次に、図1中の(h)に示すように、各積層板をプレス機により熱圧着させる。このとき、導電性ペースト7の突起が回路につぶされ、有底ビアホール6内に高密度に充填され、かつ、導電性ペースト7と導体2からなる回路とが電気的に接続される。
図2は、キャパシタを内蔵させる場合の工程を示す断面図である。
前述の図1中の(a)乃至図1中の(f)までの工程を経た積層板を必要枚数分作製しておき、次に、図2中の(a)に示すように、導体2上の所定の箇所に、誘電体ペースト8を印刷などを用いて作製し、この誘電体ペースト8上に、導電性ペーストを用いてキャパシタ上電極9を作製する。
そして、図2中の(b)に示すように、図1中の(a)乃至図1中の(f)及び図2中の(a)までの工程を経た積層板を必要枚数分作製し、それぞれに設けた穴、または、導体パターンを画像認識するか、あるいは、それぞれに設けた穴にピンを挿入するなどして積層板間の位置合わせを行なって重ね合わせる。次に、図2中の(c)に示すように、各積層板をプレス機により熱圧着させる。このとき、導電性ペースト7の突起が回路につぶされ、有底ビアホール6内に高密度に充填され、かつ、導電性ペースト7と導体2からなる回路とが電気的に接続される。また、このとき、多層基板内にキャパシタが内蔵される。
この内蔵キャパシタは、直上において導電性ペースト7により他層の導体2に対して導通がとられている。この内蔵キャパシタにおいては、キャパシタ上電極9の面積に対する内蔵キャパシタ全体の占有面積を小さくすることができている。
このようにして、図1に示した通常工程に対し、キャパシタ作製工程を追加するだけで、内蔵キャパシタを作製することができる。また、この製造方法においては、内蔵キャパシタを、簡単な構造の平行平板キャパシタとして設計することができるという利点がある。
図3は、内蔵キャパシタを電極と同一平面状に形成する場合の工程を示す断面図である。
図3中の(a)乃至図3中の(c)に示すように、内蔵キャパシタを電極(導体2)と同一平面状に形成する場合には、前述の図2に示した工程により作製される内蔵キャパシタに比較して、占有面積が大きくなってしまう。
また、この製造方法においては、内蔵キャパシタの側面の影響も考慮して誘電体ペースト8を制御しなくてはならなくなり、製造が困難である。なお、LVHで接続することもできるが、LVHにより導通させる場合には、導電性ペーストの表面にメッキを行なうことが必要となり、技術的にも困難な製造方法となってしまう。
1 絶縁性基材
2 導体
4 接着材フィルム
5 マスキングフィルム
6 有底ビアホール
7 導電性ペースト
8 誘電体ペースト
9 キャパシタ上電極
2 導体
4 接着材フィルム
5 マスキングフィルム
6 有底ビアホール
7 導電性ペースト
8 誘電体ペースト
9 キャパシタ上電極
Claims (2)
- 片面に配線パターンをなす導体が設けられた絶縁性基材が複数枚積層され、前記各絶縁性基材に設けられたビアホールに充填された導電性ペーストにより前記各絶縁性基材に設けられた導体間が層間導通された多層プリント配線板の製造方法であって、
内蔵キャパシタを有し、
前記内蔵キャパシタは、直上において導電性ペーストにより導通がとられている
ことを特徴とする多層プリント配線板。 - 片面に配線パターンをなす導体が設けられた絶縁性基材を複数枚積層し、前記各絶縁性基材に設けたビアホールに導電性ペーストを充填して、前記各絶縁性基材に設けられた導体間を層間導通させる多層プリント配線板の製造方法であって、
内蔵キャパシタを設ける場合には、この内蔵キャパシタの直上において導電性ペーストにより導通をとる
ことを特徴とする多層プリント配線板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299937A JP2009129933A (ja) | 2007-11-19 | 2007-11-19 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007299937A JP2009129933A (ja) | 2007-11-19 | 2007-11-19 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009129933A true JP2009129933A (ja) | 2009-06-11 |
Family
ID=40820608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007299937A Pending JP2009129933A (ja) | 2007-11-19 | 2007-11-19 | 多層プリント配線板及び多層プリント配線板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009129933A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103369811A (zh) * | 2012-03-30 | 2013-10-23 | 揖斐电株式会社 | 电路板及其制造方法 |
CN103369816A (zh) * | 2012-03-30 | 2013-10-23 | 揖斐电株式会社 | 电路板及其制造方法 |
-
2007
- 2007-11-19 JP JP2007299937A patent/JP2009129933A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103369811A (zh) * | 2012-03-30 | 2013-10-23 | 揖斐电株式会社 | 电路板及其制造方法 |
CN103369816A (zh) * | 2012-03-30 | 2013-10-23 | 揖斐电株式会社 | 电路板及其制造方法 |
US9565756B2 (en) | 2012-03-30 | 2017-02-07 | Ibiden Co., Ltd. | Wiring board and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7338892B2 (en) | Circuit carrier and manufacturing process thereof | |
JP2008047917A (ja) | 電子部品内蔵型多層印刷配線基板及びその製造方法 | |
US20090097218A1 (en) | Capacitor-embedded printed wiring board and method of manufacturing the same | |
TW201427510A (zh) | 具有內埋元件的電路板及其製作方法 | |
JP2012028730A (ja) | 多層回路基板及び多層回路基板の製造方法 | |
TWI538584B (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
JP2006165496A (ja) | ビアポストにより層間伝導性を有するパラレル多層プリント基板およびその製造方法 | |
US20140085833A1 (en) | Chip packaging substrate, method for manufacturing same, and chip packaging structure having same | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP4597631B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2007042706A (ja) | 部品内蔵配線板 | |
KR101608745B1 (ko) | 인쇄회로기판조립체의 제조방법 | |
TW201427509A (zh) | 具有內埋元件的電路板及其製作方法 | |
JP2005136347A (ja) | 多層基板及びその製造方法 | |
JP5261756B1 (ja) | 多層配線基板 | |
EP2965596B1 (en) | The invention relates to a method for producing a printed circuit board with multilayer sub-areas in sections | |
US20120080401A1 (en) | Method of fabricating multilayer printed circuit board | |
KR20070068445A (ko) | 유전체의 표면에 매입된 금속 트레이스들을 갖는 상호접속소자를 제조하는 구조와 방법 | |
JP4598140B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4657870B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2008270778A (ja) | 部品内蔵配線基板の製造方法 | |
JP2009129933A (ja) | 多層プリント配線板及び多層プリント配線板の製造方法 | |
JP2004056115A (ja) | 多層配線基板 | |
JP2004311786A (ja) | 配線基板、多層配線基板、配線基板の製造方法及び多層配線基板の製造方法 | |
KR20070000644A (ko) | 소자 내장 인쇄회로기판 및 그 제조방법 |