JPH11340628A - セラミック回路基板の製造方法 - Google Patents

セラミック回路基板の製造方法

Info

Publication number
JPH11340628A
JPH11340628A JP14719298A JP14719298A JPH11340628A JP H11340628 A JPH11340628 A JP H11340628A JP 14719298 A JP14719298 A JP 14719298A JP 14719298 A JP14719298 A JP 14719298A JP H11340628 A JPH11340628 A JP H11340628A
Authority
JP
Japan
Prior art keywords
green sheet
ceramic circuit
wiring pattern
green
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14719298A
Other languages
English (en)
Inventor
Hironobu Hashimoto
博信 橋本
Toshimitsu Omiya
敏光 大宮
Katsunori Matsuzawa
克則 松沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP14719298A priority Critical patent/JPH11340628A/ja
Publication of JPH11340628A publication Critical patent/JPH11340628A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 厚さの薄いグリーンシートを用いて多層セラ
ミック回路基板を確実に製造できるようにする。 【解決手段】 配線パターン20及びビア18が形成さ
れたグリーンシート10が複数枚積層されて形成された
積層体を焼成して成るセラミック回路基板の製造方法に
おいて、配線パターン20及びビア18が形成された第
1のグリーンシート上に、ビア形成用のスルーホール1
4が設けられた第2のグリーンシートを、該第2のグリ
ーンシートの一方の面に被着された保護フィルム12に
より支持して他方の面を前記第1のグリーンシートに位
置合わせして積層し、前記保護フィルムを第2のグリー
ンシートの表面から剥離した後、該第2のグリーンシー
トの表面に導体ぺースト16を印刷して配線パターン2
0を形成すると同時に前記スルーホール14に導体ぺー
スト16を充填することによりビア18を形成して前記
積層体を形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はセラミック回路基板
の製造方法に関するものであり、100μm程度の厚さ
グリーンシートを積層して形成するセラミック回路基板
の製造方法に関するものである。
【0002】
【従来の技術】内層に配線パターンを有する多層セラミ
ック回路基板を製造するもっとも一般的な方法は、配線
パターンと層間接続のためのビアを形成したグリーンシ
ートを複数枚重ね合わせ、全体を加圧して一体化した
後、所定温度で焼成する方法である。図6はグリーンシ
ートに配線パターンとビアを形成する方法を示す。この
例では保護フィルム12をグリーンシート10に被着し
た状態(図6(a))でスルーホール14を形成し(図6
(b))、スルーホール14に導体ぺースト16を充填して
ビア18を形成し(図6(c))、次いで保護フィルム12
を剥離してグリーンシート10の一方の表面に配線パタ
ーン20を形成している(図6(d) ) 。配線パターン2
0はたとえばスクリーン印刷法によって形成する。
【0003】図7は、上記のようにして作成したグリー
ンシートをガイド等を用いて位置合わせして重ね合わ
せ、積層体22を形成した状態を示す。このように配線
パターン20及びビア18を形成したグリーンシート1
0を所定枚数重ねた後、油圧プレス等により加圧して一
体化した後、焼成炉で焼成してセラミック回路基板を得
る。
【0004】
【発明が解決しようとする課題】ところで、グリーンシ
ートを多層に積層して形成する多層セラミック回路基板
では、グリーンシートを積層した際の位置ずれが製品の
製造精度の上で問題となっている。すなわち、セラミッ
ク回路基板はより多層化する傾向にある一方、各層の厚
さが薄くなり100μm程度の厚さのグリーンシートが
使用されるようになってきたことから、グリーンシート
の取扱いが難しくなるとともに、何枚もグリーンシート
を積層する際の位置合わせが困難になり、従来方法のよ
うにグリーンシート10を重ねてプレスする方法では層
間で精度よくビア18や配線パターン20を位置合わせ
することができなくなるという問題がある。
【0005】本発明は、このような薄いグリーンシート
を積層して成るセラミック回路基板を確実に高精度で製
造することができ、信頼性の高いセラミック回路基板を
製造することができるセラミック回路基板の好適な製造
方法を提供するものである。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め、本発明は次の構成を備える。すなわち、配線パター
ン及びビアが形成されたグリーンシートが複数枚積層さ
れて形成された積層体を焼成して成るセラミック回路基
板の製造方法において、配線パターン及びビアが形成さ
れた第1のグリーンシート上に、ビア形成用のスルーホ
ールが設けられた第2のグリーンシートを、該第2のグ
リーンシートの一方の面に被着された保護フィルムによ
り支持して他方の面を前記第1のグリーンシートに位置
合わせして積層し、前記保護フィルムを第2のグリーン
シートの表面から剥離した後、該第2のグリーンシート
の表面に導体ぺーストを印刷して配線パターンを形成す
ると同時に前記スルーホールに導体ぺーストを充填する
ことによりビアを形成して前記積層体を形成することを
特徴とする。また、前記第1のグリーンシートを、ベー
スグリーンシート上に積層することを特徴とする。ま
た、前記ビアを、積層体を構成する層間で異なる位置と
なるように配置して形成することを特徴とする。また、
前記グリーンシートに、厚さ160μm以下のものを使
用することにより、導体ペーストの印刷操作によって配
線パターンの形成とビア形成を容易に行うことができ
る。
【0007】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図1、2は、セラ
ミック回路基板の各層を構成するグリーンシート10に
スルーホール14を形成する工程を示す。実施形態のグ
リーンシート10は一方の面にポリエステル等の保護フ
ィルム12が被着されて保持されている。このグリーン
シート10に対し、まず、保護フィルム12が被着され
た状態のままスルーホール14を形成する。スルーホー
ル14はセラミック回路基板の各層でビア18を形成す
るためのものである。
【0008】実施形態ではパンチング加工によってグリ
ーンシート10と保護フィルム12を貫通するようにス
ルーホール14を形成した。スルーホール14は少なく
ともグリーンシート10に形成すればよい。スルーホー
ル14は配線パターン20の配置位置に合わせて形成す
るから、すべての層で同一配置となるわけではない。
【0009】次に、セラミック回路基板のベースとなる
ベースグリーンシート30の上に、保護フィルム12を
外面側にして上記のグリーンシート10を位置合わせし
て圧着する(図3(a))。このグリーンシート10をベー
スグリーンシート30に位置合わせして圧着する操作は
グリーンシート10に保護フィルム12を被着した状態
で行い、ベースグリーンシート30に正確にグリーンシ
ート10が配置できるようにする。なお、ベースグリー
ンシート30にあらかじめ配線パターンやビアを形成し
ておいてもよい。
【0010】次に、グリーンシート10の表面から保護
フィルム12を剥離し(図3(b))、導体ぺースト16を
用いて配線パターン20とビア18を形成する。配線パ
ターン20は導体ぺースト16を用いたスクリーン印刷
法によりグリーンシート10の表面に所定のパターンで
形成する。ビア18は導体ぺースト16をスルーホール
14に充填して形成されるが、スルーホール14への導
体ぺースト16の充填は配線パターン20を印刷して形
成する際に同時になされる。
【0011】ビア18には配線パターン20が接続する
配置となっているから、スクリーン印刷によってグリー
ンシート10の表面に導体ぺースト16を塗布する際
に、ビア18となるスルーホール14部分にも導体ぺー
スト16が塗布されるようになる。スクリーン印刷はス
キージにより導体ペースト16をグリーンシート10の
表面に押し出すように操作するものであり、この操作に
よってスルーホール14全体に導体ぺースト16が充填
されるようになる。
【0012】本実施形態ではグリーンシート10として
厚さ100μm程度のものを使用しているが、グリーン
シート10の厚さが160μm程度以下のものであれ
ば、配線パターン20を印刷する操作でスルーホール1
4に導体ぺースト16を充填することは容易である。図
3(c) は導体ぺースト16を用いて配線パターン20を
形成し、スルーホール14に導体ぺースト16を充填し
てビア18を形成した状態である。
【0013】第2層目は、上記方法と同様に第1層のグ
リーンシートの上にスルーホール14を形成したグリー
ンシート10を位置合わせして圧着し、上述した方法と
同様にして配線パターン20とビア18とを形成すれば
よい。図4は第2層目を形成する方法を示す。この場合
も、まず、保護フィルム12を被着してグリーンシート
10を支持した状態で下層のグリーンシート10と位置
合わせして圧着し(図4(a))、次に保護フィルム12を
剥離して配線パターン20とビア18を形成する(図4
(b))。
【0014】配線パターン20とビア18の形成方法は
第1層目と同様で、導体ぺースト16を用いたスクリー
ン印刷によって配線パターン20を形成し、同時にスル
ーホール14に導体ぺースト16を充填してビア18を
形成する。これによっって、図4(b) に示すように、ビ
ア18を介して下層の配線パターン20と上層の配線パ
ターン20とが電気的に接続される。
【0015】このように、スルーホール14を設けたグ
リーンシート10を順次積層し、配線パターン20とビ
ア18を形成する操作を繰り返すことによって、配線パ
ターン20とビア18が内層に形成された多層の積層体
22が得られる。図5はグリーンシート10を3層積層
した状態を示すが、上記方法によればさらに多層に形成
することが可能である。そして、図5に示す積層体22
を所定の焼成条件下で焼成することにより、セラミック
回路基板として得られる。セラミック回路基板の焼成条
件はグリーンシート10の材質に応じて適宜焼成温度及
び焼成雰囲気を選択すればよい。
【0016】なお、グリーンシート10の調製にあたっ
てはセラミック粉末の他、焼結助剤、有機バインダー、
可塑剤等を用いるが、これらの調製方法は本願でとくに
限定されるものではない。また、配線パターン20、ビ
ア18を形成する導体ぺースト16もセラミック回路基
板の焼成条件に応じて適宜選択すればよい。アルミナグ
リーンシートを使用する場合は、導体ぺースト16とし
てタングステンペーストあるいはモリブデンぺーストが
使用される。
【0017】本発明に係るセラミック回路基板の製造方
法では、上記実施形態で説明したように、スルーホール
14を形成したグリーンシート10を積層して圧着する
ごとに配線パターン20とビア18を形成してさらに積
み上げていくから、圧着後に位置ずれすることがなく、
寸法精度が向上し、配線パターン20及びビア18を高
精度に位置合わせして形成することができ、層間で配線
パターン20とビア18とが位置ずれするといったこと
をなくすことができる。また、グリーンシート10の厚
さが薄い場合でも、グリーンシート10を積み上げるこ
とによって取り扱いやすくなる。
【0018】なお、グリーンシート10を積層する際に
は高精度に位置合わせする必要がある。本願で保護フィ
ルム12でグリーンシート10を保持した状態でスルー
ホール14を形成し、グリーンシート10を積層するよ
うにしているのは、グリーンシート10の厚さがきわめ
て薄い場合でも保護フィルム12によって正確にグリー
ンシート10を位置決めして積層できるようにするため
である。グリーンシート10を積層した後は、グリーン
シート10が位置ずれすることはないから保護フィルム
12を剥離してかまわない。
【0019】また、グリーンシート10を積層するごと
に導体ぺースト16を印刷して配線パターン20とビア
18を形成する方法は工数が増えることになるが、配線
パターン20とビア18とが一度に形成できること、図
5に示すように、各層でビア18を任意位置に配置する
ことができるという利点がある。
【0020】
【発明の効果】本発明に係るセラミック回路基板の製造
方法によれば、きわめて厚さの薄いグリーンシートを用
いてセラミック回路基板を多層に形成する場合でも、配
線パターンとビアとの位置ずれ等をなくして、高精度に
製造することができ、信頼性の高いセラミック回路基板
を提供することが可能となる等の著効を奏する。
【図面の簡単な説明】
【図1】スルーホールを有するグリーンシートの形成例
を示す断面図である。
【図2】スルーホールを有するグリーンシートの他の形
成例を示す断面図である。
【図3】ベース上に1層目を形成する方法を示す説明図
である。
【図4】ベース上に2層目を形成する方法を示す説明図
である。
【図5】ベース上に複数層形成した状態の断面図であ
る。
【図6】グリーンシートに配線パターンとビアを形成す
る従来方法を示す説明図である。
【図7】グリーンシートの積層体を形成した状態の断面
図である。
【符号の説明】
10 グリーンシート 12 保護フィルム 14 スルーホール 16 導体ぺースト 18 ビア 20 配線パターン 22 積層体 30 ベースグリーンシート

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 配線パターン及びビアが形成されたグリ
    ーンシートが複数枚積層されて形成された積層体を焼成
    して成るセラミック回路基板の製造方法において、 配線パターン及びビアが形成された第1のグリーンシー
    ト上に、ビア形成用のスルーホールが設けられた第2の
    グリーンシートを、該第2のグリーンシートの一方の面
    に被着された保護フィルムにより支持して他方の面を前
    記第1のグリーンシートに位置合わせして積層し、 前記保護フィルムを第2のグリーンシートの表面から剥
    離した後、 該第2のグリーンシートの表面に導体ぺーストを印刷し
    て配線パターンを形成すると同時に前記スルーホールに
    導体ぺーストを充填することによりビアを形成して前記
    積層体を形成することを特徴とするセラミック回路基板
    の製造方法。
  2. 【請求項2】 前記第1のグリーンシートを、ベースグ
    リーンシート上に積層することを特徴とする請求項1記
    載のセラミック回路基板の製造方法。
  3. 【請求項3】 前記ビアを、積層体を構成する層間で異
    なる位置となるように配置して形成することを特徴とす
    る請求項1または2記載のセラミック回路基板の製造方
    法。
  4. 【請求項4】 前記グリーンシートに、厚さ160μm
    以下のものを使用することを特徴とする請求項1、2ま
    たは3記載のセラミック回路基板の製造方法。
JP14719298A 1998-05-28 1998-05-28 セラミック回路基板の製造方法 Pending JPH11340628A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14719298A JPH11340628A (ja) 1998-05-28 1998-05-28 セラミック回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14719298A JPH11340628A (ja) 1998-05-28 1998-05-28 セラミック回路基板の製造方法

Publications (1)

Publication Number Publication Date
JPH11340628A true JPH11340628A (ja) 1999-12-10

Family

ID=15424655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14719298A Pending JPH11340628A (ja) 1998-05-28 1998-05-28 セラミック回路基板の製造方法

Country Status (1)

Country Link
JP (1) JPH11340628A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339160A (ja) * 2000-05-29 2001-12-07 Sumitomo Metal Electronics Devices Inc セラミック多層配線基板の製造方法
KR20020065261A (ko) * 2001-02-06 2002-08-13 전자부품연구원 세라믹 적층 부품 및 그 제조 방법
EP2061290A1 (en) * 2006-09-06 2009-05-20 Tokuyama Corporation Ceramic substrate manufacturing method and ceramic substrate
JP2014075498A (ja) * 2012-10-05 2014-04-24 Ngk Spark Plug Co Ltd セラミック基板の製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001339160A (ja) * 2000-05-29 2001-12-07 Sumitomo Metal Electronics Devices Inc セラミック多層配線基板の製造方法
JP4501227B2 (ja) * 2000-05-29 2010-07-14 株式会社村田製作所 セラミック多層配線基板の製造方法
KR20020065261A (ko) * 2001-02-06 2002-08-13 전자부품연구원 세라믹 적층 부품 및 그 제조 방법
EP2061290A1 (en) * 2006-09-06 2009-05-20 Tokuyama Corporation Ceramic substrate manufacturing method and ceramic substrate
EP2061290A4 (en) * 2006-09-06 2010-07-28 Tokuyama Corp METHOD FOR PRODUCING A CERAMIC SUBSTRATE AND CERAMIC SUBSTRATE
US8115114B2 (en) 2006-09-06 2012-02-14 Tokuyama Corporation Ceramic substrate manufacturing method and ceramic substrate
JP2014075498A (ja) * 2012-10-05 2014-04-24 Ngk Spark Plug Co Ltd セラミック基板の製造方法

Similar Documents

Publication Publication Date Title
EP0631303B1 (en) Method for fabricating multilayer circuits
US6432239B1 (en) Method of producing ceramic multilayer substrate
KR100659521B1 (ko) 내부도체의 접속구조 및 다층기판
JPH0697656A (ja) セラミック多層基板の製造方法
JP6099902B2 (ja) 配線基板の製造方法
KR101654020B1 (ko) 미세 정렬을 위한 다층 연성회로기판의 제조방법
JPH11340628A (ja) セラミック回路基板の製造方法
JP2857552B2 (ja) 積層電子部品及びその製造方法
JP5448354B2 (ja) 配線基板およびその製造方法
KR100882101B1 (ko) 무수축 세라믹 기판의 제조방법
JP4501227B2 (ja) セラミック多層配線基板の製造方法
JPS5841800B2 (ja) セラミック多層基板の形成方法
JPH06283375A (ja) 積層電子部品の製造方法
JP4517549B2 (ja) 低温焼成セラミック基板の製造方法
JP4085524B2 (ja) 配線基板の製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JP2002344140A (ja) 積層型セラミック電子部品の製造方法
JPH0645758A (ja) 多層セラミック基板およびその製造方法
JP4038613B2 (ja) 多層セラミック基板の製造方法
JPH06124848A (ja) 積層セラミックコンデンサの製造方法
JPH0590754A (ja) 多層回路基板の製造方法
JP2001237549A (ja) 多層配線基板およびその製造方法
JPH05191047A (ja) 多層セラミック回路基板の製造方法
JP5166890B2 (ja) 配線基板およびその製造方法
JPH0642373Y2 (ja) セラミック多層基板