JP5166890B2 - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP5166890B2 JP5166890B2 JP2008013283A JP2008013283A JP5166890B2 JP 5166890 B2 JP5166890 B2 JP 5166890B2 JP 2008013283 A JP2008013283 A JP 2008013283A JP 2008013283 A JP2008013283 A JP 2008013283A JP 5166890 B2 JP5166890 B2 JP 5166890B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- ceramic
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
あるいは、上記突き上げを伴うビア導体が、最外層のセラミック層の裏面に露出すると、該ビア導体の端面上に形成されたパッドなどを介して、接続すべき導体ピンを所要の位置および姿勢でハンダ付けできなくなる場合もあった。
即ち、本発明の配線基板(請求項1)は、貫通孔が形成されたセラミック層を含む複数のセラミック層を積層してなり、且つ表面および裏面を有する基板本体と、かかる基板本体の表面または裏面の少なくとも一方に開口し、且つ該基板本体の厚み方向に沿って複数の上記貫通孔が連続したビアホールと、かかるビアホールを構成する複数の貫通孔のうち、上記基板本体の表面および裏面を形成する最外層のセラミック層の少なくとも一方の貫通孔に充填されたビア導体と、上記ビアホールを形成する複数の貫通孔のうち、上記最外層のセラミック層以外のセラミック層の貫通孔の内壁面に沿って形成されたスルーホール導体と、を備え、該スルーホール導体は、中心部に空間を有していると共に、上記スルーホール導体の軸方向における少なくとも一方の開口部に、上記ビア導体の一部が進入している、ことを特徴とする。
しかも、前記スルーホール導体の軸方向における少なくとも一方の開口部に、前記ビア導体の一部が進入することで、スルーホール導体の軸方向における一方または双方の開口部に、隣接するビア導体の一部が進入しているため、該スルーホール導体とビア導体との電気的接続を安定させることも可能となる。
従って、基板本体の表面や裏面に上記ビア導体と接続して形成されるパッドなどを介して、電子部品を精度良く実装したり、外部接続用の導体ピンを所定の位置および姿勢にしてハンダ付けなどにて固着することができる。
また、前記ビア導体やスルーホール導体を含む導体には、前記セラミック層のセラミックが高温焼成セラミックからなる場合には、WやMoなどが用いられ、低温焼成セラミックの場合には、AgやCuなどが用いられる。
更に、前記ビアホールは、基板本体の表面側または裏面側のセラミック層の貫通孔から、中層のセラミック層の貫通孔まで連続する形態のほか、基板本体の表面と裏面との間の全てのセラミック層の貫通孔が連続した形態としても良い。
また、貫通孔にスルーホール導体が形成されるセラミック層は、最外層のセラミック層を除いたセラミック層のうちの何れかである。例えば、貫通孔にビア導体が充填された最外層のセラミック層の内側に隣接するセラミック層や、かかるセラミック層よりも更に内側に位置するセラミック層でも良い。かかるスルーホール導体の軸方向における両端面の少なくとも一方には、前記ビア導体が接続され、他方には該ビア導体または基板内部の配線層が接続される。
更に、前記スルーホール導体は、後述する製造工程で、かかるスルーホール導体が形成されたセラミック層を含む複数のセラミック層を積層・圧着する際の圧力によって、中心部に当初位置していたほぼ円柱形の空間が、ほぼ鼓形などの異形を呈するものとなっていても良い。
加えて、前記スルーホール導体は、貫通孔の内壁面に沿った外周部を有し、かかる外周部付近の表層を主に電流が流れるため、ビア導体に比べても、電気抵抗を殆んど増加させない。
これによれば、焼成後の厚みが100μm以上となる比較的厚いセラミック層を貫通する貫通孔の内壁面に沿って、スルーホール導体を形成しているので、製造時に前記貫通孔における一方の開口部を負圧とした状態で、他方の開口部から導電性インクなどを吸引させつつ容易に塗布・形成することができる。しかも、比較的厚いセラミック層の貫通孔には、導電性インクなどを吸引・塗布して、スルーホール導体を形成できるため、かかる製造工程も容易となる。
更に、本発明には、前記スルーホール導体の空間は、鼓形である、配線基板(請求項3)も含まれる。
従って、かかるビア導体およびスルーホール導体の電気的接続が十分可能であり、基板本体の表面および裏面の少なくとも一方に露出するビア導体の端面が平坦とされている配線基板を確実に製造することができる。
尚、焼成後の厚みが100μm以上あるいは100μm未満の前記グリーンシートは、これらを相対的な厚みで区切ったものである。
また、複数のグリーンシートごとに形成する前記貫通孔は、積層工程で同心となれば、内径が異なるものを含んでいても良い。
更に、前記スルーホール導体には、中心部に当初位置していたほぼ円柱形の空間が、ほぼ鼓形などの異形を呈する形態のほか、かかる空間が極く小さな隙間に縮小している形態も含む。
これによれば、焼成後のセラミック層の厚みが100μm以上の比較的厚いグリーンシートを貫通する貫通孔の内壁面に沿って、かかる貫通孔における一方の開口部を負圧とした状態で、他方の開口部から導電性インクなどを吸引しつつ塗布・形成することで、スルーホール導体を容易に形成できる。しかも、比較的厚いグリーンシートの貫通孔には、導電性インクなどを吸引・塗布して、スルーホール導体を形成できるため、かかる製造工程も容易となる。
これによれば、グリーンシートの一面に添着したキャリアシートを含んで、貫通孔が形成され、かかる貫通孔にビア導体を形成した後、上記キャリアシートを剥離するので、該キャリアシートの厚み相当分だけビア導体の一部が、当該グリーンシートの一面に突出する。このため、次述するように、該ビア導体の凸部を、隣接するスルーホール導体の軸方向における一方の開口部に押し付けつつ、複数のセラミック層を積層することで、スルーホール導体における一方の開口部にビア導体の一部が進入した状態で、両導体を確実に接続することが可能となる。
尚、前記複数のグリーンシートのうち何れかには、その一面にキャリアシートが付着され、該キャリアシートにも前記貫通孔が同軸で形成される。
また、前記キャリアシートには、ポリエチレンテレフタレート(以下、PETと称する)などの樹脂フィルムが用いられる。
更に、前記キャリアシートは、少なくとも100μm未満のグリーンシートの一面に添着させることが望ましい。
これによれば、ビア導体の凸部を、隣接するスルーホール導体の軸方向における前記通し孔の一方の開口部に向かって押し込むように、複数のセラミック層を積層することで、スルーホール導体における上記通し孔の一方の開口部にビア導体の一部が進入している状態で、両導体を物理的および電気的に確実に接続することが可能となる。
図1は、本発明による一形態の配線基板1aの要部を示す断面図である。
配線基板1aは、図1に示すように、複数のセラミック層S1〜S4からなり、表面3および裏面4を有する基板本体2と、セラミック層S1〜S3ごとの同じ位置に形成された貫通孔hが基板本体2の厚み方向に沿って連続し、一端が表面3に開口するビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、最上層(最外層)のセラミックS1および中層のセラミックS3の貫通孔hに充填されたビア導体Vと、これらに挟まれた中層のセラミックS2の貫通孔hの内壁面に沿って形成されたスルーホール導体Tと、を備えている。
前記セラミック層S1〜S4は、例えば、アルミナを主成分とし、最外層のセラミックS1,S4および中層のセラミックS3は、厚みが約50μm(100μm未満)と比較的薄く、中層のセラミックS2は、厚みが約110μm(100μm以上)と比較的厚い。
また、セラミック層S1〜S4間には、所定パターンの配線層5,6,7が形成され、基板本体2の表面3には、最上層のセラミック層S1の貫通孔h内に位置するビア導体Vと接続するパッド8が形成されている。かかるパッド8には、表面3の上方に実装される半導体チップなどの電子部品がハンダ(何れも図示せず)を介して接続される。上記配線層5,6と、ビア導体Vあるいはスルーホール導体Tとの間には、前者に設けた円環状の透孔11が位置している。
尚、前記ビア導体V、スルーホール導体T、配線層5〜7、およびパッド8,9は、WまたはMoなどからなり、前記導体ピンPは、例えば、Fe−42wt%Ni(42アロイ)またはCu−Fe−P合金(194合金)などからなる。
配線基板1bは、図2に示すように、複数のセラミック層S1〜S4からなる前記同様の基板本体2、前記同様のビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、最上層(最外層)のセラミックS1および中層のセラミックS2の貫通孔hに充填されたビア導体Vと、中層のセラミックS3の貫通孔hの内壁面に沿って形成されたスルーホール導体Tと、を備えている。
前記セラミック層S1〜S4は、前記同様のセラミックからなり、最外層のセラミックS1,S4および中層のセラミックS2の厚みは、約60μm(100μm未満)、中層のセラミックS2の厚みは、約120μm(100μm以上)である。
また、セラミック層S1〜S4間には、前記同様の配線層5,6,7が形成され、基板本体2の表面3には、前記同様のパッド8が形成されている。上記配線層5,6とビア導体Vまたはスルーホール導体Tとの間には、前記同様の透孔11が位置している。
更に、図2に示すように、最下層のセラミックS4には、前記同様の貫通孔hおよびビア導体Vが形成され、該ビア導体Vと接続するパッド9が基板本体2の裏面4に形成されている。前記配線層7は、ビアホール10で最下層のスルーホール導体Tと、セラミック層s4を貫通するビア導体Vとの間を接続している。
配線基板1cは、図3に示すように、複数のセラミック層S1〜S4からなる前記同様の基板本体2、セラミック層S1に形成した大径の貫通孔hと、セラミック層S2〜S4の同じ位置に形成された小径の貫通孔hとが基板本体2の厚み方向に沿って同心で連続し、両端が表面3および裏面4に開口するビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、最外層のセラミックS1,S4および中層のセラミックS2の貫通孔hに充填されたビア導体Vと、残る中層のセラミックS3の貫通孔hの内壁面に沿って形成された比較的短軸のスルーホール導体Tと、を備えている。
前記セラミック層S1〜S4は、前記同様のセラミックからなり、最外層のセラミックS1,S4および中層のセラミックS3の厚みは、約80μm(100μm未満)、中層のセラミックS2の厚みは、約150μm(100μm以上)である。
また、セラミック層S1〜S4間には、前記同様の配線層5,6,7が形成され、基板本体2の表面3には、前記大径のビア導体Vの上端面が露出し、該ビア導体Vの上端面に電子部品が直に実装される。上記配線層5,6,7とビア導体Vまたはスルーホール導体Tとの間には、前記同様の透孔11が位置している。
更に、図3に示すように、基板本体2の裏面4には、最下層のセラミックS4に形成されたビア導体Vと接続する前記同様のパッド9が形成されている。
配線基板1dは、図4に示すように、複数のセラミック層S1〜S4からなる前記同様の基板本体2、セラミック層S2〜S4ごとの同じ位置に形成された貫通孔hが基板本体2の厚み方向に沿って連続し、一端が裏面4に開口するビアホール10と、該ビアホール10を形成する複数の貫通孔hのうち、最下層(最外層)のセラミックS4および中層のセラミックS2の貫通孔hに充填されたビア導体Vと、これらに挟まれた中層のセラミックS3の貫通孔hの内壁面に沿って形成されたスルーホール導体Tと、を備えている。
前記セラミック層S1〜S4は、前記同様のセラミックからなり、最外層のセラミックS1,S4および中層のセラミックS2の厚みは、約70μm(100μm未満)、中層のセラミックS3の厚みは、約140μm(100μm以上)である。
また、セラミック層S1〜S4間には、前記同様の配線層5,6,7が形成され、基板本体2の表面3には、前記同様のパッド8が形成されている。上記配線層6,7とビア導体Vまたはスルーホール導体Tとの間には、前記同様の透孔11が位置している。
更に、図4に示すように、最上層のセラミックS1には、ビアホール10と異なる位置に貫通孔hおよびビア導体Vが形成され、該ビア導体Vと接続するパッド8が基板本体2の表面3に形成されている。前記配線層5は、ビアホール10で最上層のビア導体Vと、セラミック層S1を貫通するビア導体Vとの間を接続している。
更に、前記配線基板1a,1c,1dでは、それらのスルーホール導体Tが、その軸方向の両端の開口部に隣接する上層および下層のビア導体Vの一部進入して、上下一対の曲面部13が形成されているので、かかるスルーホール導体Tと隣接するビア導体Vとの電気的な接続を安定したものにできる。
しかも、配線基板1a,1b,1dでは、スルーホール導体Tが、厚みが100μm以上のセラミック層S2,S3の貫通孔hの内壁面に沿って形成されているため、製造時に導電性インクなどを容易に塗布して形成することができる。
予め、アルミナ粉末、所要の有機バインダ、および溶剤などを、所要量ずつ瓶量・混合してセラミックスラリを製作し、これをドクターブレード法によって、シート状を呈する複数のグリーンシートs1〜s4に成形した。このうち、グリーンシートs1,s3,s4は、焼成後の厚みが約50μm(100μm未満)となり、グリーンシートs2は、焼成後の厚みが約100μm(100μm以上)となるものである。比較的薄いグリーンシートs1,s3の一面には、厚みが約40μmのキャリアシートcsが全面に添着されている。尚、該キャリアシートcsは、例えば、PETからなるフィルムである。
次に、キャリアシートcsを含む上記グリーンシートs1〜s3の同じ位置ごとに、打ち抜き加工を施して、図5に示すように、複数の貫通孔hを同軸となるように穿孔した。一方、グリーンシートs4には、上記と異なる位置に貫通孔hを穿孔した。
一方、追って中層となる比較的厚いグリーンシートs2の貫通孔hに対し、一方の開口部からエアを吸引して内部を負圧状態とし、他方の開口部から上記同様の導電性ペーストを吸引した。その結果、図6に示すように、該貫通孔hの内壁面に沿ってほぼ円筒形を呈し、中心部に通し孔uを有する未焼成のスルーホール導体tが形成された。
尚、上記ビア導体vやスルーホール導体tの端面が露出するグリーンシートs1〜s4の表・裏面には、図示しない前記導電性ペーストの一部が貫通孔hごとの周囲に、平面視が異形の環状を呈するように、薄膜状に張り出している。
その結果、図7に示すように、最上層となるグリーンシートs1の表面には、ビア導体vと接続した未焼成のパッド8が形成され、中層となるグリーンシートs2の表面および裏面には、所定パターンの配線層5,6がスルーホール導体tと離れて形成された。更に、最下層となるグリーンシートs4の表面および裏面には、所定パターンの配線層7と未焼成のパッド9とが、該グリーンシートs4を貫通するビア導体vと接続して形成された。
次に、図8に示すように、前記グリーンシートs1,s3から、その一面に添着されていた前記キャリアシートcsを剥離した。その結果、グリーンシートs1,s3の裏面または表面には、これを貫通するビア導体vのうち、キャリアシートcsの厚み分にほぼ相当する高さの凸部pが個別に突出した。
その結果、図9に示すように、グリーンシートs1〜s4が積層され、表面3および裏面4を有する未焼成の基板本体2が形成されると共に、グリーンシートs1〜s3ごとの貫通孔hが連続したビアホール10が形成された。
この際、比較的厚い中層のグリーンシートs2内の前記スルーホール導体tには、隣接して積層されたグリーンシートs1,s3の各ビア導体vの凸部(一部)pが、その軸方向における前記通し孔uの両端の開口部に押し込まれつつ進入していた。
また、前記配線層5,6は、ビアホール10内のビア導体vやスルーホール導体tと透孔11を置いて、グリーンシートs1〜s3間に形成された。
更に、前記配線層7とグリーンシートs3,s4を貫通する各ビア導体vとが接続されると共に、これらとビアホール10内の前記スルーホール導体tやビア導体vとを介して、表面3側のパッド8と裏面4側のパッド9とが、相互に導通可能となった。
そして、以上のような未焼成の基板本体2を、所定の温度帯で焼成した。その結果、前記図1に示した配線基板1aが得られた。
尚、前記製造方法において、前記グリーンシートs2とグリーンシートs3との位置を入れ替え、且つグリーンシートs1,s4と共に前記同様に積層・圧着し、更に焼成することで、前記配線基板1bを製造することができる。
また、前記製造方法において、前記グリーンシートs1〜s4の積層すべき位置を適宜入れ替えて、これらを積層・圧着し、更に焼成することで、前記配線基板1dを製造することができる。
図10の左側に示すように、焼成後の厚みが150μmとなる前記同様のグリーンシートs2と、焼成後の厚みが80μmとなる前記同様のグリーンシートs3,s4とを用意した。グリーンシートs2,s4の裏面または表面には、前記同様のキャリアシートcsが全面に添着されている。かかるキャリアシートcsを含むグリーンシートs2〜s4の同じ位置に打ち抜き加工を施して、それぞれに貫通孔hを形成した。尚、図示しない最上層となるグリーンシートs1の同じ位置には、上記貫通孔hよりも大径の貫通孔hを形成した。
次いで、図10の右側に示すように、グリーンシートs2,s4と図示しないグリーンシートs1との貫通孔hごとに、前記同様の導電性ペーストを充填して、未焼成のビア導体vを形成した。一方、グリーンシートs3の貫通孔hには、前記同様の方法によって、その内壁面に沿い且つ中心部に通し孔uを有する短軸で未焼成のスルーホール導体tを形成した。
次いで、グリーンシートs2〜s4の表面に、前記ビア導体vやスルーホール導体tと間隔を置いて、前記同様にして、配線層5〜7を印刷・形成した。
次に、グリーンシートs2〜s4と図示しないグリーンシートs1とを、それらの貫通孔hが連通するように、図11の左側の矢印に沿って積層・圧着した。
その結果、図11の右側に示すように、グリーンシートs2〜s4と図示しないグリーンシートs1との貫通孔hが同心で連続したビアホール10が形成されると共に、前記短軸のスルーホール導体tが、上下の各凸部pに軸方向から押されつつ変形して、ほぼ円筒形の胴部12、上下一対の曲面部13、およびこれらに囲まれ且つほぼ鼓形を呈する空間sを有する未焼成のスルーホール導体T、およびこれを含む未焼成の基板本体2が形成された。
そして、かかる基板本体2を前記同様に焼成した結果、前記図3に示した配線基板1cが得られた。以上の製造方法には、前記積層工程において、スルーホール導体tの空間sが消失して、ほぼビア導体vとなる形態も含まれる。
図12に示すように、スルーホール導体Tは、前記同様の胴部12、上下一対の曲面部13、および空間sと、を有している。また、セラミック層S1〜S4間には、前記同様の配線層5,6,7が形成され、基板本体2の表面3には、前記大径のビア導体Vの端面が露出し、実装される電子部品との接続に使用される。更に、基板本板2の裏面4には、前記同様のパッド9が形成されている。
そして、図13中の矢印で示すように、グリーンシートs1〜s4を圧着・積層した際に、グリーンシートs1,s3の各凸部pが、グリーンシートs2のスルーホール導体tの通し孔uに進入して、前記スルーホール導体Tが形成され、これらを焼成することで、前記配線基板1eが得られた。
更に、前記配線基板1a,1c,1d,1eでは、これらのスルーホール導体Tは、その軸方向の両端の開口部に隣接する上層および下層のビア導体Vの一部が進入して、上下一対の曲面部13が形成されるので、かかるスルーホール導体Tと隣接するビア導体Vとの電気的な接続を安定させられる。
しかも、配線基板1a,1b,1d,1eでは、そのスルーホール導体Tが、厚みが100μm以上のセラミック層s2,s3の貫通孔hの内壁面に沿って形成されているため、製造工程で導電性ペーストなどを容易に塗布して形成できる。
例えば、本発明の配線基板には、焼成後の厚みが全て100μm未満である複数のセラミック層を積層した基板本体を有し、何れかの中層のセラミック層に前記スルーホール導体が形成され、該スルーホール導体と連続し且つ基板本体の表面および裏面の少なくとも一方に露出するビア導体を有する形態も含まれる。
あるいは、本発明には、焼成後の厚みが全て100μm以上である複数のセラミック層を積層した基板本体を有し、何れかの中層のセラミック層に前記スルーホール導体が形成され、該スルーホール導体と連続し且つ基板本体の表面および裏面の少なくとも一方に露出するビア導体を有する形態の配線基板も含まれる。
また、前記セラミック層やグリーンシートのセラミックは、前記アルミナに限らず、ムライトや窒化アルミニウムなどとしたり、ガラス成分を約50wt%含む低温焼成セラミックとしても良い。
また、前記ビアホール、ビア導体、およびスルーホール導体からなる組は、基板本体の厚み方向に沿って、複数組が任意の位置に形成されていても良い。
更に、前記ビアホール内に形成されるビア導体やスルーホール導体の間に、前記セラミック層間に形成される配線層が挟まれて接続される形態としても良い。
また、前記配線基板の製造方法は、一面にキャリアシートが添着されていない複数のグリーンシートを用いて行うことも可能であり、特にスルーホール導体を焼成後の厚みが100μm未満の比較的薄いグリーンシートの貫通孔に形成する場合には、適している。
加えて、前記配線基板の製造方法は、大版のグリーンシートを用いる多数個取りの方法として行っても良い。
2……………基板本体
3……………表面
4……………裏面
10…………ビアホール
S1〜S4…セラミック層
s1〜s4…グリーンシート
h……………貫通孔
V,v………ビア導体
T,t………スルーホール導体
cs…………キャリアシート
Claims (7)
- 貫通孔が形成されたセラミック層を含む複数のセラミック層を積層してなり、且つ表面および裏面を有する基板本体と、
上記基板本体の表面または裏面の少なくとも一方に開口し、且つ該基板本体の厚み方向に沿って複数の上記貫通孔が連続したビアホールと、
上記ビアホールを構成する複数の貫通孔のうち、上記基板本体の表面および裏面を形成する最外層のセラミック層の少なくとも一方の貫通孔に充填されたビア導体と、
上記ビアホールを形成する複数の貫通孔のうち、上記最外層のセラミック層以外のセラミック層の貫通孔の内壁面に沿って形成されたスルーホール導体と、を備え、
上記スルーホール導体は、中心部に空間を有していると共に、
上記スルーホール導体の軸方向における少なくとも一方の開口部に、上記ビア導体の一部が進入している、
ことを特徴とする配線基板。 - 前記スルーホール導体は、焼成後の厚みが100μm以上の前記セラミック層を貫通する貫通孔の内壁面に沿って形成されている、
ことを特徴とする請求項1に記載の配線基板。 - 前記スルーホール導体の空間は、鼓形である、
ことを特徴とする請求項1または2に記載の配線基板。 - 焼成後の厚みが100μm以上または100μm未満となる複数のグリーンシートに貫通孔を形成する工程と、
上記グリーンシートのうち、少なくとも積層工程で最外層となるグリーンシートに形成した上記貫通孔に導電性ペーストを充填してビア導体を形成する工程と、
上記最外層となるグリーンシート以外のグリーンシートに形成した上記貫通孔の内壁面に沿って、導電性ペーストを円環状に配設して、中心部に通し孔を有するスルーホール導体を形成する工程と、
少なくとも上記ビア導体およびスルーホール導体が形成された複数のグリーンシートを、該ビア導体とスルーホール導体とが軸方向に沿って連続するように積層して、中心部に空間を有するスルーホール導体を形成する工程と、を含む、
ことを特徴とする配線基板の製造方法。 - 前記スルーホール導体が形成されるグリーンシートの焼成後の厚みは、100μm以上である、
ことを特徴とする請求項4に記載の配線基板の製造方法。 - 一面に添着したキャリアシートを含んで前記貫通孔が貫通する前記グリーンシートは、前記導電性ペーストを充填してビア導体が形成された後、上記キャリアシートが剥離される、
ことを特徴とする請求項4または5に記載の配線基板の製造方法。 - 前記キャリアシートが剥離された前記グリーンシートは、その一面側に突出する上記ビア導体の凸部を、前記積層工程において、該グリーンシートに隣接して積層され且つ前記スルーホール導体が形成されたグリーンシートの該スルーホール導体の軸方向における前記通し孔の一方の開口部に進入するようにして積層される、
ことを特徴とする請求項6に記載にされた配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008013283A JP5166890B2 (ja) | 2008-01-24 | 2008-01-24 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008013283A JP5166890B2 (ja) | 2008-01-24 | 2008-01-24 | 配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009176907A JP2009176907A (ja) | 2009-08-06 |
JP5166890B2 true JP5166890B2 (ja) | 2013-03-21 |
Family
ID=41031703
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008013283A Expired - Fee Related JP5166890B2 (ja) | 2008-01-24 | 2008-01-24 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5166890B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2747494B2 (ja) * | 1990-02-19 | 1998-05-06 | 富士通株式会社 | 窒化アルミニウム基板の製造方法 |
JPH0629666A (ja) * | 1992-05-12 | 1994-02-04 | Oki Electric Ind Co Ltd | セラミック多層基板におけるヴィア形成方法 |
JPH0645758A (ja) * | 1992-07-24 | 1994-02-18 | Matsushita Electric Ind Co Ltd | 多層セラミック基板およびその製造方法 |
KR100567087B1 (ko) * | 2003-10-20 | 2006-03-31 | 삼성전기주식회사 | 층간 전기 접속이 향상된 병렬적 다층 인쇄회로기판 제조방법 |
JP2006165242A (ja) * | 2004-12-07 | 2006-06-22 | Matsushita Electric Ind Co Ltd | プリント配線板およびその製造方法 |
JP4287458B2 (ja) * | 2005-11-16 | 2009-07-01 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | ペーストバンプを用いた印刷回路基板およびその製造方法 |
-
2008
- 2008-01-24 JP JP2008013283A patent/JP5166890B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009176907A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4748161B2 (ja) | 多層配線基板及びその製造方法 | |
JPH04263486A (ja) | 焼結導体配線基板とその製造方法 | |
JP4597585B2 (ja) | 積層電子部品及びその製造方法 | |
KR20090021090A (ko) | 다층 와이어링 기판 및 그의 제조 방법, 및 ic 검사 장치에 사용하기 위한 기판 및 그의 제조 방법 | |
WO2005101935A1 (ja) | 内部導体の接続構造及び多層基板 | |
JP2013038385A (ja) | 多層セラミック基板及びその製造方法 | |
JP2006060147A (ja) | セラミック電子部品及びコンデンサ | |
JP5448354B2 (ja) | 配線基板およびその製造方法 | |
JP4385782B2 (ja) | 複合多層基板及びその製造方法 | |
JP2007251017A (ja) | 配線基板および多数個取り配線基板ならびにその製造方法 | |
KR100657410B1 (ko) | 다층 인쇄회로기판 제조방법 | |
JP5166890B2 (ja) | 配線基板およびその製造方法 | |
JP6058321B2 (ja) | 配線基板の製造方法 | |
JP4900226B2 (ja) | 多層セラミック基板及びその製造方法、電子部品 | |
JP4900227B2 (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
JP2006032747A (ja) | 積層電子部品及びその製造方法 | |
KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
KR100882101B1 (ko) | 무수축 세라믹 기판의 제조방법 | |
JP2008294206A (ja) | 電子部品、スクリーン印刷製版、及び、スクリーン印刷製版を用いた電子部品の製造方法 | |
JP5516608B2 (ja) | セラミック積層基板の製造方法 | |
JP2003282795A (ja) | 配線基板 | |
JP6936774B2 (ja) | 配線基板およびその製造方法 | |
JP2006253600A (ja) | 配線基板の製造方法 | |
JP2006100498A (ja) | セラミック電子部品の製造方法 | |
JPH11340628A (ja) | セラミック回路基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101215 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5166890 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |