JP2013038385A - 多層セラミック基板及びその製造方法 - Google Patents

多層セラミック基板及びその製造方法 Download PDF

Info

Publication number
JP2013038385A
JP2013038385A JP2012097705A JP2012097705A JP2013038385A JP 2013038385 A JP2013038385 A JP 2013038385A JP 2012097705 A JP2012097705 A JP 2012097705A JP 2012097705 A JP2012097705 A JP 2012097705A JP 2013038385 A JP2013038385 A JP 2013038385A
Authority
JP
Japan
Prior art keywords
conductive pattern
pattern
ceramic substrate
conductive
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012097705A
Other languages
English (en)
Inventor
Ki Pyo Hong
ピョ ホン、キ
Yong Seok Choi
ソク チョイ、ヨン
Won Chul Ma
チュル マ、ウォン
Dae Hyeong Lee
ヒョン リー、デ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2013038385A publication Critical patent/JP2013038385A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】セラミックシート上の第１の導電パターンと第２の導電パターンとの間に絶縁パターンを介在して複数のセラミックシートを積層する時、層間短絡が発生する問題点を防止することができる多層セラミック基板及びその製造方法を提供する。
【解決手段】複数のセラミックシート１００ａ〜１００ｄが積層されたセラミック積層体で構成された多層セラミック基板１００は、セラミックシート１００ａ〜１００ｄに形成された第１の導電パターン１２０ａ〜１２０ｄと、第１の導電パターン１２０ａ〜１２０ｄを取り囲む第２の導電パターン１４０ａ〜１４０ｄと、第１の導電パターン１２０ａ〜１２０ｄと第２の導電パターン１４０ａ〜１４０ｄとの間に介在する絶縁パターン１６０ａ〜１６０ｄとを含む。
【選択図】図１

Description

本発明は、多層セラミック基板及びその製造方法に関し、特に、導電パターン及び導電性ビアの層間ショットの発生を防止することができる多層セラミック基板及びその製造方法に関する。
半導体素子などの電子部品を収納するためのセラミック基板は、複数のセラミックシートを積層して製造し、特に、複数の層からなる多層構造を用いて超小形化及び機能複合化を具現している。
このような多層構造のセラミック基板を製造するためのセラミックシートとしては、通常、低温同時焼成セラミック（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ：ＬＴＣＣ）グリーンシートが用いられる該グリーンシート上に導電性ペーストを印刷して導電パターンを形成した後、各グリーンシートを積層して焼成することによって、複数の層からなる多層セラミック基板を製造する。
そして、多層セラミック基板は、複数の異なる層上に位した導電パターンを導電性ビアを通じて垂直接続することによって、多層セラミック基板上に具現された回路をより集積化する。
韓国特許第１０−２００９−００４２５６１号公報
しかし、前述のように、多層セラミック基板を集積化するためには、積層される層の数を増加させ、層間の厚さを薄くしなければならないため、複数の層間位置が正しくアライメントされないという問題点があった。このため、垂直接続された導電性ビアを介して複数の導電パターン間にショットが発生するという問題点があった。
また、セラミック基板内部に層間浮び（ｄｅｌａｍｉｎａｔｉｏｎ）現象が発生した場合、焼成後めっきを行う時、伝導性溶液が内部へ侵透してショットを引き起こすという問題点があった。
本発明は上記の問題点に鑑みて成されたものであって、その目的は、セラミックシート上の第１の導電パターンと第２の導電パターンとの間に絶縁パターンを介在して複数のセラミックシートを積層する時、層間短絡が発生する問題点を防止することができる多層セラミック基板及びその製造方法を提供することにある。
上記目的を解決するために、本発明の一実施形態による多層セラミック基板は、複数のセラミックシートが積層されたセラミック積層体で構成された多層セラミック基板であって、前記セラミックシートに形成された第１の導電パターンと、該第１の導電パターンを取り囲む第２の導電パターンと、前記第１の導電パターンと前記第２の導電パターンとの間に介在する絶縁パターンとを含む。
また、前記第１の導電パターンと前記第２の導電パターンとの間には、オープン領域が形成され、前記絶縁パターンは、前記オープン領域に接する前記第２の導電パターンの内周面に形成される。
前記絶縁パターンは、前記第２の導電パターンの内周面と隣接する前記第２の導電パターンの上面一部まで延設される。
なお、前記絶縁パターンと前記第１の導電パターンとの間の離間距離は、前記オープン領域の１／３以上２／３以下に設けられる。
また、前記第２の導電パターンの上面に形成される絶縁パターンの幅は、１００μｍ以上に設けられる。
また、前記第１の導電パターン及び前記第２の導電パターンの各々に接続された第１及び第２の導電性ビアをさらに含み、前記絶縁パターンは、前記第２の導電パターンが他層にいる第１の導電性ビアによって第１の導電パターンと電気的に接続されてショットが発生することを防止するために、前記第１の導電パターンと前記第２の導電パターンとの間に介在する。
前記第１の導電パターンは、キャッチパッド（ｃａｔｃｈ ｐａｄ）である。
前記絶縁パターンは、スクリーン印刷方式によって前記第１の導電パターンと前記第２の導電パターンとの間に介在する。
また、前記絶縁パターンは、誘電体ペーストまたは絶縁体ペーストで構成される。
また、上記目的を解決するために、本発明の他の実施形態による多層セラミック基板の製造方法は、セラミックシート上に第１及び第２の導電パターンを形成するステップと、前記第１の導電パターンと前記第２の導電パターンとの間に絶縁パターンを介在するステップと、前記のような方式によって製造された複数のセラミックシートを積層してセラミック積層体を形成するステップと、前記セラミック積層体に予め決められた圧力で加圧するステップと、該加圧されたセラミック積層体を焼成するステップとを含む。
前記セラミックシートに第１及び第２の導電パターンを形成するステップの前に、前記セラミックシートに複数のホールを形成し、前記複数のホールに金属ペーストを充填して前記第１の導電パターン及び前記第２の導電パターンの各々に接続される第１及び第２の導電性ビアを形成するステップをさらに含む。
また、前記第１の導電パターンと前記第２の導電パターンとの間には、オープン領域が形成され、前記絶縁パターンは、前記オープン領域に接する前記第２の導電パターンの内周面に形成される。
前記絶縁パターンは、前記第２の導電パターンの内周面と隣接する前記第２の導電パターンの上面一部まで延設される。
なお、前記絶縁パターンと前記第１の導電パターンとの間の離間距離は、前記オープン領域の１／３以上２／３以下に設けられる。
また、前記第２の導電パターンの上面に形成される絶縁パターンの幅は、１００μｍ以上に設けられる。
前記第１の導電パターンは、キャッチパッドである。
また、前記絶縁パターンは、スクリーン印刷方式によって前記第１の導電パターンと前記第２の導電パターンとの間に介在する。
前記絶縁パターンは、誘電体ペーストまたは絶縁体ペーストで構成される。
前述のように、本発明の一実施形態による多層セラミック基板及びその製造方法によれば、セラミックシート上の第１の導電パターンと第２の導電パターンとの間に絶縁パターンを介在して複数のセラミックシートを積層する時、層間短絡が発生する短所をより一層効果よく防止することができるという効果が奏する。
すなわち、ショットの発生が予想される領域であるキャッチパッドのオープン領域や該オープン領域に接する第２の導電パターンに絶縁パターンを塗布してショットが発生する問題点を解決することができる。
これにより、多層セラミック基板の信頼性をより一層向上することができるという長所がある。
本発明の一実施形態による多層セラミック基板の断面図である。 複数の第１の導電パターンが形成された多層セラミック基板の平面図である。 本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。 本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。
以下、本発明の好適な実施の形態は、図面を参考にして詳細に説明する。次に示される各実施の形態は、当業者にとって本発明の思想が十分に伝達されるようにするために例として挙げられるものである。従って、本発明は、以下示している各実施の形態に限定されることなく他の形態で具体化される。そして、図面において、装置の大きさ及び厚さなどは、便宜上誇張して表現される。明細書全体に渡って同一の参照符号は、同一の構成要素を示している。
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは言及された構成要素、ステップ、動作及び／又は、素子は、一つ以上の他の構成要素、ステップ、動作及び／又は、素子の存在または追加を排除しないことに理解されたい。
以下、添付の図面を参照して、本発明の実施形態を詳しく説明する。
図１は、本発明の一実施形態による多層セラミック基板の断面図で、図２は、複数の第１の導電パターンが形成された多層セラミック基板の平面図である。
図１に示すように、多層セラミック基板１００は、複数のセラミックシート１００ａ〜１００ｄで構成される。本明細書では、説明の便宜上、第１〜第４のセラミックシート１００ａ、１００ｂ、１００ｃ、１００ｄからなる多層セラミック基板について説明することにする。
多層セラミック基板を説明する前に、セラミックシートに対して説明する。セラミックシートとしては、通常、低温同時焼成セラミックグリーンシートを使うが、このようなグリーンシートは、セラミック粉末及び結合剤によって製作され、液相または貼性を有する結合剤内にセラミック粉末が分散するような構成で具現される。
前記のようなセラミック粉末と結合剤とを含む含有物がシート形状に加工されてグリーンシートが製作される。
図１を再度参照すると、第１〜第４のセラミックシート１００ａ〜１００ｄは、第１の導電パターン１２０ａ〜１２０ｄと、これらの第１の導電パターン１２０ａ〜１２０ｄに接続された第１の導電性ビア１２２ａ〜１２２ｄと、第２の導電パターン１４０ａ〜１４０ｄと、これらの第２の導電パターン１４０ａ〜１４０ｄに接続された第２の導電性ビア１４２ａ〜１４２ｄと、絶縁パターン１６０ａ〜１６０ｄとを含んで構成される。
第１の導電パターン１２０ａ〜１２０ｄは、第１〜第４のセラミックシート１００ａ〜１００ｄ上に形成される手段であって、所定の電気伝導率を有する銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、金（Ａｕ）または鉄（Ｆｅ）の群より選ばれるいずれか一つで構成される。
第１の導電パターン１２０ａ〜１２０ｄは、スクリーン印刷（Ｓｃｒｅｅｎ ｐｒｉｎｔｉｎｇ）方式によって第１〜第４のセラミックシート１００ａ〜１００ｄ上の一部領域に形成される。
また、第１の導電パターン１２０ａ〜１２０ｄは、キャッチパッドで構成される。該キャッチパッドは、層間回路の接続が容易になるように第１の導電性ビア１２２ａ〜１２２ｄより大きい直径を有するのが望ましい。
第１の導電性ビア１２２ａは、第１及び第２のセラミックシート１００ａ、１００ｂの第１の導電パターン１２０ａ、１２０ｂを垂直接続し、第１の導電性ビア１２２ｂは、第２及び第３のセラミックシート１００ｂ、１００ｃの第１の導電パターン１２０ｂ、１２０ｃを垂直接続し、第１の導電性ビア１２２ｃは、第３及び第４のセラミックシート１００ｃ、１００ｄの第１の導電パターン１２０ｃ、１２０ｄを垂直接続する。
第２の導電パターン１４０ａ〜１４０ｄは、第１導電パターン１２０ａ〜１２０ｄを取り囲む手段であって、第１〜第４のセラミックシート１００ａ〜１００ｄ上に形成される。
図２に示すように、第２のセラミックシート１００ｂ上に複数（例えば、３個）の第１の導電パターン１２０ｂが形成され、第１の導電パターン１２０ｂと第２の導電パターン１４０ｂとの間にはオープン領域１８０ｂが介在され、３個の第１の導電パターン１２０ｂを取り囲む第２の導電パターン１４０ｂが形成される。
すなわち、第２の導電パターン１４０ｂは、第１導電パターン１２０ｂ及びオープン領域１８０ｂを除いた第２のセラミックシート１００ｂの全域に形成される。これによって、図１に示した第２の導電パターン１４０ｂの長さｄが図２での２個のオープン領域１８０ｂ間の離間距離ｄになる。
このような第２の導電パターン１４０ａ〜１４０ｄは、所定の電気伝導率を有する銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、金（Ａｕ）及び鉄（Ｆｅ）の群より選ばれるいずれか一つで構成され、スクリーン印刷方式によって塗布される。
第２の導電性ビア１４２ａは、第１及び第２のセラミックシート１００ａ、１００ｂの第２の導電パターン１４０ａ、１４０ｂを垂直接続し、第２の導電性ビア１４２ｂは、第２及び第３のセラミックシート１００ｂ、１００ｃの第２の導電パターン１４０ｂ、１４０ｃを垂直接続し、第２の導電性ビア１４２ｃは、第３及び第４のセラミックシート１００ｃ、１００ｄの第２の導電パターン１４０ｃ、１４０ｄを垂直接続する。
絶縁パターン１６０ａ〜１６０ｄは、第１及び第２の導電パターン１２０ａ〜１２０ｄ、１４０ａ〜１４０ｄ間に介在され、第１及び第２の導電パターン１２０ａ〜１２０ｄ、１４０ａ〜１４０ｄ間を絶縁させる。
このような絶縁パターン１６０ａ〜１６０ｄは、誘電体ペーストまたは絶縁体ペーストで構成され、スクリーン印刷方式によって第１及び第２の導電パターン１２０ａ〜１２０ｄ、１４０ａ〜１４０ｄ間に塗布される。
図２に示すように、第２のセラミックシート１００ｂ上に複数（例えば、３個）の第１の導電パターンが形成され、第１の導電パターン１２０ｂと第２の導電パターン１４０ｂとの間にオープン領域１８０ｂが形成された場合、絶縁パターン１６０ｂは、オープン領域１８０ｂに接する第２の導電パターン１４０ｂの内周面に形成され、第１の導電性ビア１２２ａによって第１及び第２の導電パターン１２０ｂ、１４０ｂが接続されて、ショットが発生することを防止することができる。
また、絶縁パターン１６０ａは、第２導電パターン１４０ａの内周面と隣接する第２の導電パターン１４０ａの上面一部まで延設されてショットが発生する問題点を効果よく防止することができる。
言い換えれば、複数のセラミックシートを積層する時、層間の位置が正しくアライメントされなくてショットが発生する問題点を解決するために、ショットの発生が予想される領域である第１及び第２の導電パターン間または第１及び第２の導電パターン間の接触領域に絶縁パターンを形成して、複数の導電パターン間に電気的に接続されないようにして、ショットの発生を防ぐことができる。
一方、絶縁パターン１６０ａと第１導電パターン１２０ａとの間の離間距離ａは、スクリーン印刷方式で絶縁パターン１６０ａを塗布する時、解像度を勘案して、オープン領域ｂの１／３以上２／３以下に設けられることが望ましい。これによって、解像度を減少させることなくオープン領域１８０ａ及び第２の絶縁パターン１４０ａに絶縁パターン１６０ａを効果よく形成することができる。
また、第２の導電パターン１４０ａの上面に形成される絶縁パターン１２０ａの幅ｃは、スクリーン印刷方式で絶縁パターン１６０ａを塗布する時の解像度及び位置合わせ時の捻りを勘案して、１００μｍ以上に設けられることが望ましい。これによって、複数のセラミックシートを積層する時、層間の位置合わせが捻っても層間ショットが発生する問題点を効果よく防止することができる。
以下、本発明の一実施形態による多層セラミック基板の製造過程を説明する。
図３〜図９は各々、本発明の一実施形態による多層セラミック基板の製造過程を示す断面図である。
図３に示すように、第１のセラミックシート１００ａを準備する。このセラミックシートとしては、通常、低温同時焼成セラミックグリーンシートを使うが、該グリーンシートは、セラミック粉末及び結合剤で製作され、液相または貼性を有する結合剤内にセラミック粉末が分散するような構成によって得られる。
このようなセラミック粉末と結合剤とを含む含有物がシート形状に加工されて、グリーンシートが製作される。
図４のように、第１のセラミックシート１００ａをレーザドリルやリソグラフィ方式を用いて所定大きさに孔抜きすることによって複数のビアホール１０５ａを形成する。
そして、図５のように、複数のビアホール１０５ａを銀、銅などの金属粉を主材料にするペーストで充填することによって、第１及び第２の導電性ビア１２２ａ、１４２ａを形成する。
続いて、図６に示すように、第１のセラミックシート１００ａに第１の導電パターン１２０ａ及び第２の導電パターン１４０ａを形成する。
第１の導電パターン１２０ａ〜１２０ｄ及び第２の導電パターン１４０ａ〜１４０ｄは、第１〜第４のセラミックシート１００ａ〜１００ｄ上に形成される手段であって、所定の電気伝導率を有する銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、金（Ａｕ）または鉄（Ｆｅ）の群より選ばれるいずれか一つで構成される。
第１の導電パターン１２０ａ〜１２０ｄ及び第２の導電パターン１４０ａ〜１４０ｄは、スクリーン印刷方式によって第１〜第４のセラミックシート１００ａ〜１００ｄ上の一部領域に形成される。
また、第１の導電パターン１２０ａ〜１２０ｄは、キャッチパッドで構成される。該キャッチパッドは、層間回路の接続が容易になるように第１の導電性ビア１２２ａ〜１２２ｄより大きい直径を有するのが望ましい。
図２に示すように、第２のセラミックシート１００ｂ上に複数（例えば、３個）の第１の導電パターン１２０ｂ及び第２の導電パターン１４０ｂが形成され、第１及び第２の導電パターン１２０ｂ、１４０ｂ間には、オープン領域１８０ｂが介在する。
すなわち、第２の導電パターン１４０ｂは、第１導電パターン１２０ｂ及びオープン領域１８０ｂを除いた第２のセラミックシート１００ｂの全域に形成され、図１に示した第２の導電パターン１４０ｂの長さｄが図２での２個のオープン領域１８０ｂ間の離間距離ｄになる。
このような第２の導電パターン１４０ａ〜１４０ｄは、所定の電気伝導率を有する銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、スズ（Ｓｎ）、金（Ａｕ）または鉄（Ｆｅ）の群より選ばれるいずれか一つで構成され、スクリーン印刷方式によって塗布される。
続いて、図７に示すように、第１の導電パターン１２０ａと第２の導電パターン１４０ａとの間に絶縁パターン１６０ａを介在する。
絶縁パターン１６０ａ〜１６０ｄは、誘電体ペーストまたは絶縁体ペーストで構成され、スクリーン印刷方式によって第１及び第２の導電パターン１２０ａ〜１２０ｄ、１４０ａ〜１４０ｄ間に塗布される。
前記のような絶縁パターンを塗布する理由は、複数のセラミックシートを積層する時、層間位置が正しくアライメントされなくてショットが発生するという問題を解決するためである。前述のように、ショットの発生が予想される領域である第１及び第２の導電パターン間または第１及び第２の導電パターン間の接触領域に絶縁パターンを形成して、複数の導電パターン間に電気的に接続されないようにして、ショットの発生を防ぐことができる。
続いて、図８に示すように、前述のようにな方式によって製造された複数のセラミックシート１００ａ〜１００ｄを積層してセラミック積層体を形成する。
その後、図９に示すように、セラミック積層体に予め決められた圧力で加圧し、該加圧されたセラミック積層体を焼成して多層セラミック基板１００を製造する。
今回開示された実施の形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
１００ 多層セラミック基板
１００ａ〜１００ｄ 第１〜第４のセラミックシート
１２０ａ〜１２０ｄ 第１の導電パターン
１４０ａ〜１４０ｄ 第２の導電パターン
１６０ａ〜１６０ｄ 絶縁パターン
１８０ａ〜１８０ｄ オープン領域

Claims (18)

  1. 複数のセラミックシートが積層されたセラミック積層体で構成された多層セラミック基板であって、
    前記セラミックシートに形成された第１の導電パターンと、
    前記第１の導電パターンを取り囲む第２の導電パターンと、
    前記第１の導電パターンと前記第２の導電パターンとの間に介在する絶縁パターンと
    を含む多層セラミック基板。
  2. 前記第１の導電パターンと前記第２の導電パターンとの間には、オープン領域が形成され、
    前記絶縁パターンは、前記オープン領域に接する前記第２の導電パターンの内周面に形成される請求項１に記載の多層セラミック基板。
  3. 前記絶縁パターンは、
    前記第２の導電パターンの内周面と隣接する前記第２の導電パターンの上面一部まで延設される請求項２に記載の多層セラミック基板。
  4. 前記絶縁パターンと前記第１の導電パターンとの間の離間距離は、前記第１の導電パターンと前記第２の導電パターンとの間の離間距離の１／３以上２／３以下に設けられる請求項２または３に記載の多層セラミック基板。
  5. 前記第２の導電パターンの上面に形成される絶縁パターンの幅は、１００μｍ以上に設けられる請求項３に記載の多層セラミック基板。
  6. 前記第１の導電パターンに接続された第１の導電性ビア及び前記第２の導電パターンに接続された第２の導電性ビアをさらに含み、
    前記絶縁パターンは、前記第２の導電パターンが、他の層に含まれる第１の導電性ビアによって第１の導電パターンと電気的に接続されてショートが発生することを防止する請求項１から５の何れか１項に記載の多層セラミック基板。
  7. 前記第１の導電パターンは、キャッチパッドである請求項１から６の何れか１項に記載の多層セラミック基板。
  8. 前記絶縁パターンは、スクリーン印刷方式によって前記第１の導電パターンと前記第２の導電パターンとの間に介在する請求項１から７の何れか１項に記載の多層セラミック基板。
  9. 前記絶縁パターンは、誘電体ペーストまたは絶縁体ペーストからなる請求項１から８の何れか１項に記載の多層セラミック基板。
  10. セラミックシート上に第１及び第２の導電パターンを形成する形成ステップと、
    前記第１の導電パターンと前記第２の導電パターンとの間に絶縁パターンを介在させる介在ステップと、
    前記形成ステップ及び前記介在ステップを含む方法によって製造された複数のセラミックシートを積層してセラミック積層体を形成するステップと、
    前記セラミック積層体に予め決められた圧力で加圧するステップと、
    該加圧されたセラミック積層体を焼成するステップと
    を含む多層セラミック基板の製造方法。
  11. 前記形成ステップの前に、
    前記セラミックシートに複数のホールを形成し、該複数のホールに金属ペーストを充填して前記第１の導電パターンに接続される第１の導電性ビア及び前記第２の導電パターンに接続される第２の導電性ビアを形成するステップを、さらに含む請求項１０に記載の多層セラミック基板の製造方法。
  12. 前記形成ステップは、前記第１の導電パターンと前記第２の導電パターンとの間にオープン領域を形成し、
    前記介在ステップは、前記オープン領域に接する前記第２の導電パターンの内周面に前記絶縁パターンを形成する請求項１０または１１に記載の多層セラミック基板の製造方法。
  13. 前記介在ステップは、前記絶縁パターンを、前記第２の導電パターンの内周面と隣接する前記第２の導電パターンの上面一部まで延設させる請求項１２に記載の多層セラミック基板の製造方法。
  14. 前記介在ステップは、前記絶縁パターンと前記第１の導電パターンとの間の離間距離を、前記第１の導電パターンと前記第２の導電パターンとの間の離間距離の１／３以上２／３以下に設ける請求項１２または１３に記載の多層セラミック基板の製造方法。
  15. 前記介在ステップは、前記絶縁パターンを、幅が１００μｍ以上となるように、前記第２の導電パターンの上面に形成する請求項１３に記載の多層セラミック基板の製造方法。
  16. 前記第１の導電パターンは、キャッチパッドである請求項１０から１５の何れか１項に記載の多層セラミック基板の製造方法。
  17. 前記介在ステップは、スクリーン印刷方式によって、前記絶縁パターンを前記第１の導電パターンと前記第２の導電パターンとの間に介在させる請求項１０から１６の何れか１項に記載の多層セラミック基板の製造方法。
  18. 前記絶縁パターンは、誘電体ペーストまたは絶縁体ペーストからなる請求項１０から１７の何れか１項に記載の多層セラミック基板の製造方法。
JP2012097705A 2011-08-04 2012-04-23 多層セラミック基板及びその製造方法 Pending JP2013038385A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0077781 2011-08-04
KR1020110077781A KR20130015661A (ko) 2011-08-04 2011-08-04 다층 세라믹 기판 및 그의 제조방법

Publications (1)

Publication Number Publication Date
JP2013038385A true JP2013038385A (ja) 2013-02-21

Family

ID=47887663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012097705A Pending JP2013038385A (ja) 2011-08-04 2012-04-23 多層セラミック基板及びその製造方法

Country Status (2)

Country Link
JP (1) JP2013038385A (ja)
KR (1) KR20130015661A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9370092B2 (en) 2014-01-24 2016-06-14 Murata Manufacturing Co., Ltd. Multilayer wiring board
EP3252870A1 (en) * 2016-05-31 2017-12-06 Panasonic Intellectual Property Management Co., Ltd. Antenna module
JP2018056197A (ja) * 2016-09-26 2018-04-05 株式会社村田製作所 積層型電子部品
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10178764B2 (en) 2017-06-05 2019-01-08 Waymo Llc PCB optical isolation by nonuniform catch pad stack
KR102095221B1 (ko) * 2018-11-22 2020-03-31 (주)샘씨엔에스 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법
KR102636727B1 (ko) * 2023-06-07 2024-02-15 주식회사 미코세라믹스 세라믹 서셉터 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353626A (ja) * 2001-05-28 2002-12-06 Kyocera Corp 多層配線基板およびその製造方法
JP2008164577A (ja) * 2006-12-08 2008-07-17 Ngk Spark Plug Co Ltd 電子部品検査用配線基板およびその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353626A (ja) * 2001-05-28 2002-12-06 Kyocera Corp 多層配線基板およびその製造方法
JP2008164577A (ja) * 2006-12-08 2008-07-17 Ngk Spark Plug Co Ltd 電子部品検査用配線基板およびその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9370092B2 (en) 2014-01-24 2016-06-14 Murata Manufacturing Co., Ltd. Multilayer wiring board
EP3252870A1 (en) * 2016-05-31 2017-12-06 Panasonic Intellectual Property Management Co., Ltd. Antenna module
JP2018056197A (ja) * 2016-09-26 2018-04-05 株式会社村田製作所 積層型電子部品
JP2018200976A (ja) * 2017-05-29 2018-12-20 京セラ株式会社 電子素子実装用基板、電子装置および電子モジュール

Also Published As

Publication number Publication date
KR20130015661A (ko) 2013-02-14

Similar Documents

Publication Publication Date Title
JP2013038385A (ja) 多層セラミック基板及びその製造方法
JP4760789B2 (ja) 積層コンデンサ、回路基板及び回路モジュール
KR101499715B1 (ko) 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
JP2012028730A (ja) 多層回路基板及び多層回路基板の製造方法
TW201601262A (zh) 中介層、半導體裝置、中介層的製造方法及半導體裝置的製造方法
JP4806356B2 (ja) 単一のバイアにより固定されたパッドをもつ多層セラミック基板
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
JP4597631B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2008066672A (ja) 薄型磁気部品内蔵基板及びそれを用いたスイッチング電源モジュール
JP4463045B2 (ja) セラミック電子部品及びコンデンサ
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP2015198093A (ja) インターポーザー、半導体装置、インターポーザーの製造方法、半導体装置の製造方法
JP4598140B2 (ja) 部品内蔵配線板、部品内蔵配線板の製造方法
JP2009004457A (ja) コンデンサ内蔵多層基板
JP2004031731A (ja) 積層樹脂配線基板及びその製造方法
KR101619517B1 (ko) 범프비아를 구비한 다층인쇄회로기판
JP5448354B2 (ja) 配線基板およびその製造方法
JP4900227B2 (ja) 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品
JP2016219588A (ja) 薄膜キャパシタ
JP5913535B1 (ja) 部品内蔵基板及びその製造方法
JP5516608B2 (ja) セラミック積層基板の製造方法
JP5388677B2 (ja) コンデンサ及びその製造方法、配線基板
KR102480712B1 (ko) 인쇄회로기판
JP6631120B2 (ja) 回路基板、電子機器、回路基板の製造方法
JP5166890B2 (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160405