JP2008164577A - 電子部品検査用配線基板およびその製造方法 - Google Patents

Abstract

【課題】セラミック層間に比較的高密度の配線層を有する第１積層体と、その裏面側に積層され且つセラミック層をビア導体が貫通する第２積層体とを備え、被検査電子部品の検査情報を正確に収集できる電子部品検査用配線基板およびその製造方法。
【解決手段】セラミック層からなり、表面のパッド、セラミック層間の配線層、およびパッドと配線層と裏面との間を接続するビア導体を有する第１積層体と、上記と同じ材料組成のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、第１積層体の裏面側に積層された第２積層体とを備え、第１・第２積層体間には、第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続する複数のランド、およびこれらの周りに位置する配線層が配置されており、該ランドの直径は、ビア導体の直径の２〜５倍である、電子部品検査用配線基板。
【選択図】図１

Description

本発明は、電子部品の導通性や動作の可否を検査するための電子部品検査用配線基板およびその製造方法に関する。

ＩＣチップやＬＳＩなどの被検査電子部品の導通性や動作の可否を検査するため、かかる電子部品を搭載する表面を有し且つ有機絶縁層の間に形成した複数の薄膜配線層と、かかる薄膜配線層の下層にビア導体を貫通させたセラミックからなるベース基板と、からなるプローブカードが提案されている（例えば、特許文献１参照）。

特開２００６−２７５７１４号公報（第１〜６頁、図１〜５）

ところで、被検査電子部品を搭載する表面を有し且つかかる電子部品の検査情報を収集する比較的高密度の配線層を複数のセラミック層間に有する第１積層体と、かかる第１積層体の下方に積層され且つ複数のセラミック層をビア導体が貫通する第２積層体とを形成する場合、両者の配線層などの導体の密度が異なっている。このため、第１・第２積層体間の焼成収縮には、それなりの差を生じる場合があった。その結果、第１積層体と第２積層体とに同じ割掛け率を適用し、これらを積層して同時に焼成した場合、得られるセラミック基板の表層に位置するパッド、もしくは表層に露出するビア導体が、所望の位置からズレているため、被検査電子部品の検査情報が正確に収集できなくなる、という問題があった。

本発明は、背景技術において説明した問題点を解決し、複数のセラミック層間に次述する第２積層体よりも比較的高密度の配線層を有する第１積層体と、かかる第１積層体の裏面側に積層され且つ複数のセラミック層をビア導体が貫通する第２積層体とからなり、被検査電子部品の検査情報を正確に収集できる電子部品検査用配線基板およびその製造方法を提供する、ことを課題とする。

課題を解決するための手段および発明の効果

本発明は、前記課題を解決するため、第１積層体および第２積層体を同じ材料組成のセラミックにより形成し、且つ第１積層体および第２積層体の各々に形成されたビア導体同士間を接続するランドを大径にすると共に、第１積層体と第２積層体とを製造する際に、両者の割掛け率を相違させる、ことに着想して成されたものである。
即ち、本発明の電子部品検査用配線基板（請求項１）は、複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、上記第１積層体と第２積層体との間には、第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続する複数のランド、およびかかるランドの周りに位置する配線層が、配置されており、上記ランドの直径は、上記２つのビア導体の直径の２〜５倍である、ことを特徴とする。

これによれば、第１積層体と第２積層体との配線層などの導体の密度が相違し、両積層体の焼成収縮率が相違することに対応して、第１積層体と第２積層体との割掛け率を互いに異ならしめた場合であっても、第１積層体の裏面に露出するビア導体と、第２積層体の表面に露出するビア導体とを、前記ランドを介して確実に接続した状態で、第１・第２積層体が積層されている。従って、第１積層体の表面のパッド上に搭載したＩＣチップやＬＳＩなどの被検査電子部品に通電したり、かかる電子部品の検査情報を正確に収集することが可能となる。
尚、前記ランドの直径が前記ビア導体の直径の２倍未満になると、かかるランドとビア導体との導通が取りにくくなるおそれがあり、一方、ランドの直径がビア導体の直径の５倍を越えると、当該ランドの面積が過大となり、所望数のビア導体を配置することが困難となる。このため、ランドの直径を前記範囲とした。

また、前記第１・第２積層体を形成するセラミック層の素材は、同じ材料組成のアルミナなどからなる高温焼成セラミック、あるいは、同じ材料組成のガラス−セラミックなどからなる低温焼成セラミックである。
更に、前記配線層やビア導体は、高温焼成セラミックの場合には、ＷまたはＭｏで形成され、低温焼成セラミックの場合には、ＡｇまたはＣｕで形成される。
また、前記ランドの周りで且つ同じ平面に配置される配線層は、接地用、電源用、あるいは信号用の配線層の何れかである。
付言すれば、前記第１積層体の裏面と第２積層体の表面との間には、ベタ状を呈する接地用または電源用の配線層、あるいは、線状を呈する信号用の配線層が形成され、かかる配線層に設けた貫通部の内側に、隙間を介して前記ランドが位置している、電子部品検査用配線基板も本発明に含まれ得る。
これによる場合、前記検査情報の収集に加えて、ベタ状の配線層では、電源層または接地層として活用できるため、被検査電子部品への給電や、第１積層体に形成された配線層などの接地に活用でき、線状の配線層では、所要数の信号用配線を配置することが可能となる。

一方、本発明による電子部品検査用配線基板の製造方法（請求項２）は、上下２組で且つ同じ材料組成のセラミックからなる複数ずつのグリーンシートに対し、上側の組の各グリーンシートには相対的に大きな割掛け率に従って、複数のビアホールを形成すると共に、下側の組の各グリーンシートには相対的に小さな割掛け率に従って、複数のビアホールを形成する工程と、前記ビアホールごとに金属粉末を含む導電性ペーストを充填してビア導体を形成する工程と、上記上側の組における複数のグリーンシートの表面および裏面の少なくとも一方に上記同様の導電性ペーストからなる配線層を形成する工程と、上記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体を、これらの直径よりも２倍以上大きなランドを介して接続するように、上下２組の各グリーンシートを積層して、グリーンシート積層体を形成する工程と、を含む、ことを特徴とする。

これによれば、上側の組のグリーンシートには大きな割掛け率に従ってビアホールを形成し、下側の組のグリーンシートには小さな割掛け率に従ってビアホールを形成している。これら上下の組を積層したグリーンシート積層体を形成した際に、上側の組のビア導体と下側の組のビア導体とは、比較的大径の前記ランドを介して確実に接続される。このため、かかるグリーンシート積層体を焼成しても、焼成収縮が比較的大きい第１積層体側のビア導体と、焼成収縮が比較的小さい第２積層体側のビア導体とは、上記ランドに接続した状態で焼成される。この結果、従来のように、第１積層体および第２積層体となる各グリーンシートに同じ割り掛け率を適用していた場合に比べ、第１積層体および第２積層体側の何れかのビア導体とランドとが外れるおそれが皆無となる。更に、第１積層体側のビア導体は、その表面に追って形成されるパッドの直下に位置している。従って、第１積層体の表面上に搭載した被検査電子部品に通電したり、かかる電子部品の検査情報を正確に収集できる電子部品検査用配線基板を確実に提供することが可能となる。

尚、前記割掛け率とは、同じ２点間について、焼成前のグリーンシートにおける長さを、焼成後のセラミック層における長さで、除した（割り算：焼成前の長さ／焼成後の長さ）値を指す。通常、割掛け率は、約１．１〜１．２程度である。また、前記大小の割掛け率の差は、約０．００１〜０．００３の範囲である。かかる範囲とすることで、上・下側の組のグリーンシートを積層し、これらを同時に焼成した後に、表層に形成されたパッド、もしくは内部のビア導体の位置や寸法を、設定値に近付けることが可能となる。

付言すれば、前記割り掛け率の異なる複数のグリーンシートを積層して得られるグリーンシート積層体を焼成する工程と、かかる焼成により得られた複数のセラミック層からなる第１積層体の表層に露出する焼成済みである複数のビア導体の上方に、それぞれパッドを形成する工程と、を有する、電子部品検査用配線基板の製造方法も本発明に含まれ得る。
これによる場合、上記パッドに被検査電子部品の電極を接続した際に、第１・第２積層体側の各ビア導体、およびこれに確実に接続した前記ランドを介して、上記電子部品の検査情報を正確に収集できる電子部品検査用配線基板を、確実に製造することが可能となる。

以下において、本発明を実施するための最良の形態について説明する。
図１は、本発明における一形態の電子部品検査用配線基板（以下、単に検査用配線基板と称する）１を示す垂直断面図である。
かかる検査用配線基板１は、平面視が矩形（正方形または長方形）を呈し、図１に示すように、複数のセラミック層ｓ１〜ｓ３からなり、表面２および裏面３を有する第１積層体Ｃ１と、その裏面３側に積層され、且つ上記と同じ材料組成からなる複数のセラミック層ｓ４〜ｓ６からなり、表面４および裏面５を有する第２積層体Ｃ２と、を備えている。上記セラミック層ｓ１〜ｓ６は、同じ材料組成のアルミナなどからなる。
図１に示すように、第１積層体Ｃ１は、上記セラミック層ｓ１〜ｓ３間に形成された配線層７，８、表面２に形成された複数のパッド６、および表・裏面２，３間を導通する複数ビア導体ｖを有している。第２積層体Ｃ２は、表面４に形成された配線層。ランド１０、および上記セラミック層ｓ４〜ｓ６の厚み方向に沿って貫通する複数のビア導体Ｖを有している。

第１積層体Ｃ１において、最上層のセラミック層ｓ１の表面２の中央付近には、複数のパッド６が形成されている。かかる複数のパッド６は、被検査電子部品を搭載する搭載エリアａ内に密集して配設され、被検査電子部品の電極と個別に接触して、かかる電子部品の性能を検査するために用いられる。
また、配線層７，８は、ＷまたはＭｏからなり且つ所定のパターンを有すると共に、セラミック層ｓ１〜ｓ３を貫通するビア導体ｖを介して、互いに導通し且つ上記パッド６とも導通可能とされている。最下層セラミック層ｓ３を貫通するビア導体ｖは、第１積層体Ｃの裏面３側に露出している。上記各ビア導体ｖも、ＷまたはＭｏからなる。

第２積層体Ｃ２において、最上層のセラミック層ｓ４の表面４には、図２の水平部分断面図で示すように、例えば、接地層または電源層となるベタ状の配線層９と、平面視が円環形を呈する複数の隙間ｃごとの内側に形成された平面視が円形のランド１０とが、同一平面において形成されている。上記配線層９と各ランド１０もＷまたはＭｏからなり、隙間ｃおよびランド１０は、配線層９内に平面視で格子状に配設されている。
図１に示すように、前記第１積層体Ｃ１の裏面３側に露出するビア導体ｖは、上記ランド１０の上面に接続されている。また、複数のランド１０は、第２積層体Ｃ２のセラミック層ｓ４〜ｓ６を貫通する複数の長いビア導体Ｖを介して、第２積層体Ｃ２の裏面５に形成された複数の裏面側パッド１１と個別に導通されている。
前記第１積層体Ｃ１と第２積層体Ｃ２とでは、前者のパッド６、配線層７，８、およびビア導体ｖからなる導体の単位体積当たりの密度が、後者の配線層９、ランド１０、ビア導体Ｖ、および裏面側パッド１１からなる導体の単位体積当たりの密度よりも、高くなっている。
尚、長いビア導体Ｖと裏面側パッド１１も、ＷまたはＭｏからなる。また、裏面側パッド１１は、パッド６、ランド１０、およびビア導体ｖ，Ｖを介して送信された被検査電子部品の検査情報を、外部の電子機器に出力するものである。

図３の部分拡大図で示すように、各ランド１０の直径ｄ１は、第１積層体Ｃ１側の前記ビア導体ｖの直径ｄ２、および第２積層体Ｃ２を貫通する長いビア導体Ｖの直径ｄ２に対し、それらの２〜５倍とされている。
以上のような検査用配線基板１によれば、第１積層体Ｃ１の裏面３側に露出するビア導体ｖと第２積層体Ｃ２の表面４に露出する長いビア導体Ｖとが、前記ランド１０を介して確実に接続されている。このため、表面２側のパット６と裏面５側の裏面側パッド１１とを、ランド１０およびビア導体ｖ，Ｖを介して確実に導通可能となる。従って、第１積層体Ｃ１の表面２に形成したパッド６上に搭載したＩＣチップなどの被検査電子部品に通電したり、かかる電子部品の検査情報を正確に収集することが可能となる。

前記のような検査用配線基板１は、次のようにして製造した。
同種のアルミナ粉末、有機バインダ、溶剤などを同量ずつ配合して、同じ材料組成のセラミックスラリーを作り、ドクターブレード法によって、図４に示すように、６枚のグリーンシートｇ１〜ｇ６を製作した。
図４において、上側のグリーンシートｇ１〜ｇ３は、各々厚みが約１８０〜３００μｍで、且つ追って前記第１積層体Ｃ１のセラミック層ｓ１〜ｓ３となり、下側のグリーンシートｇ４〜ｇ６は、各々厚みが約１８０〜５１６μｍで、且つ追って前記第２積層体Ｃ２のセラミック層ｓ４〜ｓ６となる。
上側のグリーンシートｇ１〜ｇ３（組）に対し、それぞれ割掛け率を１．２として、図４に示すように、複数のビアホールｈを、打ち抜き加工で所定の位置に形成した。また、下側のグリーンシートｇ４〜ｇ６（組）に対し、それぞれ割掛け率を１．１９８として、上記と同様に、複数のビアホールｈを所定の位置に形成した（ビアホール形成工程）。

次に、グリーンシートｇ１〜ｇ６ごとの各ビアホールｈ内に、Ｗ粉末を含む導電性ペーストをメタルマスクおよびスキージ（何れも図示せず）を用いて充填した。その結果、図５に示すように、グリーンシートｇ１〜ｇ６ごとの各ビアホールｈ内に、未焼成のビア導体ｖが形成された（ビア導体形成工程）。
次いで、グリーンシートｇ２〜ｇ４の表面、およびグリーンシートｇ６の裏面５に、上記同様の導電性ペーストをスクリーン印刷によって、図５に示すように、それぞれ所定パターンを有する未焼成の配線層７〜９、ランド１０、および裏面側パッド１１を形成した（配線層形成工程）。このうち、グリーンシートｇ４の表面４には、かかる表面４のほぼ全面をベタ状に覆う配線層９が形成されると共に、平面視で格子状に形成された円環形状を呈する複数の隙間ｃごとの内側に、円形のランド１０を配線層９と同一平面において形成した。かかるランド１０の直径（ｄ１）は、図５で上方および下方に位置する各ビア導体ｖの直径（ｄ２）の２〜５倍となるように設定した。
尚、前記配線層９および複数のランド１０は、追って第１積層体Ｃ１の裏面３となるグリーンシートｇ３の裏面３側に形成しても良い。この場合、前記割掛け率の差は、例えば、０．００３に大きくする。

更に、図５で上側のグリーンシートｇ１〜ｇ３（組）と下側のグリーンシートｇ４〜ｇ６（組）とを、前者で最下層のグリーンシートｇ３の裏面３に露出する複数のビア導体ｖが、後者で最上層のグリーンシートｇ４の表面４に位置する複数のランド１０の上面に接触するように、グリーンシートｇ１〜ｇ６を厚み方向に沿って加圧しつつ積層した。
その結果、図６に示すように、グリーンシートｇ１〜ｇ３からなる第１積層体Ｃ１とグリーンシートｇ４〜ｇ６からなる第２積層体Ｃ２とが積層され、且つ両者のビア導体ｖがランド１０に接続されたグリーンシート積層体ＧＳが形成された（積層工程）。かかるグリーンシート積層体ＧＳを、所定の温度帯に加熱して（同時）焼成した（焼成工程）。

その結果、図７に示すように、表面２および裏面５を有し且つ一体となったセラミック層ｓ１〜ｓ６からなる第１・第２積層体Ｃ１，Ｃ２、焼成された配線層７〜９、ビア導体ｖ，Ｖ、ランド１０、および、裏面側パッド１１を備えたセラミック積層体ＳＳが得られた。
前記焼成工程において、グリーンシート積層体ＧＳで上層側の組のグリーンシートｇ１〜ｇ３は、比較的高い密度の配線層７，８を有するため、前記割掛け率：１．２に従って、平面方向および厚み方向に沿って比較的大きく焼成収縮した。一方、下層側の組のグリーンシートｇ４〜ｇ６は、ベタ状の配線層９、ランド１０、および裏面側パッド１１を除くと、複数の長いビア導体Ｖを比較的低密度で有するため、前記割掛け率：１．１９８に従って、平面方向および厚み方向に沿って比較的小さな焼成収縮に留まった。

第１積層体Ｃ１と第２積層体Ｃ２との焼成収縮には差があるため、それぞれに応じて異なる前記割掛け率を適用しても、グリーンシートｇ４の表面４に形成された各ランド１０の直径（ｄ１）を、グリーンシートｇ３の裏面３に露出する各ビア導体ｖの直径（ｄ２）の２〜５倍に設定していたため、かかるランド１０とビア導体ｖとの接続を確実に保つことができた。
その結果、図７に示すように、セラミック積層体ＳＳでは、配線層７，８と各ランド１０とが、セラミックｓ１〜ｓ３を貫通する各ビア導体ｖを介して、導通可能とされ、各ランド１０と裏面側パッド１１とが、セラミックｓ４〜ｓ６を貫通する長いビア導体Ｖを介して、導通可能とされていた。

次に、セラミック積層体ＳＳ（セラミック層ｓ１）の表面２の中央部に露出する複数のビア導体ｖごとの上に、被検査電子部品と接触するパッド（６）を次のようにして形成した。
図８の左側に示すように、セラミック層ｓ１の表面２上に、Ｔｉ薄膜層１２とＣｕ薄膜層１３とを順次スパッタリングによって形成した。次いで、図８の右側に示すように、上記Ｃｕ薄膜層１３の上に感光性樹脂からなるレジスト層１４を形成した後、かかるレジスト層１４に対しフォトリソグラフィー技術を施すことによって、ビア導体ｖごとの上方に円柱形の貫通孔１５を形成した。
次に、図９の左側に示すように、各貫通孔１５の底面に露出するＣｕ薄膜層１３の上に、電解メッキによって、Ｃｕメッキ層１６とＮｉメッキ層１７とを、順次形成した。かかる状態で、図９の右側に示すように、上記レジスト層１４を現像液によって溶解・除去した。

更に、図１０の左側に示すように、Ｃｕメッキ層１６とＮｉメッキ層１７とに覆われていない部分のＴｉ薄膜層１２とＣｕ薄膜層１３とを、エッチング液に接触させることによって除去した。その結果、表面２に露出するビア導体ｖごとの上方に、Ｔｉ薄膜層１２、Ｃｕ薄膜層１３、Ｃｕメッキ層１６、およびＮｉメッキ層１７の４層が円柱形にして形成された。そして、かかる４層からなる円柱体の全表面に対し、図１０の右側に示すように、電解メッキによってＡｕメッキ層ｍを被覆した。これにより、複数のパッド６を位置精度良く表面２に形成できた。
その結果、被検査電子部品の電極と接触するための複数のパッド６が表面２の搭載エリアａに形成され、かかるパット６および裏面側パッド１１を、前記ランド１０を介して確実に導通可能とされた前記図１に示す検査用配線基板１を得ることができた。

以上のような検査用配線基板１の製造方法によれば、前記上側の組のグリーンシートｇ１〜ｇ３には大きな割掛け率に従ってビアホールｈを形成し、前記下側の組のグリーンシートｇ４〜ｇ６には小さな割掛け率に従った位置にビアホールｈを形成し、且つ各ランド１０の直径ｄ１を、グリーンシートｇ３の裏面３に露出する各ビア導体ｖの直径ｄ２の２〜５倍にしている。このため、２つのビア導体ｖ，Ｖおよびパッド６の位置精度が向上すると共に、かかる２つのビア導体ｖ，Ｖは、焼成された前記ランド１０を介して確実に接続される。従って、第１積層体Ｃ１の表面２上に形成したパッド６上に搭載した被検査電子部品に通電したり、かかる電子部品の検査情報を、ランド１０やビア導体ｖ，Ｖなどを介して、裏面側パッド１１から正確に収集できる検査用配線基板１を確実に提供することができた。

図１１は、異なる形態の検査用配線基板１ａを示す垂直断面図である。
かかる検査用配線基板１ａは、図１１に示すように、前記検査用配線基板１と同様な第１積層体Ｃ１および第２積層体Ｃ２を一体に積層したものである。
検査用配線基板１ａが前記検査用配線基板１と相違する点は、第１積層体Ｃ１の裏面３と第２積層体Ｃ２の表面４との間に、前記同様に複数のランド１０が格子状に配置され、これらの間に信号用である細い線状の配線層９ａが同じ平面において配置されていることである。複数のランド１０の上下には、第１積層体Ｃ１側のビア導体ｖと第２積層体Ｃ２側の長いビア導体Ｖとが接続されている。各ランド１０の直径ｄ１は、上下の各ビア導体ｖ，Ｖの直径ｄ２の２〜５倍である。

前記検査用配線基板１ａは、前記検査用配線基板１と同様にして製造できるが、前記第２積層体Ｃ２の表面４には、信号用の配線層９ａとなる線状の導電性ペーストが形成される。この結果、グリーンシートｇ１〜ｇ３から形成される第１積層体Ｃ１とグリーンシートｇ４〜ｇ６から形成される第２積層体Ｃ２との焼成時における焼成収縮の差が、前記検査用配線基板１を製造する場合よりも若干大きくなる。このため、前記上側の組のグリーンシートｇ１〜ｇ３の割掛け率に対し、下側の組のグリーンシートｇ４〜ｇ６の割掛け率を、例えば、約０．００３程度小さくするか、あるいは、大きくして前記ビアホールｈを形成することが望ましい。尚、前記配線層９ａの導電性ペーストを、第１積層体Ｃ１の裏面３となるグリーンシートｇ３の裏面３に形成しても良い。
以上のような検査用配線基板１ａによっても、前記検査用配線基板１と同様な作用が得られ、且つ同様な効果を奏することが可能である。

本発明は、以上において説明した各形態に限定されるものではない。
例えば、前記第１積層体と第２積層体とを形成するためのセラミック層およびグリーンシートは、互いに同じ材料組成ないし成分組成のセラミック材料であれば良く、窒化アルミニウムやムライトなどの高温焼成セラミックや、ガラス−セラミック（例えば、アルミナ）などの低高温焼成セラミックとしても良い。
また、前記第１積層体の裏面と第２積層体の表面との間に形成される複数のランドは、平面視で千鳥状に配設した形態としても良い。
更に、上記ランドは、平面視でほぼ正方形や正多角形を呈する形態としても良く、これらの場合には、平面視で最短の距離が前記直径とされる。

本発明の一形態の電子部品検査用配線基板を示す垂直断面図。 上記検査用配線基板におけるランド付近を示す水平部分断面図。 上記ランド付近を示す部分拡大断面図。 上記検査用配線基板の一製造工程を示す概略図。 図４に続く製造工程を示す概略図。 図５に続く製造工程で得られたグリーンシート積層体を示す概略図。 図６に続く製造工程で得られたセラミック積層体を示す概略図。 図７に続く製造工程を示す概略図。 図８に続く製造工程を示す概略図。 図９に続く製造工程を示す概略図。 異なる形態の電子部品検査用配線基板を示す垂直断面図。

符号の説明

１，１ａ………電子部品検査用配線基板
２，４…………表面
３，５…………裏面
６………………パッド
７〜９，９ａ…配線層
１０……………ランド
Ｃ１……………第１積層体
Ｃ２……………第２積層体
ｓ１〜ｓ６……セラミック層
ｖ，Ｖ…………ビア導体
ｄ１，ｄ２……直径
ｇ１〜ｇ６……グリーンシート
ｈ………………ビアホール
ＧＳ……………グリーンシート積層体

Claims (2)

1. 複数のセラミック層からなり、表面に形成された複数のパッド、前記セラミック層間に形成された配線層、および上記パッドと配線層と裏面との間を接続する複数のビア導体を有する第１積層体と、
   上記セラミック層と同じ材料組成で且つ複数のセラミック層からなり、表面と裏面との間を貫通する複数のビア導体を有し、上記第１積層体の裏面側に積層された第２積層体と、を備え、
   上記第１積層体と第２積層体との間には、第１積層体の裏面に露出するビア導体と第２積層体の表面に露出するビア導体とを接続する複数のランド、およびかかるランドの周りに位置する配線層が、配置されており、
   上記ランドの直径は、上記２つのビア導体の直径の２〜５倍である、
   ことを特徴とする電子部品検査用配線基板。
2. 上下２組で且つ同じ材料組成のセラミックからなる複数ずつのグリーンシートに対し、上側の組の各グリーンシートには相対的に大きな割掛け率に従って、複数のビアホールを形成すると共に、下側の組の各グリーンシートには相対的に小さな割掛け率に従って、複数のビアホールを形成する工程と、
   上記ビアホールごとに金属粉末を含む導電性ペーストを充填してビア導体を形成する工程と、
   上記上側の組における複数のグリーンシートの表面および裏面の少なくとも一方に上記同様の導電性ペーストからなる配線層を形成する工程と、
   上記上側の組における最下層のグリーンシートの裏面と、下側の組における最上層のグリーンシートの表面との間において、前者の裏面と後者の表面とに露出するビア導体を、これらの直径よりも２倍以上大きなランドを介して接続するように、上下２組の各グリーンシートを積層して、グリーンシート積層体を形成する工程と、を含む、
   ことを特徴とする電子部品検査用配線基板の製造方法。

Images