JPH1131881A - セラミック多層基板 - Google Patents
セラミック多層基板Info
- Publication number
- JPH1131881A JPH1131881A JP20242097A JP20242097A JPH1131881A JP H1131881 A JPH1131881 A JP H1131881A JP 20242097 A JP20242097 A JP 20242097A JP 20242097 A JP20242097 A JP 20242097A JP H1131881 A JPH1131881 A JP H1131881A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- substrate
- dummy
- holes
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 セラミック基板の積層ずれを容易に摘出する
ことができるセラミック多層基板を提供する。 【解決手段】 セラミック多層基板７は，導体回路５を
設けた複数のセラミック基板１を積層してなる。セラミ
ック多層基板７の側面１１には，最上層のセラミック基
板１から最下層のセラミック基板１までに渡って，各セ
ラミック基板の相互の配置関係を示すための，導体回路
とは絶縁された１個又は複数個のダミースルーホール２
１が露出形成されている。ダミースルーホールは，各セ
ラミック基板におけるセラミック基板が切断されるべき
設計切断線上の同一位置に形成されている。
ことができるセラミック多層基板を提供する。 【解決手段】 セラミック多層基板７は，導体回路５を
設けた複数のセラミック基板１を積層してなる。セラミ
ック多層基板７の側面１１には，最上層のセラミック基
板１から最下層のセラミック基板１までに渡って，各セ
ラミック基板の相互の配置関係を示すための，導体回路
とは絶縁された１個又は複数個のダミースルーホール２
１が露出形成されている。ダミースルーホールは，各セ
ラミック基板におけるセラミック基板が切断されるべき
設計切断線上の同一位置に形成されている。
Description
【０００１】
【技術分野】本発明は，セラミック多層基板に関し，特
にセラミック基板の積層ずれの防止に関する。
にセラミック基板の積層ずれの防止に関する。
【０００２】
【従来技術】近年，電子部品の小型化の要求により，セ
ラミック基板の多層化及び表面実装化が進んできてい
る。セラミック基板を多層化したセラミック多層基板と
しては，例えば，従来，図６に示すごとく，導体回路９
５を形成した複数のセラミック基板９１を積層するとと
もに，各セラミック基板９１を貫通するビアホール９２
を設けたものがある。
ラミック基板の多層化及び表面実装化が進んできてい
る。セラミック基板を多層化したセラミック多層基板と
しては，例えば，従来，図６に示すごとく，導体回路９
５を形成した複数のセラミック基板９１を積層するとと
もに，各セラミック基板９１を貫通するビアホール９２
を設けたものがある。
【０００３】上記セラミック多層基板９を製造するにあ
たっては，図７に示すごとく，未焼成のセラミック基板
９１にビアホール９２を孔明けし，その内部に導体９３
を充填するとともに，その表面に導体回路９５を印刷形
成する。次いで，これらのセラミック基板９１を積層
し，圧着し，焼成して，セラミック多層基板９を得る。
たっては，図７に示すごとく，未焼成のセラミック基板
９１にビアホール９２を孔明けし，その内部に導体９３
を充填するとともに，その表面に導体回路９５を印刷形
成する。次いで，これらのセラミック基板９１を積層
し，圧着し，焼成して，セラミック多層基板９を得る。
【０００４】
【解決しようとする課題】しかしながら，上記従来のセ
ラミック多層基板においては，各セラミック基板９１の
積層ずれが発生することがあった。また，この積層ずれ
は，ビアホール９２の導通不良の原因となることが多
い。特に，高密度実装化へ対応すべくビアホールが小径
化する傾向にあり，ビアホール９２の導通不良が発生す
る確率が大きくなってきた。
ラミック多層基板においては，各セラミック基板９１の
積層ずれが発生することがあった。また，この積層ずれ
は，ビアホール９２の導通不良の原因となることが多
い。特に，高密度実装化へ対応すべくビアホールが小径
化する傾向にあり，ビアホール９２の導通不良が発生す
る確率が大きくなってきた。
【０００５】また，図８に示すごとく，積層した複数の
セラミック基板９１の中の上から第２層目のセラミック
基板９１のように，ビアホール９２内に導体９３を充填
せず空洞ホール９２９としたまま，セラミック基板９１
を積層する場合もある。この場合には，ビアホール９２
の導通不良となる。また，図６に示すごとく，ビアホー
ル９２は内部に埋め込まれるため，ビアホール９２同士
が接続しているか否かは，外観観察によっては全く知る
余地もない。
セラミック基板９１の中の上から第２層目のセラミック
基板９１のように，ビアホール９２内に導体９３を充填
せず空洞ホール９２９としたまま，セラミック基板９１
を積層する場合もある。この場合には，ビアホール９２
の導通不良となる。また，図６に示すごとく，ビアホー
ル９２は内部に埋め込まれるため，ビアホール９２同士
が接続しているか否かは，外観観察によっては全く知る
余地もない。
【０００６】このようにセラミック基板の積層ずれは，
ビアホールの導通不良等のセラミック多層基板の欠陥の
原因となるため，積層ずれの生じたセラミック多層基板
を発見し，不良品として撤去する必要がある。しかし，
上記従来のセラミック多層基板においては積層ずれが生
じたセラミック基板の摘出は困難であった。
ビアホールの導通不良等のセラミック多層基板の欠陥の
原因となるため，積層ずれの生じたセラミック多層基板
を発見し，不良品として撤去する必要がある。しかし，
上記従来のセラミック多層基板においては積層ずれが生
じたセラミック基板の摘出は困難であった。
【０００７】本発明はかかる従来の問題点に鑑み，セラ
ミック基板の積層ずれを容易に摘出することができるセ
ラミック多層基板及びその製造方法を提供しようとする
ものである。
ミック基板の積層ずれを容易に摘出することができるセ
ラミック多層基板及びその製造方法を提供しようとする
ものである。
【０００８】
【課題の解決手段】請求項１の発明は，導体回路を設け
た複数のセラミック基板を積層してなるセラミック多層
基板において，前記セラミック多層基板の側面には，最
上層のセラミック基板から最下層のセラミック基板まで
に渡って，各セラミック基板の相互の配置関係を示すた
めの，前記導体回路とは絶縁された１個又は複数個のダ
ミースルーホールが露出形成されているとともに，該ダ
ミースルーホールは，各セラミック基板における，セラ
ミック基板が切断されるべき設計切断線上の同一位置に
形成されていることを特徴とするセラミック多層基板で
ある。
た複数のセラミック基板を積層してなるセラミック多層
基板において，前記セラミック多層基板の側面には，最
上層のセラミック基板から最下層のセラミック基板まで
に渡って，各セラミック基板の相互の配置関係を示すた
めの，前記導体回路とは絶縁された１個又は複数個のダ
ミースルーホールが露出形成されているとともに，該ダ
ミースルーホールは，各セラミック基板における，セラ
ミック基板が切断されるべき設計切断線上の同一位置に
形成されていることを特徴とするセラミック多層基板で
ある。
【０００９】本発明の作用及び効果について説明する。
本発明においては，セラミック多層基板の側面に，各セ
ラミック基板の相互の配置関係を示すためのダミースル
ーホールが露出している。ダミースルーホールは，各セ
ラミック基板が切断されるべき設計切断線上の同一位置
に形成されている。そのため，ダミースルーホールの外
観を検査することによって，セラミック基板の位置ずれ
状態を，間接的に知ることができる。
本発明においては，セラミック多層基板の側面に，各セ
ラミック基板の相互の配置関係を示すためのダミースル
ーホールが露出している。ダミースルーホールは，各セ
ラミック基板が切断されるべき設計切断線上の同一位置
に形成されている。そのため，ダミースルーホールの外
観を検査することによって，セラミック基板の位置ずれ
状態を，間接的に知ることができる。
【００１０】具体的には，各セラミック基板が正確な位
置に積層された場合には，ダミースルーホールはセラミ
ック基板の積層方向に沿って同一位置に形成されて，最
上層から最下層のセラミック基板まで連続した直線状の
スルーホールを形成する。従って，目視等の外観検査に
よってダミースルーホールがこのような直線状のスルー
ホールを形成していると認められた場合には，セラミッ
ク基板の積層ずれはないと判断できる。
置に積層された場合には，ダミースルーホールはセラミ
ック基板の積層方向に沿って同一位置に形成されて，最
上層から最下層のセラミック基板まで連続した直線状の
スルーホールを形成する。従って，目視等の外観検査に
よってダミースルーホールがこのような直線状のスルー
ホールを形成していると認められた場合には，セラミッ
ク基板の積層ずれはないと判断できる。
【００１１】一方，各セラミック基板に積層ずれが生じ
た場合には，ダミースルーホールは各セラミック基板の
ずれによって階段状又はジグザク状に形成される。従っ
て，外観検査によってダミースルーホールが階段状又は
ジグザグ状に形成されていると認められた場合には，セ
ラミック基板の積層ずれが発生していると判断できる。
た場合には，ダミースルーホールは各セラミック基板の
ずれによって階段状又はジグザク状に形成される。従っ
て，外観検査によってダミースルーホールが階段状又は
ジグザグ状に形成されていると認められた場合には，セ
ラミック基板の積層ずれが発生していると判断できる。
【００１２】また，セラミック多層基板が，導体回路の
積層間の導通を行うためのビアホールを有する場合に
は，セラミック多層基板の側面に露出した導通用孔の外
観検査によって，ビアホールの位置ずれ発生の有無を間
接的に知ることができる。即ち，ダミースルーホールの
外観検査により，セラミック基板の積層ずれはないと判
断されたときは，ビアホールも正確な位置に配置されて
いると考えられる。一方，セラミック基板の積層ずれが
発生していると判断された場合には，ビアホールもダミ
ースルーホールと同様に階段状又はジグザグ状にずれて
配置されていると考えられる。
積層間の導通を行うためのビアホールを有する場合に
は，セラミック多層基板の側面に露出した導通用孔の外
観検査によって，ビアホールの位置ずれ発生の有無を間
接的に知ることができる。即ち，ダミースルーホールの
外観検査により，セラミック基板の積層ずれはないと判
断されたときは，ビアホールも正確な位置に配置されて
いると考えられる。一方，セラミック基板の積層ずれが
発生していると判断された場合には，ビアホールもダミ
ースルーホールと同様に階段状又はジグザグ状にずれて
配置されていると考えられる。
【００１３】また，ビアホール内への導体の供給と同じ
工程において，ダミースルーホール内へ導体の供給をす
ることにより，ビアホール内の導体の有無を知ることが
できる。即ち，外観検査によりダミースルーホール内に
導体が存在していると認められた場合は，該ダミースル
ーホールと同一層に形成したビアホール内にも正常に導
体が存在していると判断できる。一方，ダミースルーホ
ール内に導体が存在していないと認められた場合には，
該ダミースルーホールと同一層に形成したビアホール内
にも導体が存在していないと判断できる。
工程において，ダミースルーホール内へ導体の供給をす
ることにより，ビアホール内の導体の有無を知ることが
できる。即ち，外観検査によりダミースルーホール内に
導体が存在していると認められた場合は，該ダミースル
ーホールと同一層に形成したビアホール内にも正常に導
体が存在していると判断できる。一方，ダミースルーホ
ール内に導体が存在していないと認められた場合には，
該ダミースルーホールと同一層に形成したビアホール内
にも導体が存在していないと判断できる。
【００１４】
実施形態例１ 本発明の実施形態例にかかるセラミック多層基板につい
て，図１〜図３を用いて説明する。本例のセラミック多
層基板７は，図１に示すごとく，導体回路５を設けた複
数のセラミック基板１を積層してなるとともに，導体回
路５の積層間の導通を行うためのビアホール３を有す
る。
て，図１〜図３を用いて説明する。本例のセラミック多
層基板７は，図１に示すごとく，導体回路５を設けた複
数のセラミック基板１を積層してなるとともに，導体回
路５の積層間の導通を行うためのビアホール３を有す
る。
【００１５】図１，図３に示すごとく，セラミック多層
基板７の側面１１には，最上層のセラミック基板１から
最下層のセラミック基板１までに渡って，各セラミック
基板の相互の配置関係を示すためのダミースルーホール
２１が露出形成されているとともに，該ダミースルーホ
ール２１は，各セラミック基板１の切断されるべき設計
切断線１０１上の同一位置に形成されている。
基板７の側面１１には，最上層のセラミック基板１から
最下層のセラミック基板１までに渡って，各セラミック
基板の相互の配置関係を示すためのダミースルーホール
２１が露出形成されているとともに，該ダミースルーホ
ール２１は，各セラミック基板１の切断されるべき設計
切断線１０１上の同一位置に形成されている。
【００１６】ダミースルーホール２１は，四角形状のセ
ラミック基板１の４つの側面１１のいずれか１ケ所又は
複数ケ所に，１個又は複数個が設けられている。ダミー
スルーホール２１には，導体が充填された状態，あるい
はダミースルーホール２１の側壁に導体を付着させてい
る状態のどちらでもよいが，後者の方が切断加工の容易
性から好ましい。
ラミック基板１の４つの側面１１のいずれか１ケ所又は
複数ケ所に，１個又は複数個が設けられている。ダミー
スルーホール２１には，導体が充填された状態，あるい
はダミースルーホール２１の側壁に導体を付着させてい
る状態のどちらでもよいが，後者の方が切断加工の容易
性から好ましい。
【００１７】上記セラミック多層基板７の製造方法につ
いて説明する。まず，ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −
Ｂ2 Ｏ3 系ガラス粉末とアルミナ粉末に，バインダー可
塑剤及び溶剤を加えて混合し，スラリーとなす。これを
ドクターブレード法にて所望厚みのグリーンシートを得
る。次いで，パンチ法により，グリーンシートに，ビア
ホールを孔明けするとともに，積層後にセラミック基板
の設計切断線上の同一位置となる部分にダミースルーホ
ールを孔明けする。
いて説明する。まず，ＣａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −
Ｂ2 Ｏ3 系ガラス粉末とアルミナ粉末に，バインダー可
塑剤及び溶剤を加えて混合し，スラリーとなす。これを
ドクターブレード法にて所望厚みのグリーンシートを得
る。次いで，パンチ法により，グリーンシートに，ビア
ホールを孔明けするとともに，積層後にセラミック基板
の設計切断線上の同一位置となる部分にダミースルーホ
ールを孔明けする。
【００１８】次いで，Ａｇ系導体により，グリーンシー
トに導体回路を印刷形成するとともに，ビアホール及び
ダミースルーホールの内部にＡｇ系導体を印刷充填す
る。なお，ダミースルーホールには側壁のみにＡｇ系導
体を付着させてもよい。図３に示すごとく，導体回路５
及びダミースルーホール２１及びビアホール３を形成し
た上記グリーンシート１０を複数枚積層し，熱圧着し
て，セラミックグリーンシート多層基板１００を得る。
トに導体回路を印刷形成するとともに，ビアホール及び
ダミースルーホールの内部にＡｇ系導体を印刷充填す
る。なお，ダミースルーホールには側壁のみにＡｇ系導
体を付着させてもよい。図３に示すごとく，導体回路５
及びダミースルーホール２１及びビアホール３を形成し
た上記グリーンシート１０を複数枚積層し，熱圧着し
て，セラミックグリーンシート多層基板１００を得る。
【００１９】図３に示すごとく，セラミックグリーンシ
ート多層基板１００を設計切断線１０１に沿って切断線
溝を入れる。セラミックグリーンシート多層基板を，空
気中で９００℃，２０分間焼成して，ブランク状のセラ
ミック多層基板とする。焼成後必要に応じてめっき，抵
抗付等行った後，切断線溝からブレークし，個片化し，
複数のセラミック多層基板７を得るとともに，セラミッ
ク多層基板７の側面１１にダミースルーホール２１を露
出させる。
ート多層基板１００を設計切断線１０１に沿って切断線
溝を入れる。セラミックグリーンシート多層基板を，空
気中で９００℃，２０分間焼成して，ブランク状のセラ
ミック多層基板とする。焼成後必要に応じてめっき，抵
抗付等行った後，切断線溝からブレークし，個片化し，
複数のセラミック多層基板７を得るとともに，セラミッ
ク多層基板７の側面１１にダミースルーホール２１を露
出させる。
【００２０】図１，図２に示すごとく，セラミック多層
基板７の側面１１に露出したダミースルーホール２１を
外観検査して，各セラミック基板１の相互の配置関係及
びダミースルーホール２１内の導体の充填の有無を判定
する。
基板７の側面１１に露出したダミースルーホール２１を
外観検査して，各セラミック基板１の相互の配置関係及
びダミースルーホール２１内の導体の充填の有無を判定
する。
【００２１】具体的に説明すると，図１に示すごとく，
ダミースルーホール２１がセラミック多層基板７の最上
層から最下層のセラミック基板１まで連続した直線状の
スルーホールを形成していると認められた場合には，積
層したすべてのセラミック基板に位置ずれがないと考え
られる。また，図１に示すごとく，セラミック多層基板
７の最上層から最下層まで導体６が連続して充填されて
いると認められる場合には，全てのセラミック基板１の
ダミースルーホール２１及びビアホール３に導体が充填
されていると考えられる。なお，ダミースルーホール内
の導体充填の有無はダミースルーホールの露出面の色調
差から容易に判断できる。
ダミースルーホール２１がセラミック多層基板７の最上
層から最下層のセラミック基板１まで連続した直線状の
スルーホールを形成していると認められた場合には，積
層したすべてのセラミック基板に位置ずれがないと考え
られる。また，図１に示すごとく，セラミック多層基板
７の最上層から最下層まで導体６が連続して充填されて
いると認められる場合には，全てのセラミック基板１の
ダミースルーホール２１及びビアホール３に導体が充填
されていると考えられる。なお，ダミースルーホール内
の導体充填の有無はダミースルーホールの露出面の色調
差から容易に判断できる。
【００２２】このようにセラミック多層基板の上層から
下層まで連続した直線状のスルーホールが形成されいる
場合には，これを良品とし，製品化する。
下層まで連続した直線状のスルーホールが形成されいる
場合には，これを良品とし，製品化する。
【００２３】一方，図２に示すごとく，階段状又はジグ
ザグ状のダミースルーホール２１が形成された場合に
は，各セラミック基板に位置ずれが生じていると考えら
れる。また，図２に示すごとく，ダミースルーホールの
露出面の色調差を観察することにより，積層した複数枚
のセラミック基板１のいずれかのダミースルーホール２
１に，導体がないスルーホール部２９があることが発見
された場合には，不良品と判定して，廃棄する。不良品
として廃棄したセラミック多層基板７は，セラミック基
板の上下間の導通性がないものが多かった。
ザグ状のダミースルーホール２１が形成された場合に
は，各セラミック基板に位置ずれが生じていると考えら
れる。また，図２に示すごとく，ダミースルーホールの
露出面の色調差を観察することにより，積層した複数枚
のセラミック基板１のいずれかのダミースルーホール２
１に，導体がないスルーホール部２９があることが発見
された場合には，不良品と判定して，廃棄する。不良品
として廃棄したセラミック多層基板７は，セラミック基
板の上下間の導通性がないものが多かった。
【００２４】なお，本例においては，ダミースルーホー
ル２１は，セラミック基板１の側面１１の中央部に設け
たが，図４に示すごとく，コーナー部１２でもよい。そ
の数も限定されるものではない。また，図５に示すごと
く，ダミースルーホール２１は，セラミックグリーンシ
ート多層基板１００における切断除去されるべきダミー
基板部１０９の設計切断線１０１上に設けてもよい。ダ
ミースルーホール２１の数は，１個でもよくまた２個以
上でもよい。
ル２１は，セラミック基板１の側面１１の中央部に設け
たが，図４に示すごとく，コーナー部１２でもよい。そ
の数も限定されるものではない。また，図５に示すごと
く，ダミースルーホール２１は，セラミックグリーンシ
ート多層基板１００における切断除去されるべきダミー
基板部１０９の設計切断線１０１上に設けてもよい。ダ
ミースルーホール２１の数は，１個でもよくまた２個以
上でもよい。
【００２５】
【発明の効果】本発明によれば，セラミック基板の積層
ずれを容易に摘出することができるセラミック多層基板
を提供することができる。
ずれを容易に摘出することができるセラミック多層基板
を提供することができる。
【図１】実施形態例１における，良品と判定されるセラ
ミック多層基板の斜視図。
ミック多層基板の斜視図。
【図２】実施形態例１における，不良品と判定されるセ
ラミック多層基板の斜視図。
ラミック多層基板の斜視図。
【図３】実施形態例１における，複数のグリーンシート
を積層したセラミックグリーンシート多層基板の斜視
図。
を積層したセラミックグリーンシート多層基板の斜視
図。
【図４】本発明における，コーナー部にダミースルーホ
ールを設けたセラミック多層基板の斜視図。
ールを設けたセラミック多層基板の斜視図。
【図５】本発明における，ダミー基板部にダミースルー
ホールを設けたセラミックグリーンシート多層基板の斜
視図。
ホールを設けたセラミックグリーンシート多層基板の斜
視図。
【図６】従来例における，セラミック多層基板の斜視
図。
図。
【図７】従来例における，セラミック多層基板の製造方
法を示す説明図。
法を示す説明図。
【図８】従来例における，ビアホール内への導体充填忘
れが生じたセラミック多層基板の断面図。
れが生じたセラミック多層基板の断面図。
１．．．セラミック基板， １０．．．グリーンシート， １１．．．側面， １２．．．コーナー部， １００．．．セラミックグリーンシート多層基板， １０１．．．設計切断線， １０９．．．ダミー基板部， ２０．．．フィレット， ２１．．．ダミースルーホール， ２９．．．導体がないスルーホール部， ３．．．ビアホール， ５．．．導体回路， ６．．．導体， ７．．．セラミック多層基板，
Claims (1)
- 【請求項１】 導体回路を設けた複数のセラミック基板
を積層してなるセラミック多層基板において，前記セラ
ミック多層基板の側面には，最上層のセラミック基板か
ら最下層のセラミック基板までに渡って，各セラミック
基板の相互の配置関係を示すための，前記導体回路とは
絶縁された１個又は複数個のダミースルーホールが露出
形成されているとともに，該ダミースルーホールは，各
セラミック基板における，セラミック基板が切断される
べき設計切断線上の同一位置に形成されていることを特
徴とするセラミック多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20242097A JPH1131881A (ja) | 1997-07-11 | 1997-07-11 | セラミック多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20242097A JPH1131881A (ja) | 1997-07-11 | 1997-07-11 | セラミック多層基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1131881A true JPH1131881A (ja) | 1999-02-02 |
Family
ID=16457217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20242097A Pending JPH1131881A (ja) | 1997-07-11 | 1997-07-11 | セラミック多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1131881A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221193B1 (en) * | 1999-01-20 | 2001-04-24 | International Business Machines Corporation | Defect reduction method for screened greensheets and article produced therefrom |
| WO2001094273A1 (en) * | 2000-06-07 | 2001-12-13 | Tokuyama Corporation | Method for manufacturing aluminum nitride sintered body in which via hole is made |
| US7162794B2 (en) | 2000-03-03 | 2007-01-16 | Murata Manufacturing Co., Ltd. | Manufacturing method for multilayer ceramic elements |
| JP2009200205A (ja) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | 回路基板、回路基板の検査方法および回路基板の製造方法 |
| JP2009239165A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法および多層配線基板 |
| CN114760749A (zh) * | 2021-01-12 | 2022-07-15 | 北大方正集团有限公司 | 封装电路板及电路板封装方法 |
-
1997
- 1997-07-11 JP JP20242097A patent/JPH1131881A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6221193B1 (en) * | 1999-01-20 | 2001-04-24 | International Business Machines Corporation | Defect reduction method for screened greensheets and article produced therefrom |
| US7162794B2 (en) | 2000-03-03 | 2007-01-16 | Murata Manufacturing Co., Ltd. | Manufacturing method for multilayer ceramic elements |
| WO2001094273A1 (en) * | 2000-06-07 | 2001-12-13 | Tokuyama Corporation | Method for manufacturing aluminum nitride sintered body in which via hole is made |
| GB2368851A (en) * | 2000-06-07 | 2002-05-15 | Tokuyama Corp | Method for manufacturing aluminium nitride sintered body in which via hole is made |
| GB2368851B (en) * | 2000-06-07 | 2003-12-10 | Tokuyama Corp | Process for producing sintered aluminium nitride furnished with via holes |
| US6733822B2 (en) | 2000-06-07 | 2004-05-11 | Tokuyama Corporation | Process for producing sintered aluminum nitride furnished with via hole |
| JP2009200205A (ja) * | 2008-02-21 | 2009-09-03 | Panasonic Corp | 回路基板、回路基板の検査方法および回路基板の製造方法 |
| JP2009239165A (ja) * | 2008-03-28 | 2009-10-15 | Ngk Spark Plug Co Ltd | 多層配線基板の製造方法および多層配線基板 |
| CN114760749A (zh) * | 2021-01-12 | 2022-07-15 | 北大方正集团有限公司 | 封装电路板及电路板封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7875810B2 (en) | Electronic component-inspection wiring board and method of manufacturing the same | |
| JP4897961B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
| KR100489820B1 (ko) | 세라믹 다층기판 및 그 제조방법 | |
| JP2003246680A (ja) | 多層セラミック基板の製造方法 | |
| JPH1131881A (ja) | セラミック多層基板 | |
| JP2005322743A (ja) | 積層コイル部品の製造方法 | |
| JP2010073961A (ja) | 積層型電子部品及びその製造方法 | |
| JP2002299818A (ja) | 多層回路基板 | |
| JP3076215B2 (ja) | セラミック多層基板及びその製造方法 | |
| JP4285125B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP2012089818A (ja) | 積層型セラミック電子部品の製造方法 | |
| KR102095221B1 (ko) | 반도체 소자 테스트용 다층 세라믹 기판과 그 제조 방법 | |
| JP2005311156A (ja) | コンデンサを内蔵したセラミック多層基板 | |
| JP2005166764A (ja) | 多層プリント配線板および多層プリント配線板の製造方法 | |
| JP2008159726A (ja) | 多層配線基板 | |
| JP2000049038A (ja) | 積層セラミックコンデンサ | |
| JP2001068823A (ja) | 多数個取り基板及び回路基板 | |
| JPH0365676B2 (ja) | ||
| JPH11340628A (ja) | セラミック回路基板の製造方法 | |
| JP4774063B2 (ja) | 電子部品検査用配線基板およびその製造方法 | |
| JP2009239165A (ja) | 多層配線基板の製造方法および多層配線基板 | |
| JP4309882B2 (ja) | 多数個取り用配線基板 | |
| JPH0590754A (ja) | 多層回路基板の製造方法 | |
| JPH10112587A (ja) | セラミック多層基板の製造方法 | |
| JP2001339160A (ja) | セラミック多層配線基板の製造方法 |