JP6030291B2 - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP6030291B2 JP6030291B2 JP2011172261A JP2011172261A JP6030291B2 JP 6030291 B2 JP6030291 B2 JP 6030291B2 JP 2011172261 A JP2011172261 A JP 2011172261A JP 2011172261 A JP2011172261 A JP 2011172261A JP 6030291 B2 JP6030291 B2 JP 6030291B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode pads
- dut
- surface electrode
- specific
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
内部配線層及び層間接続体を有する基板本体と、
前記基板本体の少なくとも主面上において複数のDUT部が画定されるとともに、各DUT部内に格子状または千鳥状に配設された複数の表面電極パッドと、
前記基板本体内に配設され、前記複数の表面電極パッドと前記層間接続体を介して電気的に接続された複数の内部電極パッドと、
前記基板本体の裏面上に配設され、前記複数の表面電極パッドと前記層間接続体と前記内部電極パッドとを介して電気的に接続された複数の裏面電極パッドとを備え、
各DUT部内に配設された前記複数の表面電極パッドは、同一種の信号が付加される複数の特定表面電極パッドを含み、
前記内部配線層は、隣接するDUT部間における前記特定表面電極パッド間を電気的に接続する特定内部配線層を含み、
前記内部電極パッドは前記特定表面電極パッドとビアを介して接続される特定内部電極パッドを含み、
各DUT部を構成する前記複数の表面電極パッドそれぞれのピッチは、前記特定内部配線層の幅、前記特定内部電極パッドの径、並びに前記特定内部電極パッド及び前記特定内部配線層間の間隔の2倍で画定される、
配線基板の製造方法であって、
特定内部配線層の層数をA、各DUT部内に配設された前記複数の表面電極パッドの総列数をN、及び各DUT部内に配設すべき前記特定表面電極パッドの数をB(Bは0を含まない整数)とした場合において、前記特定表面電極パッドの数Bは、各DUT部内および各DUT部内のX列目までにおいて、
B<(X+1)×A
(Xは、1からNまでの自然数であって、DUT部内での列の順を表す)
なる関係式を満足し、Aが最も小さくなるようにDUT部内の各列における特定表面電極パッドの配置を決定する工程を含むことを特徴とする、配線基板の製造方法に関する。
B<(X+1)×A
(Xは、1からNまでの自然数)
なる関係式を満足し、Aが最も小さくなるように各DUT部20内における特定表面電極パッド26の配置を決定する。
11 基板本体
20 DUT部
21,22,23 電極パッド
26 特定電極パッド
31,32,33,34,36 裏面電極パッド
41,42,43,44,45,46,52 内部配線層
51 特定内部配線層
61,62,63,64,65,66,67,68,71、72,73 ビア
81,82,83,81’,82’,83’ 内部電極パッド
86,86’ 特定内部電極パッド
Claims (2)
- 内部配線層及び層間接続体を有する基板本体と、
前記基板本体の少なくとも主面上において複数のDUT部が画定されるとともに、各DUT部内に格子状または千鳥状に配設された複数の表面電極パッドと、
前記基板本体内に配設され、前記複数の表面電極パッドと前記層間接続体を介して電気的に接続された複数の内部電極パッドと、
前記基板本体の裏面上に配設され、前記複数の表面電極パッドと前記層間接続体と前記内部電極パッドとを介して電気的に接続された複数の裏面電極パッドとを備え、
各DUT部内に配設された前記複数の表面電極パッドは、同一種の信号が付加される複数の特定表面電極パッドを含み、
前記内部配線層は、隣接するDUT部間における前記特定表面電極パッド間を電気的に接続する特定内部配線層を含み、
前記内部電極パッドは前記特定表面電極パッドとビアを介して接続される特定内部電極パッドを含み、
各DUT部を構成する前記複数の表面電極パッドそれぞれのピッチは、前記特定内部配線層の幅、前記特定内部電極パッドの径、並びに前記特定内部電極パッド及び前記特定内部配線層間の間隔の2倍で画定される、
配線基板の製造方法であって、
特定内部配線層の層数をA、各DUT部内に配設された前記複数の表面電極パッドの総列数をN、及び各DUT部内に配設すべき前記特定表面電極パッドの数をB(Bは0を含まない整数)とした場合において、前記特定表面電極パッドの数Bは、各DUT部内および各DUT部内のX列目までにおいて、
B<(X+1)×A
(Xは、1からNまでの自然数であって、DUT部内での列の順を表す)
なる関係式を満足し、Aが最も小さくなるようにDUT部内の各列における特定表面電極パッドの配置を決定する工程を含むことを特徴とする、配線基板の製造方法。 - 前記配線基板は、セラミック多層配線基板であることを特徴とする、請求項1に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011172261A JP6030291B2 (ja) | 2011-08-05 | 2011-08-05 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011172261A JP6030291B2 (ja) | 2011-08-05 | 2011-08-05 | 配線基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013036819A JP2013036819A (ja) | 2013-02-21 |
JP6030291B2 true JP6030291B2 (ja) | 2016-11-24 |
Family
ID=47886567
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011172261A Active JP6030291B2 (ja) | 2011-08-05 | 2011-08-05 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6030291B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3872713B2 (ja) * | 2002-04-19 | 2007-01-24 | 日本特殊陶業株式会社 | 多層配線基板 |
JP4897961B2 (ja) * | 2006-12-08 | 2012-03-14 | 日本特殊陶業株式会社 | 電子部品検査用配線基板およびその製造方法 |
US20090004891A1 (en) * | 2007-06-30 | 2009-01-01 | James Grealish | Test access for high density interconnect boards |
-
2011
- 2011-08-05 JP JP2011172261A patent/JP6030291B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013036819A (ja) | 2013-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9646954B2 (en) | Integrated circuit with test circuit | |
JP2008258258A (ja) | 半導体装置 | |
JP2013238578A (ja) | プローブカード用空間変換器及びその製造方法 | |
US20110063066A1 (en) | Space transformer for probe card and method of repairing space transformer | |
JP2014122882A (ja) | 予備空間変換器及びこれを用いて製造された空間変換器、並びに前記空間変換器を備える半導体素子検査装置 | |
KR101431915B1 (ko) | 예비 공간 변환기 및 이를 이용하여 제조된 공간 변환기, 그리고 상기 공간 변환기를 구비하는 반도체 소자 검사 장치 | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
JP4542587B2 (ja) | 電子部品検査装置用配線基板 | |
JP5529611B2 (ja) | 半導体装置及び抵抗測定方法 | |
US20040012405A1 (en) | Probe card with full wafer contact configuration | |
JP5774332B2 (ja) | プローブカード用セラミック基板及びその製造方法 | |
KR101043468B1 (ko) | 프로브 기판 및 이를 구비하는 프로브 카드 | |
JP6030291B2 (ja) | 配線基板の製造方法 | |
US9069015B2 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding probe head | |
US20030234660A1 (en) | Direct landing technology for wafer probe | |
JP2000162239A (ja) | 垂直型プローブカード | |
TWI721424B (zh) | 空間轉換器、探針卡及其製造方法 | |
US9535108B2 (en) | Inspection apparatus and inspection method | |
TWI754537B (zh) | 空間轉換器、探針卡及其製造方法 | |
KR101467381B1 (ko) | 반도체 검사장치 | |
JP2010139479A (ja) | プローブカード | |
EP2872906B1 (en) | Interface board of a testing head for a test equipment of electronic devices and corresponding testing head | |
CN109273374B (zh) | 用于制程限制良率测试的方法及结构 | |
JP2013038271A (ja) | 半導体装置および半導体装置の製造方法 | |
JP5012530B2 (ja) | 半導体装置及び半導体基板、並びにモニタ装置の検査方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140605 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150210 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160808 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161020 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6030291 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |