JP5012530B2 - 半導体装置及び半導体基板、並びにモニタ装置の検査方法 - Google Patents
半導体装置及び半導体基板、並びにモニタ装置の検査方法 Download PDFInfo
- Publication number
- JP5012530B2 JP5012530B2 JP2008010924A JP2008010924A JP5012530B2 JP 5012530 B2 JP5012530 B2 JP 5012530B2 JP 2008010924 A JP2008010924 A JP 2008010924A JP 2008010924 A JP2008010924 A JP 2008010924A JP 5012530 B2 JP5012530 B2 JP 5012530B2
- Authority
- JP
- Japan
- Prior art keywords
- pads
- wiring
- pad
- monitor device
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
電気的検査を行う際には、プローブカードのプローブ針をモニタ装置に設けられた試験用のパッドに接触させ、プローブカードを介してモニタ装置と測定機器とを接続させて素子の電気的特性を検査する。
この点、特許文献1には、プローブ針に工夫を凝らし、パッド面への接触時にプローブ針の根元方向へオーバードライブし、プローブ針と回路パターンとの接触を回避する構成が開示されている。ところがこの場合、回路パターンのショートを防止するために、プローブカードにおけるプローブ針の形状を変更するという精緻な手間を要する。
また、特許文献2には、半導体基板に形成された半導体チップの電気的特性を検査する際に、プローブ針の摺動方向を避けて配線を形成する構成が開示されている。ところがこの技術は、上記のモニタ装置の検査とは異なり、飽くまで半導体基板に形成された半導体チップの検査を対象としており、配線のレイアウトには比較的余裕があるため、その形成部位の選択の余地は広い。従って、上記のモニタ装置の場合と異なり、プローブ針の摺動方向を避けて配線を適宜形成することは容易である。
図12に示すモニタ装置100の改良態様としては、例えば以下のものが考えられる。
先ず、改良態様1を図1に示す。この改良態様1のモニタ装置200では、一対の配線113,114を平行に配置し、配線113の右側に隣接するように複数のパッド111を並べて配置し、配線114の左側に隣接するように複数のパッド112を並べて配置する。このとき、隣接するパッド111間にパッド112が位置するように、パッド111,112を交互に配置する。
(発明例1)
本発明によるモニタ装置及びこれを用いた電気的検査の一例を、発明例1として図3に示す。
発明例1では、モニタ装置10は、例えば半導体基板におけるスクライブ領域に設けられるものであり、一列に順次配置された複数のパッド1と、隣接するパッド1間の領域に配置された複数の素子3と、パッド1と素子3とを接続し、各パッド1を左右交互に迂回しながら一列方向に蛇行状に延在する、少なくとも1本の配線2(ここでは、説明の便宜上、配線2として1本のみ図示する。)とを備えて構成される。
発明例1では、モニタ装置10の素子3の電気的特性の検査時において、プローブ針11,12を、各パッド1のそれぞれ左右方向のうちで配線2の存する側から、各パッド1に交互にプローブ針11,12を接触させる。この構成を採ることにより、パッド1面におけるプローブ針11,12のオーバードライブによる摺動方向A,Bには配線2が存しないため、オーバードライブによってプローブ針11,12の針跡11a,12aがパッド1から一部はみ出たとしても、プローブ針11,12の配線2とのショートは発生しない。
本発明によるモニタ装置及びこれを用いた電気的検査の一例を、発明例2として図4に示す。
発明例2では、モニタ装置20は、発明例1のモニタ装置10の構成を踏襲するが、パッド1に代わって拡張パッド4が配置される。
即ち、モニタ装置20は、例えば半導体基板におけるスクライブ領域に設けられるものであり、一列に順次配置された複数の拡張パッド4と、隣接する拡張パッド4間の領域に配置された複数の素子3と、拡張パッド4と素子3とを接続し、各拡張パッド4を左右交互に迂回しながら一列方向に蛇行状に延在する、少なくとも1本の配線2(ここでは、説明の便宜上、配線2として1本のみ図示する。)とを備えて構成される。
発明例1,2のモニタ装置10,20の幅は、図3及び図4において蛇行する配線2の水平部分の幅で規定される。発明例1のモニタ装置10では、パッド1の幅に未だ余裕がある。発明例2では、この余裕部分を有効に活用し、例えば配線2の水平部分の幅を限度として、パッド幅を増加させた拡張パッド4を設ける。
以下、上述した本発明の基本骨子を踏まえ、本発明を適用した好適な実施形態について、図面を参照しながら詳細に説明する。
この半導体基板は、表面に複数の半導体チップ32が行列状に形成されており、隣接する半導体チップ32間の領域であるスクライブ領域33に、モニタ装置30が形成されている。
図6(a)に示す2端子素子型のモニタ装置30は、一列に順次配置された複数のパッド41と、隣接するパッド41間の領域に配置された複数の素子43と、パッド41と素子43とを接続し、各パッド41を左右交互に迂回しながら一列方向に蛇行状に延在する1本の配線42とを備えて構成される。
形成工程ごとの概略平面を図7(2端子素子型)及び図8(4端子素子型)にそれぞれ示す。また、断面図として2端子素子型を例にとり、図6(a)の破線I−I'に沿った概略断面を図9に示す。図9には、素子43より上方の構成のみを示し、半導体基板及び素子の記載を省略する。また図9では、各層を埋め込む各層間絶縁膜を総括して「層間絶縁膜51」と記す。
モニタ装置30は、シリコン基板等の半導体基板上に、複数の半導体チップと共に、半導体チップの各パターンの工程を適宜利用して、当該工程で半導体チップの各パターンと同時に順次形成される。
シングルダマシン法では、層間絶縁膜51に配線溝及び開口等を形成し、当該配線溝及び開口等を埋め込むようにCu又はその合金をメッキ法により埋め込み形成する。そして、その表面を例えば化学機械研磨(CMP)により平坦化し、配線溝及び開口等をCu又はその合金で充填してなるCu層を形成する。
デュアルダマシン法では、層間絶縁膜51に配線溝及び開口等と、これらと一体となるビア孔とを同時形成し、当該配線溝及び開口等とビア孔とを埋め込むようにCu又はその合金をメッキ法により埋め込み形成する。そして、その表面を例えば化学機械研磨(CMP)により平坦化し、配線溝及び開口等とビア孔とCu又はその合金で充填してなるCu層を形成する。
詳細には、層間絶縁膜51にCu8層の表面の一部を露出させるビア孔(不図示)を形成し、このビア孔の内壁面を覆うようにTiやTiNを堆積し、グルー膜(不図示)を形成する。そして、ビア孔をグルー膜を介して埋め込むように、CVD法等により導電物、ここではタングステン(W)を堆積する。その後、Wその表面を例えばCMPにより平坦化し、ビア孔をWで充填してなるWプラグ52が形成される。
詳細には、Wプラグ52の上面が露出する層間絶縁膜51上に、アルミニウム又はその合金をスパッタ法等により堆積し、Al膜(不図示)を形成する。そして、このAl膜をリソグラフィー及びドライエッチングにより加工する。これにより、層間絶縁膜51上でWプラグ52と適宜接続されてなるパッド41及び配線42が形成される。
図10(a)は、この検査で用いる検査装置(プロービング装置)の概略構成を示す模式図である。
電気的検査の対象は、複数の半導体チップと共にモニタ装置30が形成されてなる半導体基板31である。この電気的検査に用いられるプローブカード63は、矩形状のベースに複数のプローブホルダ64が設けられて構成されている。プローブホルダ64には、モニタ装置30のパッド41に対応して当該パッド41に接触する複数のプローブ針11,12が設けられている。詳細には、図10(b)に拡大して示すように、プローブホルダ64にはモニタ装置30の各パッド41に対応した複数のプローブ針11が図中右側から、プローブ針12が図中左側からそれぞれが設けられている。
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第1の方向に蛇行状に延在する、第1の配線と
を含むことを特徴とする半導体装置。
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第1の方向に蛇行状に延在する、第1の配線と
を含むモニタ装置が設けられてなることを特徴とする半導体基板。
前記半導体チップ間のスクライブ領域に前記モニタ装置が配置されていることを特徴とする付記4に記載の半導体基板。
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第1の方向に蛇行状に延在する、第1の配線と
を含むモニタ装置に対して、
前記複数のパッドのそれぞれ左右方向のうちで前記第1の配線の存する側から、前記複数のパッドに交互に複数のプローブ針を接触させ、前記複数のプローブ針を介して前記複数の素子の電気的特性を検査することを特徴とするモニタ装置の検査方法。
2,42,44〜47,102,113,114 配線
3,43,105 素子
4 拡張パッド
10,20,30,100,200 モニタ装置
11,12,103,104 プローブ針
11a,12a,103a,104a 針跡
31 半導体基板
32 半導体チップ
33 スクライブ領域
51 層間絶縁膜
52 Wプラグ
61 ウェーハステージ
62 検査部
63 プローブカード
64 プローブホルダ
Claims (5)
- 第1の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第1の方向に蛇行状に延在する、第1の配線と
を含むことを特徴とする半導体装置。 - 前記パッド及び前記素子を接続する第2の配線と、前記第1の配線と前記素子とを接続する第3の配線を更に含むことを特徴とする請求項1に記載の半導体装置。
- 前記複数のパッドは、それぞれ左右方向のうちで前記第1の配線の存しない方向に拡張されていることを特徴とする請求項1又は2に記載の半導体装置。
- 第1の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第1の方向に蛇行状に延在する、第1の配線と
を含むモニタ装置が設けられてなることを特徴とする半導体基板。 - 第1の方向に順次配置された複数のパッドと、
隣接する前記パッド間の領域に配置された複数の素子と、
前記複数のパッドを左右交互に迂回しながら前記第1の方向に蛇行状に延在する、第1の配線と
を含むモニタ装置に対して、
前記複数のパッドのそれぞれ左右方向のうちで前記第1の配線の存する側から、前記複数のパッドに交互に複数のプローブ針を接触させ、前記複数のプローブ針を介して前記複数の素子の電気的特性を検査することを特徴とするモニタ装置の検査方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010924A JP5012530B2 (ja) | 2008-01-21 | 2008-01-21 | 半導体装置及び半導体基板、並びにモニタ装置の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008010924A JP5012530B2 (ja) | 2008-01-21 | 2008-01-21 | 半導体装置及び半導体基板、並びにモニタ装置の検査方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009176778A JP2009176778A (ja) | 2009-08-06 |
JP5012530B2 true JP5012530B2 (ja) | 2012-08-29 |
Family
ID=41031608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008010924A Active JP5012530B2 (ja) | 2008-01-21 | 2008-01-21 | 半導体装置及び半導体基板、並びにモニタ装置の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5012530B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01231338A (ja) * | 1988-03-11 | 1989-09-14 | Hitachi Ltd | 半導体装置 |
JP2500131B2 (ja) * | 1993-10-13 | 1996-05-29 | 沖電気工業株式会社 | ウエハの試験方法 |
US5554940A (en) * | 1994-07-05 | 1996-09-10 | Motorola, Inc. | Bumped semiconductor device and method for probing the same |
JP2003050263A (ja) * | 2001-08-08 | 2003-02-21 | Mitsubishi Electric Corp | 半導体装置およびteg配置方法 |
-
2008
- 2008-01-21 JP JP2008010924A patent/JP5012530B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009176778A (ja) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI601222B (zh) | 具有監控鏈與測試導線之積體電路測試結構 | |
JP5012908B2 (ja) | 半導体装置及びその製造方法 | |
CN101192595A (zh) | 多级互连的可靠性测试结构 | |
US9875964B2 (en) | Semiconductor device components and methods | |
JP2718380B2 (ja) | 半導体装置の電気特性検査パターン及び検査方法 | |
KR100414223B1 (ko) | 집적 회로 배선의 절연 신뢰성 검사 장치 | |
JP2011216540A (ja) | 半導体装置及び抵抗測定方法 | |
CN106158687B (zh) | 贯孔漏电与击穿测试 | |
JP5012530B2 (ja) | 半導体装置及び半導体基板、並びにモニタ装置の検査方法 | |
JP4746609B2 (ja) | 半導体装置及びその製造方法 | |
US8598704B2 (en) | Semiconductor device | |
KR20100013935A (ko) | 반도체 소자의 테스트 패턴 | |
WO2023240596A1 (zh) | 半导体测试结构及其测试方法 | |
JP2005303089A (ja) | 半導体装置 | |
WO2024135182A1 (ja) | 接続装置 | |
JP3779288B2 (ja) | 半導体装置 | |
JP2011040669A (ja) | 半導体装置 | |
JP5389073B2 (ja) | 半導体装置 | |
JP2013038271A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2011216527A (ja) | 半導体装置および半導体装置の検査方法 | |
TW202430886A (zh) | 連接裝置 | |
JP6030291B2 (ja) | 配線基板の製造方法 | |
CN115910822A (zh) | 一种金属连线电性测试结构 | |
CN116207077A (zh) | 集成电路测试结构、其形成方法及其测试方法 | |
JP2015190977A (ja) | プローブカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101001 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120220 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120521 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5012530 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |