KR100414223B1 - 집적 회로 배선의 절연 신뢰성 검사 장치 - Google Patents

Abstract

집적 회로 배선의 절연 신뢰성 검사 장치가 개시된다. 이 장치는 통상의 컴브 패턴에서 축에서 분기된 가지 패턴 각각의 단부에서 수직하게 형성되어 한 층간 절연막을 관통하는 컴브 비아들을 가진다. 컴브 비아 주위에는 서펜타인 패턴에서 축 방향과 평행하게 달리는 축 평행부 혹은 연결부와 가지 패턴과 평행한 가지 평행부를 서로 다른 층위 형성한 상태에서 이들을 연결하는 비아가 형성된다. 컴브 패턴과 서펜타인 패턴 각각에 일정 전위를 인가하여 두 패턴 사이에 전위차를 발생시킬 수 있는 전위 인가 수단도 본 발명 장치에 구비된다. 따라서 세 비아가 나란히 형성되는 전계 취약부가 다수 형성되면서 각 취약부에서 양 끝의 비아와 중앙 비아 사이에 전계가 집중되는데 따른 누전, 단락의 문제를 부각시켜 드러낼 수 있다.

Description

집적 회로 배선의 절연 신뢰성 검사 장치{APPARATUS FOR TESTING RELIABILITY OF METAL LINE IN INTEGRATED CIRCUIT}

본 발명은 집적 회로 배선의 검사 장치에 관한 것으로, 보다 상세하게는, 고집적 비아를 가지는 집적 회로 배선의 절연 신뢰성 검사에 적합한 검사 장치에 관한 것이다.

반도체 장치의 소자 고집적화 경향에 따라 소자 고집적화의 방법으로 소자 및 배선의 형성 크기가 줄어들고 있다. 동시에 소자 고집적화의 한 방법으로 반도체 장치의 구조 입체화가 이루어지고 있다. 반도체 장치에서 구조의 입체화의 한 예로 소자를 연결하는 배선을 다층으로 형성한 다층 배선을 들 수 있다.

다층 배선에 관해 부연하면, 고집적 반도체 장치에서와 같이 매우 좁은 영역에 많은 반도체 소자를 형성하고, 이들을 연결하여 회로를 구성하는 것은 매우 어려운 일이다. 우선, 동일한 층 내에서의 매우 조밀하고 복잡한 배선이 이루어진다. 그러나 배선이 복잡해지면 동일한 층 내에서 모든 회로를 구성하는 것이 거의 불가능해 진다. 이런 난점을 타개하고 배선의 효율을 높이기 위해 하층 배선을 일단 형성한 뒤 층간 절연막을 형성하고 상층 배선을 형성한다. 이때, 층간 절연막에 미리 콘택 홀이 설치되고, 콘택 홀을 채우는 도전체 플러그에 의해 상층 배선과 하층 배선이 결합되어 통일된 회로 장치를 이루게 된다. 회로가 복잡해질수록 배선 층수는 계속 증가할 수 있다.

일정 디자인 룰에 의해 회로가 설계되면 배선의 신뢰성을 미리 검증하기 위해 회로에서 패턴 사이의 간격이 좁고, 패턴 사이의 전위차가 크며, 형태 적으로전계 변화가 집중되는 부분, 즉, 취약 부분을 인위적으로 형성하고 그 부분에 인가될 수 있는 최대의 전압 혹은 전류를 가하는 검사를 하게 된다. 이때, 검사의 효율을 높이기 위해 설계된 회로의 최소 선폭 부분을 다수의 반복 패턴으로 형성하고 반복 패턴 내의 대향된 패턴 각각에 일정 전압을 가할 수 있도록 검사 장치를 만들어 사용한다. 패턴은 실제 형태와 동일하지 않고 단순화된 정형적인 패턴으로 이루어질 수 있다. 절연 신뢰성 조사의 중요한 방법으로, 표준 컴브-컴브(standard comb-comb) 패턴 또는 컴브-설펜타인 패턴을 이용한 방법을 들 수 있다.

그런데, 이런 방법은 동일층의 배선들 사이에서 상호 절연의 신뢰성을 평가하는 데 사용된다. 즉, 집적회로의 초기 단계에서 통상, 다른 층 사이를 연결하는 콘택이나 비아는 동일 층 상에 형성되는 배선 밀도에 비해 형성 밀도는 낮다. 또한, 비아나 콘택이 필요한 경우, 문제가 되지 않는 지점을 선택하여 콘택이나 비아를 형성하는 것이 가능하다. 따라서, 기존의 검사용 회로 장치는 층간을 연결하는 비아나 콘택의 문제보다는 동일 층 내의 좁아지는 배선 사이의 문제를 발견하기 위한 것이다.

도1은 기존의 검사용 회로 장치의 전형적인 예로서 컴브-서펜타인 패턴 검사 장치를 개념적으로 나타낸다.

도1을 참조하면, 하나의 컴브 패턴(10,20)은 하나의 축 패턴과 이 축 패턴에서 동일 층 상에서 수직한 일 방향으로 형성되는 복수 개의 가지 패턴을 구비한다. 가지 패턴들은 서로 평행하게 형성되며 반복 패턴이므로 축에서 연장된 형성 길이는 통상 동일하다. 검사 장치 내에서 2개의 컴브 패턴(10,20)은 한 컴브 패턴(10혹은 20)의 가지 패턴들이 다른 컴브 패턴(20 혹은 10)의 가지 패턴들 사이사이에 엇갈려 끼워져 있다. 그리고 2 개의 컴브 패턴 사이에는 하나로 길게 형성되는 서펜타인 패턴(30)이 존재한다. 서펜타인 패턴(30)은 2개의 컴브 패턴(10,20)의 서로 엇갈리게 끼워진 가지 패턴 사이를 수직으로 절곡되면서 통과하고 있다. 따라서, 하나의 가지 패턴 단부와 이를 감싸듯이 주위를 두 번 절곡되면서 지나는 서펜타인 부분 인근에서 최대 전계 부분(40)이 형성된다. 각 가지 패턴 단부마다 이런 최대 전계 부분(40)이 형성되므로 최대 전계 부분(40)은 다수개 형성되고, 이들 다수 부분 모두에서 누전이나 단락이 이루어지지 않을 때 반도체 장치의 설계는 안정성, 신뢰성을 가진다고 볼 수 있다.

한편, 배선층과 배선층 사이의 누전 혹은 단락의 문제점을 위한 검사 장치로 도2와 같이 하나의 층간 절연막(70)을 사이에 두고 두 개의 도전막(50,70)을 형성하고, 각 도전막에 연결된 전극(80)을 통해 전위차를 인가하는 형태를 예시할 수 있다. 그러나, 이런 형태는 지나치게 단순화된 것이므로 반도체 장치의 다층 배선에 따른 비아나 콘택과 관련된 실질적인 문제 발견에 어려움이 있다. 따라서, 비아나 콘택의 수가 적은 비교적 단순한 반도체 장치 내에서 비아나 콘택이 실질적으로 문제될 경우에는 시행착오에 의한 경험적 방법에 의해 문제 부분을 감지하게 된다.

그러나, 소자 고집적화가 극도로 진행되고 배선 다층화가 진행되면서 비아나 콘택의 형성 밀도가 높아진다. 그리고, 비아와 비아 사이에도 누전과 단락이 이루어질 개연성이 높아진다. 한편, 고집적화된 반도체 장치에서는 미세하고 사소한 차이에 의해서도 큰 차이가 유발될 수 있다. 가령, 비아 홀을 형성하고, 홀에 도전물질을 채워넣는 방법이 다를 경우, 도전 물질이 다를 경우, 형성된 비아는 누전이나 단락에 대한 다른 특성을 가질 수 있다.

좀 더 구체적인 예로서, 집적화된 반도체 장치에서 배선 저항이나 콘택 저항을 줄이기 위해 구리 금속을 회로 배선과 비아에 사용한다. 구리는 거친 표면 혹은 거친 표면 산화막을 형성하는 경향을 가지므로 같은 배선 간격을 가진 다른 배선 금속에 비해 거친 표면에 의해 실질적인 배선 간격이 좁하지는 결과를 가질 수 있고, 불량의 가능성이 커질 수 있다.

또한, 구리 배선을 사용하는 경우, 패터닝의 어려움으로 인하여 듀얼 다마신 공정을 사용하게 된다. 이때, 형성될 비아 홀의 가로세로비가 커지면, 비아 홀에 배선 금속을 채우기 전에 스퍼터링 등의 방법으로 먼저 베리어층을 비아 홀 표면에 형성한다. 그런데, 비아홀 저면과 측벽이 만나는 모서리는 베리어층이 잘 적층되지 않아 도전성 높은 구리 금속이 주변의 실리콘 산화막에 닿을 수 있다. 따라서, 다른 부분에 비해 비아의 하부에서 누전이나 절연 파괴가 이루어질 개연성이 높아진다.

또한, 동일한 누전이나 단락이란 결과를 가져오는 원인도 다양한 형태로 나뉘어질 수 있다. 문제 가능성이 있는 곳이 많아지면서 종래와 같은 경험적인 방법으로 문제 지점을 찾고 수정하는 작업도 어렵게 된다. 따라서, 체계적이고 계획적인 검사 없이 반도체 장치에서 비아와 비아 사이에 누전과 단락이 발생할 것인가를 알기 어렵다. 결국, 비아나 콘택 사이의 문제 지점을 찾기 위해서도 동일층 내의 배선 사이의 문제 지점을 찾는 방법과 같이 체계적이고 조작적인 방법을 사용할 필요성이 있다. 그리고, 그 방법을 실현할 수 있도록, 관련 반도체 장치의 디자인 룰을 반영하되 다른 부분의 문제 가능성을 배재하고 비아와 비아 사이의 문제를 부각시킬 수 있는 특정 패턴을 가지는 검사 장치가 요청된다.

본 발명은 새롭게 설계되어 사용될 반도체 장치 다층 배선에서 비아와 비아 사이의 누전, 단락의 문제 지점을 찾을 때 종래와 같은 막연한 경험적 방법에 의해 설계 검증에 시행착오가 크다는 문제점을 개선하기 위한 것이다.

따라서, 본 발명은 집적 회로의 다층 배선에서 비아와 관련된 누전 단락의 문제 지점을 용이하고 효율적으로 찾을 수 있는 절연 신뢰성 검사 장치를 제공하는 것을 목적으로 한다.

본 발명은 또한, 비아와 관련된 누전 단락의 문제 지점을 체계적, 조작적으로 확인할 수 있는 집적 회로 배선의 절연 신뢰성 검사 장치를 제공하는 것을 목적으로 한다.

동시에, 본 발명은 비아와 배선 사이의 영향으로 인한 문제를 배재하고 비아와 비아 사이의 문제에 한정하여 반도체 장치의 비아와 관련된 문제 지점을 검사할 수 있는 패턴을 가지는 집적 회로 배선의 절연 신뢰성 검사 장치를 제공하는 것을 목적으로 한다.

도1은 기존의 검사용 회로 장치의 전형적인 예로서 컴브-서펜타인 패턴 검사 장치를 개념적으로 나타내는 평면도,

도2는 배선층과 배선층 사이의 누전 혹은 단락의 문제점을 위한 검사 장치를 나타내는 개념도,

도3은 본 발명의 제1 구성에 따라 컴브 패턴 및 서펜타인 패턴이 설치된 실시예의 일 부분을 위에서 본 부분 평면도,

도4,6,8,10은 도3에 도시된 것과 같은 실시예의 서로 다른 세부 실시예들에서 반복적으로 형성되는 부분들을 선택적으로 나타내는 부분 사시도들,

도5,7,9,11은 도4,6,8,10과 같은 세부 실시예들의 부분에서 각 패턴의 단자에 전압이 인가될 때의 상태를 나타내는 전계 분포도들,

도 12는 본 발명의 제2 구성에 따라 컴브 패턴 및 서펜타인 패턴이 설치된 실시예의 일 부분을 위에서 본 부분 평면도,

도13 내지 도16은 도12에 도시된 것과 같은 실시예의 다른 세부 실시예에서 반복적으로 형성되는 부분을 선택적으로 나타내는 부분 사시도들이다.

상기 목적을 달성하기 위한 본 발명의 집적 회로 배선의 절연 신뢰성 검사 장치는 서펜타인 패턴과 컴브 패턴을 구비하여 이루어진다. 단, 이들 패턴이 동일도전층 내에 한정되어 형성되지 않는다.

본 발명의 제1 구성에서 컴브 패턴은 일 방향으로 형성된 직선형 축 패턴과 축 패턴과 동일 층위에서 축 패턴과 수직을 이루며 분기되어 일정 길이를 가지며 상호 평행한 복수 개의 가지 패턴을 가진다. 축 패턴과 가지 패턴은 동일 층위를 가지도록 이루어지나, 가지 패턴 단부에 접속되는 컴브 비아는 축 패턴 및 가지 패턴이 형성된 층과 수직을 이루도록 형성된다. 서펜타인 패턴 전체는 위에서 볼 때 하나의 가지 패턴 단부를 위쪽과 양 측방에서 둘러싸듯이 형성된 서펜타인 단위부 복수 개가 연결부에 의해 연결되어 형성된다. 이때, 단위부는 하나의 가지 패턴 단부의 양 측방에 디자인 룰에 의한 최소 규정 거리 이격된 단부에서 시작되어 가지 패턴과 평행하게 형성되는 두 개의 가지 평행부, 축 패턴과 평행하며 상기 두 가지 평행부의 다른 두 단부를 연결하는 데 사용되는 축 평행부, 상기 두 가지 평행부의 상기 이격된 단부에 각각 수직으로 형성되는 두 개의 서펜타인 비아를 구비한다. 이때 서펜타인 비아와 컴브 비아는 동일한 층간 절연막을 관통하도록 나란히 형성되며, 컴브 비아는 두 서펜타인 비아의 중심을 연결하는 가상선에서 가령, 디자인 룰에 의한 최소 규정 길이 이내의 영역에 걸치도록 형성되는 것이 바람직하다. 연결부는 상기 축 패턴과 평행하며, 인접한 두 개의 단위부에 형성되는 서펜타인 비아 가운데 타 단위부와 인접하게 설치된 두 비아의 단부와 연결되어 상기 두 단위부를 전기적으로 연결한다. 그리고, 컴브 패턴과 전체 서펜타인 패턴 각각에 일정 전위를 인가하여 두 패턴 사이에 전위차를 발생시키는 전위 인가 수단이 구비된다.

본 발명 장치에서 가지 패턴과 평행한 가지 평행부는 축 패턴과 평행하게 달리는 축 평행부에 비해 적어도 디자인 룰 상의 최소 규정 거리만큼 더 크도록 하는 것이 바람직하다. 그럼으로써, 축 평행부에 의한 영향을 가능한한 배재하고 인근한 서펜타인 비아와 컴브 비아 사이의 상호 작용에 의한 누전, 단락 등의 문제를 집중적으로 파악할 수 있다. 또한, 연결부는 인근의 축 패턴과 디자인 룰에 의한 최소 규정 거리보다 적어도 디자인 룰 상의 최소 규정 거리 이상 더 떨어져 있도록 한다.

본 발명 장치에서 컴브 패턴 및 서펜타인 패턴은 도전성 반도체층을 포함하는 도전층으로 형성되며, 각 컴브 패턴과 서펜타인 패턴은 상호 절연되어 있다. 컴브 패턴과 서펜타인 패턴은 다른 물질층으로 이루어질 수 있으며, 이들 패턴도 전체가 하나의 물질로 이루어지지 않을 수 있다.

서펜타인 비아는 양 단부에서 층위가 다른 연결부와 가지 평행부와 접하면서 이들을 전기적으로 연결하는 형태를 가지나, 컴브 비아는 가지 패턴 단부와 접하는 단부 외의 다른 단부에 접하는 다른 도전체를 가질 수도, 가지지 않을 수도 있다. 또한, 컴브 비아와 서펜타인 비아는 형성 폭 등에 있어서 다른 크기로 형성될 수 있다.

본 발명의 제1 구성에 대한 내적 한정을 통해 제1 구성의 몇 가지 형태를 보면, 컴브 패턴을 이루는 축 패턴과 가지 패턴은 상대적으로 하부 배선층에 형성되고, 컴브 비아는 가지 패턴 단부 위쪽으로 단부와 접속되게 형성될 수 있다. 이때, 연결부는 축 패턴 및 가지 패턴과 동일한 층위에 형성되고 단위부는 상대적으로 상부 배선층에 형성되거나, 그 반대로 연결부가 상대적으로 상부 배선층에 형성되고단위부는 하부 배선층에 형성될 수 있다.

만약, 컴브 패턴의 축 패턴과 가지 패턴이 상대적으로 상부 배선층에 형성되면, 컴브 비아는 가지 패턴 단부의 아래쪽으로 접속되게 형성된다. 이때, 연결부는 축 패턴 및 가지 패턴과 동일한 상부 배선층에 형성되고 단위부는 상대적으로 하부 배선층에 형성되거나, 그 반대로 연결부가 상대적으로 하부 배선층에 형성되고 단위부는 상부 배선층에 형성될 수 있다.

이상의 어느 형태에 있어서도 본 발명에서 하나의 컴브 비아 양 측에 서펜타인 비아는 최소 규정 거리 이격된 상태로 나란히 동일 층간 절연막을 관통하며 형성된다.

본 발명 장치의 제1 구성에 대한 부가를 통한 제2 구성에 따르면, 컴브 패턴이 하나의 서펜타인 패턴과 관련하여 2개가 설치된다. 이런 본 발명 장치의 제2 구성은 제1 구성에 하나의 컴브 패턴이 더 결합된 것으로도 볼 수 있다. 두 컴브 패턴은 각각의 가지 패턴들은 서로 마주 보면서 타 컴브 패턴의 가지 패턴들 사이의 위치를 지향하며 엇갈리도록 배치된다. 두 컴브 패턴의 축 패턴과 가지 패턴은 동일 층위에 형성되며 두 컴브 패턴의 가지 패턴들에 형성되는 컴브 비아도 위 혹은 아래로 동일한 방향을 지향하도록 형성된다. 이때, 제1 구성에서의 서펜타인 패턴의 축 평행부는 제2 구성에서 가지 평행부와 다른 층위를 가지면서 새롭게 형성된 서펜타인 비아를 통해 가지 평행부와 전기적으로 연결되며, 부가된 컴브 패턴을 기준으로 볼 때 제1 구성의 연결부의 역할을 한다. 그러므로 본 제2 구성에서는 축 평행부와 연결부의 구별이 없이 모두 연결부로 지칭할 수도 있을 것이다. 가지 평행부는 두 개의 컴브 패턴의 가지 패턴들에 대해 공통의 가지 평행부가 된다. 서펜타인 비아는 위에서 볼 때 종래의 축 평행부를 포함하는 연결부가 가지 평행부와 만나는 모든 절곡점에서 형성된다.

본 발명 장치의 제2 구성에서 부가된 컴브 패턴을 부가 컴브 패턴이라 하면 컴브 패턴과 부가 컴브 패턴은 평행이동과 회전이동을 통해 겹쳐지는 동일 형태의 패턴이 될 수 있다. 혹은, 가지 패턴의 길이나 폭, 형성 물질 등에서 상이할 수 있다.

본 발명 장치의 제2 구성에서 위에서 볼 때 서펜타인 패턴의 열린 폭은 두 컴브 패턴의 가지 패턴들에 대해 각각 상이할 수 있다. 즉, 상기 컴브 패턴의 컴브 비아와 그 양측에 형성되는 서펜타인 비아 사이의 규정 거리가 상기 부가 컴브 패턴의 컴브 비아와 그 양측에 형성되는 서펜타인 비아 사이의 규정 거리와 다르게 형성될 수 있다.

이하 도면을 참조하면서 실시예를 통해 본 발명을 좀 더 상세히 설명한다.

(실시예 1)

도3은 본 발명의 제1 구성에 따라 컴브 패턴 및 서펜타인 패턴이 설치된 실시예의 일 부분을 위에서 본 부분 평면도이다.

도4는 도3과 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴(100)을 이루는 축 패턴(110)과 가지 패턴(120)은 하부 배선층에 형성되고, 서펜타인 패턴(300)의 단위부(340)는 컴브 패턴(100) 내의 축 패턴(110) 및 가지 패턴(120)과 동일 층위인 하부 배선층에, 연결부(350)는 상부 배선층에 형성된 실시예에서 반복적으로 형성되는 부분, 즉, 하나의 가지 패턴(120)과 그 주변의 축 패턴(110) 일부 및 서펜타인 패턴 일부(340,350)를 한정하여 나타내는 부분 사시도이다.

도3 및 도4를 참조하면, 본 실시예에서는 중앙의 컴브 비아(130)와 그 양측에 하나씩 형성되는 서펜타인 비아(330)는 검사하고자 하는 반도체 장치의 디자인 룰에 따른 최소 규정 길이(D), 즉, 어떤 일정 거리만큼 이격되어 있다. 가지 평행부(310)는 축 평행부(320)의 형성 길이에 비해 적어도 한 디자인 룰 상의 최소 규정 거리만큼 더 길게 형성되어 있다. 축 평행부(320)와 연결부(350)의 간격도 최소한 디자인 룰 상의 최소 규정 거리만큼, 통상적으로는 디자인 룰에 의한 최소 규정 길이(D)의 몇 배가 되도록 형성된다. 컴브 비아(130)는 가지 패턴(120)의 단부 즉, 축 패턴(110)과 이어지는 부분의 반대편 끝쪽에 위로 형성된다. 서펜타인 비아(330)는 서펜타인 패턴(300)을 이루는 단위부(340)의 양 단, 즉, 단위부(340)를 이루는 두 가지 평행부(310)의 축 패턴(110)쪽 단부 각각에서 위로 형성된다. 그리고, 서펜타인 비아(330)의 위쪽 단부에는 두 개의 연결부(350)의 단부가 접한다. 두 연결부(350)는 서펜타인 비아(330)와 접한 부분에서 시작되어 가지 패턴(120)을 중심으로 볼 때 바깥쪽으로 연장 형성된다. 서펜타인 비아(330)의 폭은 배선의 폭과 동일하게 형성되는 것이 바람직하나 고집적 검사 장치에서 서펜타인 비아(330)의 폭이 배선의 폭보다 넓게 형성되는 경우가 많다.

본 실시예는 적어도 도4에 도시된 부분이 반복적으로 연결되어 이루어진 부분을 가지게 되며, 도시되지 않으나 결과적으로 형성된 검사 장치의 컴브 패턴의일 부분에는 일정 전압 인가를 위한 패드가 구비되고, 서펜타인 패턴의 일 부분에도 패드가 구비된다. 이들 패드에 전원이 연결되어 컴브 패턴과 서펜타인 패턴 사이에는 일정 전위가 인가될 수 있다.

본 실시예에서 그 형성 방법을 참고로 살펴보면, 기판에 불순물이 도핑된 폴리실리콘과 같은 반도체, 구리 등의 금속, 반도체 및 금속 실리사이드 이중층 등으로 하부 도전층을 적층한다. 그리고 패터닝 과정을 통해 하부 도전층으로 이루어진 컴브 패턴의 축 패턴 및 가지 패턴과 서펜타인 패턴의 단위부들을 형성한다. 단위부를 이루는 가지 평행부와 축 평행부는 일체로 형성된다. 하부 배선 패턴이 이루어지면 위로 층간 절연막이 형성된다. 층간 절연막은 반도체 장치에서 흔히 사용되는 CVD 실리콘 산화막으로 이루어질 수 있다. 바람직하게는 평탄화 과정을 거칠 수 있다. 패터닝을 통해 층간 절연막에 일정 깊이로 상부 배선 패턴이 채워질 그루브가 형성되고 이어서 그루브의 일부에 하부 배선 패턴에서 가지 패턴 단부와 단위부의 두 단부를 노출시키는 비아홀이 형성된다. 비아홀이 형성된 기판에는 도전성 베리어층을 얇게 형성한다. 베리어층은 티타늄/티타늄 질화막 등으로 형성하며 적층을 위해 스퍼터링 기법을 사용할 수 있다. 이어서 구리 시드층이 CVD로 적층되고, 전기도금 방식으로 벌크 구리층이 그루브 및 비아홀을 채운다. CMP를 이용하여 층간 절연막 상면 위로 형성되는 구리층과 베리어층을 제거한다. 따라서 비아와 상부 배선은 일체로 형성된다. 이상과 같은 듀얼 다마신 방법 외에 층간 절연막에 비아홀만 형성하고 비아 플러그만 형성한 뒤 별도의 도전층을 적층, 패터닝하여 상부 배선 패턴을 형성하는 방법을 사용할 수 있다.

도5는 본 실시예에서 시뮬레이션에 의해 서펜타인 패턴과 컴브 패턴 사이에 일정 전압을 인가할 때 도4와 같은 부분에서 전계의 분포 혹은 최대 전계 형성부를 나타내는 평면도이다. 컴브 비아(130)와 서펜타인 비아(330)가 대향하는 부분에서 최대 전계 영역 '609'가 나타나며 그 주위를 감싸는 형태로 '609'영역보다 점차 작은 전계를 가지는 '608', '607', '605', '603' 및 '601' 영역이 차례로 나타나고 있다. 따라서, 본 실시예 장치는 최대 전계 영역을 인위적으로 다수 위치에서 형성하므로 반도체 장치에서 디자인 룰에 의한 규정 최소 길이(D) 이격된 비아를 다수 가지는 지점들에 대한 문제 발생 여부를 알 수 있으며, 반도체 장치의 디자인 자체를 검증하여 형성될 반도체 장치의 신뢰성을 높일 수 있다.

(실시예 2)

도6은 도3과 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴을 이루는 축 패턴(110)과 가지 패턴(120)은 하부 배선층에 형성되고, 서펜타인 패턴의 연결부(350)는 컴브 패턴 내의 축 패턴(110) 및 가지 패턴(120)과 동일 층위인 하부 배선층에, 단위부를 이루는 가지 평행부(310), 축 평행부(320)는 상부 배선층에 형성된 실시예에서 반복적으로 형성되는 부분을 한정하여 나타내는 부분 사시도이다.

도6 및 도3을 참조하면, 본 실시예에서는 서펜타인 패턴(300)의 연결부(350)와 단위부(340)가 형성되는 위치 및 순서를 제외하면 실시예 1에서의 논의가 같은 방식으로 적용될 수 있다. 즉, 중앙의 컴브 비아(130)와 그 양측에 하나씩 형성되는 서펜타인 비아(330)의 형성 간격, 축 평행부(320)와 가지 평행부(310)의 형성길이, 가지 패턴(120)의 형성 길이, 전원과 연결을 위한 패드에 대해 실시예 1에서 언급한 내용이 적용될 수 있다. 서펜타인 비아(330)는 서펜타인 패턴(300)을 이루는 단위부(340)의 양 단, 즉, 단위부(340)를 이루는 두 가지 평행부(310)의 축 패턴(110)쪽 단부 각각에 아래로 형성된다. 그리고, 서펜타인 비아(330)의 아래쪽 단부에는 하부 배선을 이루는 두 개의 연결부(350)의 단부가 접한다.

도7은 본 실시예에서 시뮬레이션에 의해 서펜타인 패턴과 컴브 패턴 사이에 일정 전압을 인가할 때 도6과 같은 부분에서 전계의 분포 혹은 최대 전계 형성부를 나타내는 평면도이다. 실시예1과 마찬가지로 컴브 비아(130)와 서펜타인 비아(330)가 대향하는 부분인 비아 모서리들에서 인근에서 최대 전계 영역(609)가 나타나고 있다. 최대 전계 영역(609) 주변에는 점차 작은 전계를 가지는 참조번호 608,607,605,603 및 601 영역이 최대 전계 영역을 둘러싸듯이 형성되나 전계의 분포는 실시예1에 대한 도5와 다소 다른 것을 볼 수 있다.

(실시예 3)

도3 및 도8을 참조하면, 도3과 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴(100)을 이루는 축 패턴(110)과 가지 패턴(120)은 상부 배선층에 형성되고, 서펜타인 패턴(300)의 연결부(350)는 컴브 패턴(100) 내의 축 패턴(110) 및 가지 패턴(120)과 동일 층위인 상부 배선층에, 단위부(340)의 가지 평행부(310) 및 축 평행부(320)는 하부 배선층에 형성된 실시예에서 반복적으로 형성되는 부분만 한정되어 도시된다. 본 실시예에서도 서펜타인 패턴(300)의 연결부(350)와 단위부(340)가 형성되는 위치 및 순서를 제외하면 실시예 1에서의 논의가 같은 방식으로 적용될 수 있다.

도9를 참조하면, 본 실시예 3에서 시뮬레이션에 의해 서펜타인 패턴과 컴브 패턴 사이에 일정 전압을 인가할 때의 전계의 분포 혹은 최대 전계 형성부가 나타나 있다. 실시예1과 마찬가지로 컴브 비아(130)와 서펜타인 비아(330)가 대향하는 부분에서 최대 전계 영역(609)가 나타나고 최대 전계 영역(609)을 둘러싸고 상대 전계가 차례로 낮은 참조 범호 608,607,605,603 및 601 영역이 형성되고 있다. 단, 전체적 전계의 분포는 도5 및 도7과 다른 것을 볼 수 있다.

(실시예 4)

도3 및 도10을 참조하면, 도3과 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴(100)을 이루는 축 패턴(110)과 가지 패턴(120)은 상부 배선층에 형성되고, 서펜타인 패턴(300)의 연결부(350)는 하부 배선층에, 단위부(340)의 축 평행부(320) 및 가지 평행부(310)는 컴브 패턴(100) 내의 축 패턴(110) 및 가지 패턴(120)과 동일 층위인 상부 배선층에 형성된 실시예의 일부가 도시된다. 이 부분은 검사 장치에서 적어도 둘 이상 반복적으로 연결되어 본 발명 검사 장치의 일부를 형성한다.

도11을 참조하면, 본 실시예 4에서 시뮬레이션에 의해 서펜타인 패턴과 컴브 패턴 사이에 일정 전압을 인가할 때의 전계의 분포 혹은 최대 전계 형성부가 나타나 있다.

(실시예 5)

도12는 본 발명의 제2 구성에 따라 컴브 패턴 및 서펜타인 패턴이 설치된 실시예의 일 부분을 위에서 본 부분 평면도이다.

도12 및 도13을 참조하면, 도12와 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴(100,200)을 이루는 축 패턴(110,210)과 가지 패턴(120,220)은 하부 배선층에 형성되고, 서펜타인 패턴(300)의 연결부(350)는 컴브 패턴(100,200) 내의 축 패턴(110,210) 및 가지 패턴(120,220)과 다른 층위인 상부 배선층에, 가지 평행부는 하부 배선층에 형성된 실시예의 일부가 사시도로 표현되어 있다. 이 일부는 검사 장치에서 반복적으로 나타나며 상호 나란히 연결되어 검사 장치의 핵심이 되는 부분이다. 도시된 부분은 점1을 통과하는 수직축 'K'를 중심으로 180도 회전시킬 때 동일한 형태를 이루도록 구성된다. 따라서, 실시예 5는 실시예 1에 비해 가지 평행부(310)와 동일 층위에 집접 연결되던 축 평행부(320)가 일종의 연결부(350)와 같이 추가적으로 구비되는 비아(360)을 통해 가지 평행부(310)와 연결되면서 층위가 달라지고, 하나의 서펜타인 패턴(300)이 두 컴브 패턴(100,200) 사이에서 전계 형성의 역할을 위해 공통적으로 사용되는 형태적 차이점을 제외하면 하나의 컴브 비아(130 혹은 230)와 그 양측의 두 서펜타인 비아(330 혹은 360) 사이에 전계가 집중될 수 있는 구성을 반복적으로 가진다는 면에서 실시예 1과 본질적으로 유사한다. 물론, 전위 인가 장치는 부가되는 컴브 패턴(200)에도 일정한 전위를 인가할 수 있도록 구성되어야 한다. 따라서, 한 컴브 패턴(100)과 서펜타인 패턴(300)과의 관계에 관한 조건이나 언급은 실시예 5에서도 실시예1에서와 같이 적용될 수 있다. 한 컴브 비아(130) 양 쪽 인근에 형성된 서펜타인 비아(330) 둘을 제외한 다른 비아들이 큰 영향을 미치지 않도록 가지 평행부(310)의 길이는연결부(350)의 길이에 비해 충분히 크도록 하는 것이 실시예 1에 비해 더욱 요청된다. 그리고, 본 실시예 5의 구성은 실시예1에 비해 문제성 있는 단위 구조, 즉, 하나의 컴브 비아(130)에 규정 거리 이격된 2 서펜타인 비아(330)를 설치하는 구조를 더 높은 집적도로 형성할 수 있다는 유리함이 있다.

단, 본 실시예와 달리 본 발명 제2 구성을 이루는 두 컴브 패턴(100,200)의 가지 패턴(120,220)들이 디자인 룰의 최소 규정 길이보다 큰 길이를 가지면서도 서로 다른 길이로 형성되거나 서로 다른 선폭으로 형성될 수 있다. 그리고, 한 컴브 패턴(100)에서 분기된 가지 패턴(120)을 사이에 두는 서펜타인 패턴(300)의 두 가지 평행부(310) 사이의 폭은 다른 한 컴브 패턴(200)에서 분기된 가지 패턴(220)을 사이에 두는 서펜타인 패턴(300)의 두 가지 평행부(310) 사이의 폭과 달라질 수 있다. 이런 경우에는 본 실시예에서와 같은 하나의 수직축 'K'를 중심으로 180도 회전시킬 때 회전 전의 패턴과의 정합은 이루어지지 않는다.

(실시예 6)

도12 및 도14를 참조하면, 도12와 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴(100,200)을 이루는 축 패턴(110,210)과 가지 패턴(120,220)은 하부 배선층에 형성되고, 서펜타인 패턴(300)의 연결부(350)는 컴브 패턴(100,200) 내의 축 패턴(110,210) 및 가지 패턴(120,220)과 같은 하부 배선층에, 가지 평행부(310)는 상부 배선층에 형성된 실시예의 일부가 사시도로 표현되어 있다. 실시예 6과 실시예 2의 관계에 관한 논의는 실시예 5와 실시예 1과의 관계에서 언급된 논의를 동일하게 적용할 수 있다. 즉, 축 평행부(320)가 연결부(350)와 같이 층위가 달라지고 그에 따라 서펜타인 비아(360)가 더 구비되며, 하나의 서펜타인 패턴(300)이 두 컴브 패턴(100,200) 사이에서 전계 형성의 역할을 위해 공통적으로 사용되는 형태적 차이점이 있으나, 하나의 컴브 비아(130 혹은 230)와 그 양측의 두 서펜타인 비아(330 혹은 360) 사이에 전계가 집중될 수 있는 구성을 반복적으로 가진다는 면에서 실시예 6은 실시예 2와 본질적으로 유사하다.

본 실시예 6에서도 두 컴브 패턴(100,200) 각각의 가지 패턴(110,210) 단부에 컴브 비아(130,230)가 있고 그 양측에 서펜타인 비아(330,360)가 하나씩 존재한다. 각각의 컴브 비아(130,230)와 관련하여 컴브 비아와 그 양측의 서펜타인 비아(330,360)는 검사 대상이 되는 반도체 장치의 디자인 룰에 따른 최소 규정 길이 이격되어 있다. 가지 평행부(310)는 각 연결부(350), 축 평행부(320)의 길이에 비해 적어도 디자인 룰 상의 최소 규정 길이 이상의 차이를 가지도록 길게 형성된다. 컴브 비아(130,230)는 가지 패턴(120,220)의 단부 즉, 축 패턴(110,210)과 이어지는 부분의 반대편 끝쪽에 위로 형성된다. 서펜타인 비아(330,360)는 서펜타인 패턴(300)을 이루는 개개의 가지 평행부(310)의 양 단에서 아래로 형성된다. 그리고, 비아(330,360)의 아래쪽 단부에는 연결부(350) 혹은 축 평행부(320)의 단부가 접한다. 연결부(350) 및 축 평행부(320)는 비아(330,360)와 접한 부분에서 시작되어 가지 패턴(120)을 중심으로 볼 때 바깥쪽으로 연장 형성된다.

(실시예 7)

도15를 참조하면, 도12와 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴을 이루는 축 패턴(110)과 가지 패턴(120)은 상부 배선층에 형성되고, 서펜타인 패턴의 연결부(350)는 컴브 패턴 내의 축 패턴(110) 및 가지 패턴(120)과 같은 상부 배선층에, 가지 평행부(310)는 하부 배선층에 형성된 실시예의 일부가 사시도로 표현되어 있다. 실시예 7과 실시예 3의 관계에 관한 논의는 실시예 5와 실시예 1과의 관계에서 언급된 논의를 동일하게 적용할 수 있다.

(실시예 8)

도16을 참조하면, 도12와 같은 부분 평면도를 가지는 실시예들 가운데, 특히, 컴브 패턴을 이루는 축 패턴(110)과 가지 패턴(120)은 상부 배선층에 형성되고, 서펜타인 패턴의 가지 평행부(310)는 컴브 패턴 내의 축 패턴(110) 및 가지 패턴(120)과 같은 상부 배선층에, 연결부(350)는 하부 배선층에 형성된 실시예의 일부가 사시도로 표현되어 있다. 실시예 7과 실시예 3의 관계에 관한 논의는 실시예 5와 실시예 1과의 관계에서 언급된 논의를 동일하게 적용할 수 있다.

본 발명에 따르면, 새롭게 설계되어 사용될 반도체 장치 다층 배선에서 비아와 비아 사이의 누전, 단락의 문제 지점을 체계적, 조작적으로 확인할 수 있는 검사 장치를 통해 용이하고 효율적으로 찾을 수 있다. 따라서, 종래와 같은 시행착오를 줄일 수 있다.

Claims (15)

1. 하나의 직선형 축 패턴과,

   상기 축 패턴과 동일한 층위 내에서 상기 축 패턴과 수직한 일 방향으로 분기되며 일정 길이를 가지는 복수의 서로 평행한 가지 패턴들,

   상기 가지 패턴들 각각의 단부에서 상기 축 패턴 및 상기 가지 패턴들과 수직하게 형성되어 한 층간 절연막을 관통하도록 형성된 컴브 비아들을 가지는 적어도 하나의 컴브 패턴;

   하나의 상기 가지 패턴과 관련하여, 일측 단부가 상기 가지 패턴의 단부 양 측방에 일정 거리 이격되며 상기 가지 패턴과 평행을 이루도록 형성되는 두 가지 평행부들,

   상기 축 패턴과 평행하며, 상기 두 가지 평행부들의 다른 측 단부를 연결하는 데 사용되고 상기 가지 평행부에 비해 적어도 특정 디자인 룰 상의 최소 규정 거리만큼 작게 형성되는 축 평행부,

   상기 두 가지 평행부들의 상기 일측 단부에 상기 두 가지 평행부와 수직을 이루고 상기 하나의 가지 패턴 단부의 컴브 비아와 평행하면서 동시에 상기 특정 디자인 룰 상의 최소 규정 거리 이격되고, 상기 층간 절연막을 관통하도록 형성된 서펜타인 비아들을 구비하여 이루어지는 서펜타인 단위부를 복수 개 구비하며,

   상기 축 패턴과 평행하며, 상기 가지 평행부와 상기 층간 절연막에 의해 이격된 다른 배선층에 존재하고, 인접한 두 개의 상기 단위부에서 타 단위부에 인접하게 형성된 두 개의 비아와 접속되어 상기 두 개의 단위부를 전기적으로 연결하는 적어도 하나의 연결부를 더 구비하여 이루어지는 서펜타인 패턴;

   상기 컴브 패턴과 상기 서펜타인 패턴 각각에 일정 전위를 인가하여 두 패턴 사이에 전위차를 발생시킬 수 있는 전위 인가 수단을 구비하는 집적 회로 배선의 절연 신뢰성 검사 장치.
2. 제 1 항에 있어서,

   상기 컴브 비아는 위에서 볼 때 상기 컴브 비아 양 쪽에 형성된 두 개의 서펜타인 비아의 중심을 연결하는 가상선에서 상기 최소 규정 길이 이내에 걸치도록 위치하는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
3. 제 1 항에 있어서,

   상기 가지 평행부는 상기 축 패턴 및 가지 패턴과 함께 상기 층간 절연막 아래쪽의 하부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
4. 제 1 항에 있어서,

   상기 가지 평행부는 상기 축 패턴 및 가지 패턴과 함께 상기 층간 절연막 위쪽의 상부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
5. 제 1 항에 있어서,

   상기 가지 평행부는 상기 층간 절연막 위쪽의 상부 배선층에 형성되고, 상기 축 패턴 및 가지 패턴은 상기 층간 절연막 아래쪽의 하부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
6. 제 1 항에 있어서,

   상기 가지 평행부는 상기 층간 절연막 아래쪽의 하부 배선층에 형성되고, 상기 축 패턴 및 가지 패턴은 상기 층간 절연막 위쪽의 상부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
7. 제 1 항에 있어서,

   상기 층간 절연막 위쪽의 상부 배선층과 상기 층간 절연막 아래쪽의 하부 배선층은 다른 도전성 물질로 이루어지는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
8. 제 1 항에 있어서,

   상기 컴브 비아 및 상기 서펜타인 비아는 상기 층간 절연막과 접하는 바깥쪽에 스퍼터링 방법에 의해 설치되는 도전성 베리어층과 상기 베리어층으로 감싸지는 구리금속층을 구비하는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
9. 제 1 항에 있어서,

   상기 단위부의 상기 축 평행부는 상기 두 가지 평행부들과 상기 층간 절연막에 의해 이격되는 다른 층위에 존재하면서 상기 다른 측 단부에 형성되는 서펜타인 비아를 통해 상기 두 가지 평행부들과 전기적으로 연결되며,

   상기 서펜타인 패턴을 기준으로 상기 컴브 패턴 반대쪽에 상기 컴브 패턴과 동등한 구성 요소를 가지는 부가 컴브 패턴이 더 형성되되, 상기 부가 컴브 패턴의 가지 패턴 단부에 형성되는 컴브 비아는 상기 연결부에 의해 전기적으로 이어지는 상기 컴브 패턴의 두 가지 패턴의 상기 다른 측 단부에 형성되는 서펜타인 비아 사이에 나란히 디자인를 상의 최소 규정거리 이격되도록 형성되고,

   상기 전위 인가 수단은 상기 부가 컴브 패턴에 일정 전위를 인가할 수 있도록 이루어지는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
10. 제 9 항에 있어서,

    상기 가지 평행부는 상기 컴브 패턴 및 상기 부가 컴브 패턴의 축 패턴 및 가지 패턴과 함께 상기 층간 절연막 아래쪽의 하부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
11. 제 9 항에 있어서,

    상기 가지 평행부는 상기 컴브 패턴 및 상기 부가 컴브 패턴의 상기 축 패턴 및 가지 패턴과 함께 상기 층간 절연막 위쪽의 상부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
12. 제 9 항에 있어서,

    상기 가지 평행부는 상기 층간 절연막 위쪽의 상부 배선층에 형성되고, 상기 컴브 패턴 및 상기 부가 컴브 패턴의 축 패턴 및 가지 패턴은 상기 층간 절연막 아래쪽의 하부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
13. 제 1 항에 있어서,

    상기 가지 평행부는 상기 층간 절연막 아래쪽의 하부 배선층에 형성되고, 상기 컴브 패턴 및 상기 부가 컴브 패턴의 축 패턴 및 가지 패턴은 상기 층간 절연막 위쪽의 상부 배선층에 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
14. 제 9 항에 있어서,

    상기 컴브 패턴과 상기 부가 컴브 패턴은 가지 패턴의 길이, 선폭, 인가되는 전위 가운데 적어도 하나가 다르게 형성되는 것을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.
15. 제 9 항에 있어서,

    상기 컴브 패턴의 컴브 비아와 그 양측에 형성되는 서펜타인 비아 사이의 상기 특정 디자인 룰 상의 규정 최소 길이가 상기 부가 컴브 패턴의 컴브 비아와 그 양측에 형성되는 서펜타인 비아 사이의 디자인 룰 상의 규정 최소 길이와 다르게 형성됨을 특징으로 하는 집적 회로 배선의 절연 신뢰성 검사 장치.