JP4189198B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4189198B2 JP4189198B2 JP2002309871A JP2002309871A JP4189198B2 JP 4189198 B2 JP4189198 B2 JP 4189198B2 JP 2002309871 A JP2002309871 A JP 2002309871A JP 2002309871 A JP2002309871 A JP 2002309871A JP 4189198 B2 JP4189198 B2 JP 4189198B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- pad portion
- film
- semiconductor device
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1005—Formation and after-treatment of dielectrics
- H01L2221/101—Forming openings in dielectrics
- H01L2221/1015—Forming openings in dielectrics for dual damascene structures
- H01L2221/1026—Forming openings in dielectrics for dual damascene structures the via being formed by burying a sacrificial pillar in the dielectric and removing the pillar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05005—Structure
- H01L2224/05006—Dual damascene structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05073—Single internal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05075—Plural internal layers
- H01L2224/0508—Plural internal layers being stacked
- H01L2224/05085—Plural internal layers being stacked with additional elements, e.g. vias arrays, interposed between the stacked layers
- H01L2224/05089—Disposition of the additional element
- H01L2224/05093—Disposition of the additional element of a plurality of vias
- H01L2224/05096—Uniform arrangement, i.e. array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
- H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48724—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/485—Material
- H01L2224/48505—Material at the bonding interface
- H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
- H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/48817—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
- H01L2224/48824—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01039—Yttrium [Y]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01051—Antimony [Sb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0495—5th Group
- H01L2924/04953—TaN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の信頼性を向上させる技術に係り、特に半導体装置のパッド部の構造の改良を図った半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体基板（Ｓｉウェーハ）に形成されている各種半導体素子は、通常、配線（メタル配線）により電気的に接続される。このメタル配線を形成する方法としては、例えばＳｉウェーハ上の絶縁膜にパターニングおよび異方性エッチングを施して溝を形成した後、この溝の内部に配線の材料となる銅（Ｃｕ）を埋め込む方法がある。このような方法で形成されたメタル配線は、一般にＣｕダマシン配線と呼ばれる。
【０００３】
一般に、Ｃｕダマシン配線はその表面が酸化され易い。例えば半導体素子上に形成されたＣｕダマシン配線のパッド部にボンディングを行う場合、Ｃｕダマシン配線の表面が酸化されると、パッド部とボンディング部材との接点における電気抵抗が上昇し易い。また、一般にＣｕダマシン配線は柔らかいので、Ｃｕダマシン配線のパッド部にその上方から電気的測定を行うためのプローブの針を落とすと、Ｃｕダマシン配線の表面に針が刺さり易い。そして、その針跡で酸化が進み、電気抵抗が上昇し易い。したがって、通常はＣｕダマシン配線よりも酸化され難く、かつ、硬いアルミニウム（Ａｌ）配線を用いて、Ｃｕダマシン配線の上に最上層配線を形成する。すなわち、パッド部をＣｕダマシン配線ではなく、Ａｌ配線により形成する。
【０００４】
ところが、Ｃｕダマシン配線とＡｌ配線との接触部（接続部）では、ＣｕがＡｌ内に浸透し易い。このため、ＣｕのＡｌ内への浸透を抑制するバリア性の高い物質を素材とするバリアメタル膜（ＢＭ膜）を、Ｃｕダマシン配線とＡｌ配線との間に設ける必要がある。一般に、Ｃｕダマシン配線とＡｌ配線との間のバリアメタル膜はＴａＮを用いて形成される。しかし、ＴａＮからなるバリアメタル膜（ＴａＮ膜）を介してＣｕダマシン配線とＡｌ配線とを接続すると、その接続部が剥がれ易い。以下、図面を参照しつつ簡潔に説明する。
【０００５】
図１３に示す半導体装置１０１では、半導体基板１０２の上に設けられた第ｎ層目（ｎは１以上の整数）の層間絶縁膜１０３の内部にＣｕダマシン配線１０４およびＴａＮバリアメタル膜１０５が形成されている。Ｃｕダマシン配線１０４および層間絶縁膜１０３の上には、拡散防止膜１０６および最上層の絶縁膜１０７が積層されて設けられている。そして、拡散防止膜１０６および絶縁膜１０７を貫通して形成されたパッド部開口部１０８付近に、Ａｌ配線１０９が形成されている。Ａｌ配線１０９は、その下面がＣｕダマシン配線１０４の上面とＴａＮバリアメタル膜１０５を介して間接的に、かつ、平面的に接触するように形成されている。このように、半導体装置１０１のパッド部１１０は、Ｃｕダマシン配線１０４と、その直上にＣｕダマシン配線１０４と平面的に接触するように設けられたＡｌ配線１０９とによって形成されている。なお、図１３（ｂ）は、図１３（ａ）中一点鎖線Ｘ−Ｘに沿って示す断面図である。
【０００６】
半導体装置１０１のパッド部１１０に、図示しないプローブ針を落とす。すると、Ｃｕダマシン配線１０４とＡｌ配線１０９とが、それらの接触部（接続部）において剥がれることがある。このような配線同士の剥がれを抑制するために、パッド部が図１４に示す構造からなる半導体装置２０１がある（例えば特許文献１参照）。
【０００７】
半導体装置２０１では、前述した半導体装置１０１と同様に半導体基板２０２の上に第ｎ層目の層間絶縁膜２０３、Ｃｕダマシン配線２０４、およびＴａＮバリアメタル膜２０５が設けられている。Ｃｕダマシン配線２０４および層間絶縁膜２０３の上には、拡散防止膜２０６および最上層の絶縁膜２０７が積層されて設けられている。Ｃｕダマシン配線２０４の上方には、Ｃｕダマシン配線２０４の上面とＴａＮバリアメタル膜２０５を介して間接的に接触するようにＡｌダマシン配線２０９が形成されている。ただし、Ａｌダマシン配線２０９は、配線本体部２０９ａと、配線本体部２０９ａに一体に形成されたヴィアプラグ２０９ｂとから形成されている。また、ヴィアプラグ２０９ｂは、１個の大きいヴィアプラグではなく、複数個に分割されて小さく形成されている。各ヴィアプラグ２０９ｂは、ヴィアホール２０８ｂ内にＡｌ膜２１３を成膜して形成されている。各ヴィアプラグ２０９ｂは、その下端面においてＣｕダマシン配線２０４の上面と間接的に接触している。このように、半導体装置２０１のパッド部２１０は、Ａｌダマシン配線本体部２０９ａ、各Ａｌヴィアプラグ２０９ｂ、およびＣｕダマシン配線２０４によって形成されている。なお、図１４（ｂ）は、図１４（ａ）中一点鎖線Ｙ−Ｙに沿って示す断面図である。
【０００８】
この半導体装置２０１のように、パッド部２０９におけるＣｕダマシン配線２０４とＡｌダマシン配線２０９との剥がれを防止するためには、配線同士が平面的に接触しない構造を採用することが有効である。それとともに、Ｃｕダマシン配線２０４とＡｌダマシン配線２０９との間、および各Ａｌヴィアプラグ２０９ｂ同士の間に絶縁膜２０６，２０７を保持して、配線同士の密着性を高める構造を採用することが有効である。
【０００９】
【特許文献１】
特開平１０−９８０３９号公報
【００１０】
【発明が解決しようとする課題】
しかし、一般にパッド部は電源線に直結される配線となる場合が多い。この場合、基板に形成されている半導体素子によっては、パッド部に大電流を流す可能性がある。半導体装置１０１に比べると、半導体装置２０１では、Ｃｕダマシン配線２０４とＡｌ配線２０７との接触面積が低減されている。このため、半導体装置１０１のパッド部１１０に比べると、半導体装置２０１のＡｌパッド部２１０は、例えばエレクトロマイグレーション（ＥＭ）に対する耐性が劣化しているおそれがある。
【００１１】
また、絶縁膜を加工して形成したヴィアホール（Via hole）および溝にＣｕダマシン配線を形成することによって半導体素子上に多層配線を形成する場合、この多層配線に長時間電流を流すと、ヴィアプラグで導通不良が発生するおそれがある。これは、Ｃｕダマシン配線とヴィアプラグとの界面で、電子の流れる向きにＣｕが移動することに起因するエレクトロマイグレーションが発生することによる。エレクトロマイグレーション不良は、Ｃｕ配線とヴィアプラグとの間のＴａＮバリアメタル膜の界面で発生し易い。特に、バリアメタル膜を介して電子がヴィアプラグ側から下層のＣｕダマシン配線側に流れる際に、ヴィアプラグ直下の下層Ｃｕダマシン配線中のＣｕが移動することによるエレクトロマイグレーション不良が発生し易い。その中でも、特に電界が集中し易いヴィアプラグの角部においてＣｕが移動して導通不良が発生する。したがって、エレクトロマイグレーション耐性を上げるためには、バリアメタル膜を介した下層のＣｕダマシン配線とヴィアプラグとの接触面積を大きくすることが課題となる。
【００１２】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上が図られており、信頼性を向上された半導体装置、およびそのような半導体装置を容易に製造できる半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記課題を解決するために、本発明の一態様に係る半導体装置は、基板上に設けられた第１の絶縁膜の第１の配線用凹部に埋め込まれている第１の配線およびこの第１の配線に接続され、かつ、前記第１の配線よりも平面視における面積が大きい第１のパッド部と、前記第１の絶縁膜および前記第１の配線上に設けられた第２の絶縁膜と、この第２の絶縁膜の第２のパッド部用の凹部内に形成され、前記第１のパッド部の上方に設けられている第２のパッド部と、この第２のパッド部の下面から前記第１のパッド部の内部に達して設けられているとともに、側面を前記第１のパッド部に電気的に接続された複数本のコンタクトプラグと、を具備することを特徴とするものである。
【００１４】
この半導体装置においては、第１の配線よりも平面視における面積が大きく形成されて第１の配線に接続された第１のパッド部の上方に第２のパッド部が設けられているとともに、その第２のパッド部の下面から第１のパッド部の内部に達して、かつ、側面を第１のパッド部に電気的に接続されて複数本のコンタクトプラグが設けられている。これにより、第１のパッド部と第２のパッド部とが互いに立体的に接触できる。したがって、第１のパッド部と第２のパッド部との接触面積が増大されて、第１のパッド部と第２のパッド部との密着性が向上されている。それとともに、第１のパッド部と第２のパッド部との単位面積当たりの電流密度が小さくなり、例えばエレクトロマイグレーションに対する耐性が向上されている。すなわち、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上が図られており、信頼性が向上されている。
【００１５】
また、前記課題を解決するために、本発明の他の態様に係る半導体装置の製造方法は、基板上に設けられた第１の絶縁膜に第１の配線およびこの第１の配線に接続される第１のパッド部を設けるとともに、前記第１の絶縁膜上に設けられた第２の絶縁膜に複数本のコンタクトプラグを介して前記第１のパッド部に接続される第２のパッド部を設ける工程であって、前記第１の絶縁膜に、前記第１の配線用の凹部と、この第１の配線用凹部に連続し前記第１の配線用の凹部よりも平面視における面積が大きく、かつ、内側の複数箇所に前記第１の絶縁膜が選択的に残された前記第１のパッド部用凹部を形成する工程と、前記第１の配線用凹部および前記第１のパッド部用凹部の内側に第１の導電材料を埋め込んで前記第１の配線および前記第１のパッド部を形成する工程と、前記第１の配線および前記第１のパッド部が埋め込まれた前記第１の絶縁膜上に前記第２の絶縁膜を設ける工程と、前記第１のパッド部上の前記第２の絶縁膜および前記第１のパッド部の内側の複数箇所に残された前記第１の絶縁膜を除去して、前記第２のパッド部用の凹部および複数個のコンタクトホールを形成する工程と、前記第２のパッド部用凹部および前記各コンタクトホールの内側に第２の導電材料を埋め込んで、前記第１のパッド部の上方に前記第２のパッド部を形成するとともに、前記第２のパッド部の下面から前記第１のパッド部の内部に達して、かつ、側面を前記第１のパッド部に電気的に接続される前記各コンタクトプラグを形成する工程と、を含むことを特徴とするものである。
【００１７】
この半導体装置の製造方法においては、第１の配線よりも平面視における面積が大きい第１のパッド部を、その内側の複数箇所に第１の絶縁膜を選択的に残しつつ第１の配線に接続して形成する。この後、第１のパッド部の内側に残された第１の絶縁膜を除去して形成されたコンタクトホールの内側に、第２の導電材料を埋め込む。これにより、第１のパッド部と第１のパッド部の上方に設けられる第２のパッド部とを電気的に接続する複数本のコンタクトプラグを、第２のパッド部の下面から第１のパッド部の内部に達して、かつ、側面を第１のパッド部に電気的に接続させて形成する。この結果、第１のパッド部と第２のパッド部とは互いに立体的に接触する。したがって、第１のパッド部と第２のパッド部との接触面積が増大されて、第１のパッド部と第２のパッド部との密着性が向上される。それとともに、第１のパッド部と第２のパッド部との単位面積当たりの電流密度が小さくなり、例えばエレクトロマイグレーションに対する耐性が向上される。すなわち、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上を図って、半導体装置の信頼性を向上できる。
【００１８】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１９】
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図４を参照しつつ説明する。図１〜図３は、本実施形態に係る半導体装置の製造方法を示す工程断面図および平面図である。図４は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００２０】
先ず、図１（ａ）に示すように、図示しない各種電子回路を構成する能動領域や下層配線などが形成されたシリコン基板（Ｓｉ基板、半導体基板）１上に、第１の絶縁膜としての第ｎ層目（ｎは１以上の整数）の層間絶縁膜２を設ける。具体的には、例えばＣＶＤ法により、Ｓｉ基板１の表面上に第１層目の層間絶縁膜２をその膜厚が約０．５μｍとなるまで成膜する。本実施形態では、層間絶縁膜２としてＳｉＯ2膜を採用する。また、本実施形態では、Ｓｉ基板１上に層間絶縁膜２を１層設けることとするが、層間絶縁膜２を複数層に積層して設けるとともに、各層間絶縁膜２内に配線を形成して多層配線構造を構成しても構わない。このような多層配線構造の場合、その最上層の層間絶縁膜２に後述する第１の配線６を形成するものとする。
【００２１】
次に、図１（ｂ），（ｃ）に示すように、ＳｉＯ2膜２に第１の配線６を形成するための第１の配線用凹部３を形成する。具体的には、例えばフォトレジスト法により、第１の配線６の配線パターンをＳｉＯ2膜２上にパターニングする。この後、ＣＦ系のガスを用いた異方性エッチングによりＳｉＯ2膜２を加工して、第１の配線用凹部３を形成する。異方性エッチングとしては、例えばＲＩＥ法（反応性イオンエッチング法）を採用する。
【００２２】
ＳｉＯ2膜２をエッチングする際、図１（ｂ）中ｄで示す第１の配線用凹部３の深さが約０．４μｍとなるように、かつ、図１（ｃ）中ｗで示す第１の配線用凹部３の幅が約０．４μｍとなるようにＳｉＯ2膜２を加工する。また、第１の配線用凹部３のうち、第１の配線６のパッド部６ａが形成される第１の配線のパッド部用凹部３ａの内側には、ＳｉＯ2膜２を所定の大きさおよび形状に加工して選択的に残す。本実施形態では、図１（ｂ），（ｃ）に示すように、略四角柱形状のＳｉＯ2膜２ａがパッド部用凹部３ａ内に縦横に６本ずつ、合計３６本並べられた形状となるようにＳｉＯ2膜２をエッチングして残す。この際、選択的に残されるＳｉＯ2膜２ａは、その大きさがＳｉＯ2膜２ａを基に形成される後述するコンタクトホール９ｂの大きさよりも僅かに小さく形成される。具体的には、各ＳｉＯ2膜２ａは、高さが約０．４μｍ、かつ、平面視における寸法が約０．１５μｍ×０．１５μｍとなるように形成される。以下の説明において、これらパッド部用凹部３ａ内に残されたＳｉＯ2膜２ａを、残存ＳｉＯ2膜２ａと称することとする。なお、図１（ｂ）は、図１（ｃ）中一点鎖線Ａ−Ａに沿って示す断面図である。
【００２３】
次に、図２（ａ）に示すように、ＳｉＯ2膜２の表面上、第１の配線用凹部３およびパッド部用凹部３ａの内側に、バリアメタル膜４および第１の配線６の形成材料を順次積層して設ける。具体的には、例えばＰＶＤ法により、ＳｉＯ2膜２の表面上および第１の配線用凹部３の内側に、先ずバリアメタル膜４を成膜する。本実施形態では、バリアメタル膜４として導電性を有するセラミック層であるＴａＮ膜を採用する。続けて、同じくＰＶＤ法により、ＴａＮ膜４の表面上に第１の配線６の形成材料である第１の導電材料を設ける。本実施形態では、第１の配線６を銅（Ｃｕ）を用いてめっき法により形成する。具体的には、ＴａＮ膜４の表面上に、先ず第１の配線６の下地となる図示しないＣｕめっきシード層（膜）を成膜する。この後、第１の配線用凹部３の内側を埋めるように、ＴａＮ膜４およびＣｕめっきシード層を電極として、Ｃｕめっきシード層の表面上に第１の配線の形成材料となるＣｕ膜５を成膜する。
【００２４】
次に、図２（ｂ），（ｃ）に示すように、不要なＴａＮ膜４およびＣｕ膜５を除去する。具体的には、ＣＭＰ法により、ＳｉＯ2膜２の表面上のＴａＮ膜４およびＣｕ膜５を研磨して除去する。これにより、第１の配線用凹部３およびパッド部用凹部３ａの外側の不要なＴａＮ膜４およびＣｕ膜５をＳｉＯ2膜２上から除去して、第１の配線用凹部３およびパッド部用凹部３ａの内側にのみＴａＮ膜４およびＣｕ膜５を残す。すなわち、ＴａＮからなるバリアメタル膜４およびＣｕ膜５がＳｉＯ2膜２内に埋め込まれる。この結果、第１の配線として、いわゆるＣｕダマシン配線６がＳｉＯ2膜２内に形成される。この際、Ｃｕダマシン配線６のパッド部６ａもＳｉＯ2膜２内に並行して形成される。以下の説明において、Ｃｕダマシン配線６のパッド部６ａをＣｕパッド部６ａと称することとする。なお、図２（ｂ）は、図２（ｃ）中一点鎖線Ｂ−Ｂに沿って示す断面図である。
【００２５】
次に、図３（ａ）に示すように、Ｃｕダマシン配線６などが形成されたＳｉＯ2膜２の表面上に、拡散防止膜（キャッピング層）７および第ｎ＋１層目の層間絶縁膜となる第２の絶縁膜８を順次積層して設ける。第２の絶縁膜８は、パッド部絶縁膜として機能する。本実施形態では、拡散防止膜７としてＳｉＮ膜を採用するとともに、第２の絶縁膜８としてＳｉＯ2膜を採用する。これらＳｉＮ膜７およびＳｉＯ2膜８は、例えばＣＶＤ法によりそれぞれ所望の膜厚となるまで成膜される。
【００２６】
次に、図３（ｂ），（ｃ）に示すように、Ｃｕパッド部６ａ上のＳｉＯ2膜８からＣｕパッド部６ａ内の残存ＳｉＯ2膜２ａにかけて、後述する第２の配線１２ａおよびコンタクトプラグ（ヴィアプラグ）１２ｂを形成するための、第２の配線用凹部９ａおよびコンタクトホール（ヴィアホール）９ｂを形成する。本実施形態では、コンタクトプラグ１２ｂは、第２の配線１２ａと一体に形成される。すなわち、第２の配線１２ａはいわゆるデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、第２の配線用凹部９ａをコンタクトホール９ｂに連通させて一体に形成する。
【００２７】
具体的には、第２の配線用凹部９ａおよびコンタクトホール９ｂは、例えばＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、およびＣｕパッド部６ａ上のＳｉＯ2膜８をエッチングして除去することにより形成される。第２の配線用凹部９ａは、Ｃｕパッド部６ａ上のＳｉＯ2膜８およびＳｉＮ膜７を略全て貫通して形成される。ただし、Ｃｕパッド部６ａ上のＳｉＮ膜７は、Ｃｕパッド部６ａの酸化および拡散を防止するために残される。また、コンタクトホール９ｂは、Ｃｕパッド部６ａ内の残存ＳｉＯ2膜２ａを除去することにより形成される。各コンタクトホール９ｂは、それらの平面視における寸法が約０．２μｍ×０．２μｍとなるように形成される。すなわち、各コンタクトホール９ｂは、それらの平面視における寸法が四角柱形状の各残存ＳｉＯ2膜２ａの平面視における寸法よりも若干大きく形成される。
【００２８】
また、本実施形態では、コンタクトホール９ｂを、その底部（下端部）がＣｕダマシン配線６のパッド部６ａの底部（下面）と略同じ高さに位置するように形成する。すなわち、コンタクトホール９ｂは、Ｃｕパッド部６ａを貫通して形成される。これにより、コンタクトプラグ１２ｂを、その底部（下端部）がＣｕダマシン配線６のパッド部６ａの底部（下面）と略同じ高さに位置するように形成する。具体的には、コンタクトホール９ｂを、その深さがＣｕダマシン配線６のパッド部６ａの厚さと略同じである約０．４μｍとなるように形成する。これにより、コンタクトプラグ１２ｂを、その長さがＣｕダマシン配線６のパッド部６ａの厚さと略同じ約０．４μｍとなるように形成する。すなわち、コンタクトホール９ｂは、Ｃｕパッド部６ａを貫通して形成される。
【００２９】
また、第２の配線用凹部９ａとコンタクトホール９ｂとは、どちらを先に形成しても構わない。コンタクトホール９ｂを先に形成する場合には、先ず残存ＳｉＯ2膜２ａ、ならびに残存ＳｉＯ2膜２ａ上のＳｉＮ膜７およびＳｉＯ2膜８をエッチングして除去する。続けて、Ｃｕパッド部６ａ上のＳｉＮ膜７がエッチングされないように図示しないマスク材などを設けた後、Ｃｕパッド部６ａ上に残っているＳｉＯ2膜８をエッチングして除去すればよい。あるいは、第２の配線用凹部９ａを先に形成する場合には、先ずＣｕパッド部６ａ上のＳｉＯ2膜８をエッチングして除去する。続けて、Ｃｕパッド部６ａ上のＳｉＮ膜７がエッチングされないようにマスク材などを設けた後、残存ＳｉＯ2膜２ａおよび残存ＳｉＯ2膜２ａ上のＳｉＮ膜７をエッチングして除去すればよい。なお、図３（ｂ）は、図３（ｃ）中一点鎖線Ｃ−Ｃに沿って示す断面図である。
【００３０】
次に、図４（ａ），（ｂ）に示すように、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部９ａおよびコンタクトホール９ｂのそれぞれの内側に、バリアメタル膜４とは別体のバリアメタル膜１０、および第２の配線１２ａの形成材料を順次積層して設ける。具体的には、例えばＰＶＤ法により、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部９ａおよびコンタクトホール９ｂのそれぞれの内側に、先ずバリアメタル膜１０を成膜する。本実施形態では、バリアメタル膜４と同様に、バリアメタル膜１０として導電性を有するセラミック層であるＴａＮ膜を採用する。続けて、同じくＰＶＤ法により、ＴａＮ膜１０の表面上に第２の配線１２ａの形成材料である第２の導電材料を設ける。本実施形態では、第２の配線１２ａをアルミニウム（Ａｌ）を用いて形成する。したがって、第２の配線用凹部９ａおよびコンタクトホール９ｂのそれぞれの内側を埋めるように、ＰＶＤ法により、ＴａＮ膜１０の表面上にＡｌ膜１１を所望の膜厚になるまで成膜する。
【００３１】
続けて、不要なＴａＮ膜１０およびＡｌ膜１１を除去する。具体的には、例えばフォトレジスト法により、第２の配線１２ａの配線パターンをＡｌ膜１１の表面上にパターニングする。この後、例えばＲＩＥ法により、ＴａＮ膜１０およびＡｌ膜１１を加工し、不要なＴａＮ膜１０およびＡｌ膜１１を除去する。これにより、第２の配線用凹部９ａ内にＴａＮ膜１０およびＡｌ膜１１が埋め込まれて、第２の配線１２ａが形成される。それとともに、コンタクトホール９ｂ内にＴａＮ膜１０およびＡｌ膜１１が埋め込まれて、コンタクトプラグ１２ｂが形成される。この結果、第２の配線１２ａは、Ａｌを用いてコンタクトプラグ１２ｂと一体に形成されたデュアルダマシン構造に形成される。すなわち、Ｃｕダマシン配線６のパッド部６ａ上に、第２の配線１２ａとしての、いわゆるＡｌデュアルダマシン配線１２ａが形成される。以下の説明において、Ａｌデュアルダマシン配線１２ａのうち、Ａｌコンタクトプラグ１２ｂおよびＣｕパッド部６ａ上のＡｌデュアルダマシン配線１２ａをＡｌパッド部１２ｃと称することとする。また、Ａｌデュアルダマシン配線１２ａを単にＡｌダマシン配線１２ａと称することとする。
【００３２】
図４（ａ）に示すように、Ａｌダマシン配線１２ａは、その下面がＴａＮ膜１０およびＳｉＮ膜７を介してＣｕパッド部６ａの上面と間接的に接触するように形成されている。それとともに、各Ａｌコンタクトプラグ１２ｂは、それらの底部（下端部）がＣｕパッド部６ａの底部（下面）と略同じ高さに位置するように形成されている。すなわち、各Ａｌコンタクトプラグ１２ｂは、それらの長さがＣｕパッド部６ａの厚さと略同じ約０．４μｍに形成されている。したがって、各Ａｌコンタクトプラグ１２ｂは、それらの外側部（外側面）がＴａＮ膜４，１０を介してＣｕパッド部６ａの内側部（内側面）と間接的に接触するように形成されている。このように、Ａｌパッド部１２ｃは、Ｃｕパッド部６ａを略貫通して形成された各Ａｌコンタクトプラグ１２ｂを介して、Ｃｕパッド部６ａに嵌合される形状に形成されている。すなわち、Ａｌパッド部１２ｃとＣｕパッド部６ａとは、互いに非平面的に接触する形状に形成されている。
【００３３】
以後、予め決められている所定の工程を経て、図４（ａ），（ｂ）に示す所望の半導体装置１４を得る。すなわち、Ａｌダマシン配線１２ａとＣｕダマシン配線６とが、それぞれのパッド部６ａ，１２ｃにおいて立体的に接触した（接続された）構造からなるパッド部１３を有する半導体装置１４を得る。Ａｌダマシン配線１２ａとＣｕダマシン配線６とは、主に各Ａｌコンタクトプラグ１２ｂを介して電気的に接続されている。なお、図４（ａ）は、図４（ｂ）中一点鎖線Ｄ−Ｄに沿って示す断面図である。
【００３４】
次に、本発明者らが行った試験およびその結果について、図４、図１３、および図１４を参照しつつ説明する。この試験は、パッド部が互いに異種の材料であるＣｕ配線およびＡｌ配線により形成された半導体装置の信頼性を、構造および電気的特性の２つの観点から検査および評価するものである。
【００３５】
先ず、第１のサンプル（第１の実施例）として、前述した図４に示す半導体装置１４を採用する。そして、第２および第３のサンプルとして、図１３に示す従来技術に係る半導体装置１０１、および図１４に示す同じく従来技術に係る半導体装置２０１を採用する。これら各半導体装置１０１，２０１は、半導体装置１４に対する比較例（比較サンプル）である。以下、これら２つの比較例としての半導体装置１０１，２０１、およびそれらの製造方法を、製造工程の順番に沿ってそれぞれ簡潔に説明する。
【００３６】
（第１比較例）
先ず、図１３（ａ），（ｂ）に示すように、図示しない各種電子回路を構成する能動領域や下層配線などが形成されたＳｉ基板１０２上に、ＣＶＤ法により、層間絶縁膜としてのＳｉＯ2膜１０３をその膜厚が約０．５μｍとなるまで成膜する。続けて、フォトレジスト法によりＣｕダマシン配線１０４の配線パターンをＳｉＯ2膜１０３の表面上にパターニングした後、ＣＦ系のガスを用いた異方性エッチング（ＲＩＥ法）によりＳｉＯ2膜１０３を加工してＣｕダマシン配線用凹部１１１を形成する。この際、図１３（ｂ）中ｄ１で示すＣｕダマシン配線用凹部１１１の深さが約０．４μｍとなるように、かつ、図１３（ａ）中ｗ１で示すＣｕダマシン配線用凹部１１１の幅が約０．２μｍとなるようにＳｉＯ2膜１０３を加工する。
【００３７】
次に、ＳｉＯ2膜１０３の表面上およびＣｕダマシン配線用凹部１１１の内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜１０５およびＣｕダマシン配線１０４の形成材料であるＣｕ膜１１２を順次積層して成膜する。Ｃｕ膜１１２は、ＴａＮ膜１０５の表面上に、先ず下地となる図示しないＣｕめっきシード層（膜）を成膜した後、ＴａＮ膜１０５およびＣｕめっきシード層を電極として、Ｃｕダマシン配線用凹部１１１の内側を埋めるように成膜される。続けて、ＣＭＰ法により、ＳｉＯ2膜１０３の表面上のＴａＮ膜１０５およびＣｕ膜１１２を研磨して除去する。これにより、ＴａＮ膜１０５およびＣｕ膜１１２をＳｉＯ2膜１０３内に埋め込み、Ｃｕダマシン配線１０４を形成する。
【００３８】
次に、ＳｉＯ2膜１０３およびＣｕダマシン配線１０４などの上に、ＣＶＤ法により、拡散防止膜（キャッピング層）としてのＳｉＮ膜１０６およびパッド部絶縁膜としてのＳｉＯ2膜１０７を順次積層して成膜する。続けて、ＲＩＥ法により、Ｃｕダマシン配線１０４のパッド部１０４ａ上のＳｉＮ膜１０６およびＳｉＯ2膜１０７を貫通して、平面視における寸法がＣｕパッド部１０４ａの寸法よりも若干小さい約４０μｍ×４０μｍの単一のパッド部開口部（コンタクトホール、ヴィアホール）１０８を形成する。
【００３９】
次に、ＳｉＯ2膜１０７の表面上およびパッド部開口部１０８の内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜１０５およびＡｌ配線１０９の形成材料であるＡｌ膜１１３を順次積層して成膜する。続けて、フォトレジスト法によりＡｌ配線１０９の配線パターンをＡｌ膜１１３の表面上にパターニングした後、ＲＩＥ法により、ＴａＮ膜１０５およびＡｌ膜１１３を加工し、不要なＴａＮ膜１０５およびＡｌ膜１１３を除去する。これにより、Ａｌ配線１０９を形成する。Ａｌ配線１０９のうち、ＴａＮ膜１０５を介してＣｕパッド部１０４ａに間接的に接触している部分がＡｌ配線１０９のパッド部１０９ａとなる。このＡｌパッド部１０９ａは、Ａｌ配線１０９が有する１個の大きなヴィアプラグ（コンタクトプラグ）とみなすことができる。
【００４０】
図１３（ａ），（ｂ）に示すように、この半導体装置１０１では、Ｃｕパッド部１０４ａおよびＡｌパッド部（Ａｌヴィアプラグ、Ａｌコンタクトプラグ）１０９ａにおいて、Ｃｕダマシン配線１０４とＡｌ配線１０９とが、ＴａＮ膜１０５を介して間接的に、かつ、略平面形状で接触している。すなわち、半導体装置１０１のパッド部１１０は、Ｃｕダマシン配線１０４とＡｌ配線１０９とがＴａＮ膜１０５を介して間接的に、かつ、略平面的に接触する構造に形成されている。なお、図１３（ｂ）は、図１３（ａ）中一点鎖線Ｘ−Ｘに沿って示す断面図である。
【００４１】
（第２比較例）
先ず、図１４（ａ），（ｂ）に示すように、図示しない各種電子回路を構成する能動領域や下層配線などが形成されたＳｉ基板２０２上に、ＣＶＤ法により、層間絶縁膜としてのＳｉＯ2膜２０３をその膜厚が約０．５μｍとなるまで成膜する。続けて、フォトレジスト法によりＣｕダマシン配線２０４の配線パターンをＳｉＯ2膜２０３の表面上にパターニングした後、ＣＦ系のガスを用いた異方性エッチング（ＲＩＥ法）によりＳｉＯ2膜２０３を加工してＣｕダマシン配線用凹部２１１を形成する。この際、図１４（ｂ）中ｄ２で示すＣｕダマシン配線用凹部２１１の深さが約０．４μｍとなるように、かつ、図１４（ａ）中ｗ２で示すＣｕダマシン配線用凹部２１１の幅が約０．２μｍとなるようにＳｉＯ2膜２０３を加工する。
【００４２】
次に、ＳｉＯ2膜２０３の表面上およびＣｕダマシン配線用凹部２１１の内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜２０５およびＣｕダマシン配線２０４の形成材料であるＣｕ膜２１２を順次積層して成膜する。Ｃｕ膜２１２は、ＴａＮ膜２０５の表面上に、先ず下地となる図示しないＣｕめっきシード層（膜）を成膜した後、ＴａＮ膜２０５およびＣｕめっきシード層を電極として、Ｃｕダマシン配線用凹部２１１の内側を埋めるように成膜される。続けて、ＣＭＰ法により、ＳｉＯ2膜２０３の表面上のＴａＮ膜２０５およびＣｕ膜２１２を研磨して除去する。これにより、ＴａＮ膜２０５およびＣｕ膜２１２をＳｉＯ2膜２０３内に埋め込み、Ｃｕダマシン配線２０４を形成する。
【００４３】
次に、ＳｉＯ2膜２０３およびＣｕダマシン配線２０４などの上に、ＣＶＤ法により、拡散防止膜（キャッピング層）としてのＳｉＮ膜２０６およびパッド部絶縁膜としてのＳｉＯ2膜２０７を順次積層して成膜する。続けて、ＲＩＥ法により、Ｃｕダマシン配線２０４のパッド部２０４ａ上のＳｉＮ膜２０６およびＳｉＯ2膜２０７を加工して、ダマシン配線用凹部２０８ａおよびヴィアホール（コンタクトホール）２０８ｂを形成する。この半導体装置２０１では、ヴィアプラグ２０９ｂは、ダマシン配線２０９ａと一体に形成される。すなわち、Ａｌダマシン配線２０９ａはいわゆるデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、ダマシン配線用凹部２０８ａをヴィアホール２０８ｂに連通させて一体に形成する。
【００４４】
また、この半導体装置２０１では、そのパッド部２１０を平面視における寸法が約４０μｍ×４０μｍとなるように形成する。そして、そのパッド部２１０内に、平面視における寸法が約１μｍ×１μｍであるヴィアプラグ２０９ｂを４００個形成する。したがって、Ｃｕパッド部２０４ａ上の約４０μｍ×４０μｍの範囲内に、平面視における寸法が約１μｍ×１μｍであるヴィアホール２０８ｂを４００個形成する。ただし、図１４（ａ）においては、ヴィアプラグ２０９ｂを３６個だけ描いて簡略して示す。
【００４５】
次に、ＳｉＯ2膜２０７の表面上、ならびにＡｌダマシン配線用凹部２０８ａおよびヴィアホール２０８ｂのそれぞれの内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜２０５、ならびにダマシン配線２０９ａおよびヴィアプラグ２０９ｂの形成材料であるＡｌ膜２１３を順次積層して成膜する。続けて、フォトレジスト法によりダマシン配線２０９の配線パターンをＡｌ膜２１３の表面上にパターニングした後、ＲＩＥ法により、ＴａＮ膜２０５およびＡｌ膜２１３を加工し、不要なＴａＮ膜２０５およびＡｌ膜２１３を除去する。これにより、ダマシン配線２０９ａは、ヴィアプラグ２０９ｂと一体に形成された、Ａｌデュアルダマシン配線２０９ａとして形成される。以下の説明において、Ａｌデュアルダマシン配線２０９ａを単にＡｌダマシン配線２０９ａと称することとする。Ａｌダマシン配線２０９ａのうち、Ａｌヴィアプラグ２０９ｂおよびＣｕパッド部２０４上のＡｌダマシン配線２０９ａが、Ａｌダマシン配線２０９のパッド部２０９ｃとなる。
【００４６】
図１４（ａ），（ｂ）に示すように、この半導体装置２０１では、４００個のＡｌヴィアプラグ２０９ｂは、それらの下端部においてＣｕパッド部２０４ａの上面とＴａＮ膜１０５を介して間接的に接触している。すなわち、半導体装置２０１のパッド部２１０は、第１比較例の半導体装置１０１のパッド部１１０に比べると、Ｃｕパッド部２０４ａとＡｌパッド部２０９ｃとがＴａＮ膜１０５を介して間接的に、かつ、略点接触する構造に形成されている。この結果、半導体装置２０１のパッド部２１０は、第１比較例の半導体装置１０１のパッド部１１０に比べて、Ｃｕダマシン配線２０４とＡｌダマシン配線２０９ａとの接触面積が低減されている。ただし、各Ａｌヴィアプラグ２０９ｂ同士の間、およびＣｕダマシン配線２０４とＡｌダマシン配線２０９ａとの間には、Ｃｕダマシン配線２０４とＡｌダマシン配線２０９ａとの密着性を確保するために、ＳｉＮ膜２０６およびＳｉＯ2膜２０７が残されて（保持されて）いる。なお、図１４（ｂ）は、図１４（ａ）中一点鎖線Ｙ−Ｙに沿って示す断面図である。
【００４７】
以上説明した第１〜第３のサンプルである半導体装置１４，１０１，２０１のそれぞれのパッド部１３，１１０，２１０（Ａｌパッド部１２ｃ，１０９ａ，２０９ｃ）に対して、機械的強度および電気的特性を調べる試験をそれぞれ同一条件下において行った。
【００４８】
先ず、第１の実施例である１００個の半導体装置１４に対して、パッド部１３（Ａｌパッド部１２ｃ）で機械的強度の評価を行った。すると、それらの全てのパッド部１３でＡｌダマシン配線１２ａとＣｕダマシン配線６との剥がれがないことが確認された。また、１００個の半導体装置１４に対して、それらの全てのパッド部１３でエレクトロマイグレーション（ＥＭ）耐性を評価した。すると、それらの全てのパッド部１３で許容電流密度が８ｍＡ／μｍ2あることが確認された。
【００４９】
次に、第１比較例である１００個の半導体装置１０１に対して、パッド部１１０（Ａｌパッド部１０９ａ）で機械的強度の評価を行った。すると、１０個の半導体装置１０１のパッド部１１０で、Ａｌダマシン配線１０９とＣｕダマシン配線１０４との間のＴａＮ膜１０５と、Ｃｕダマシン配線６の上面との界面で剥がれが生じていることが確認された。また、１００個の半導体装置１４に対して、それらの全てのパッド部１１０でエレクトロマイグレーション（ＥＭ）耐性を評価した。すると、それらの全てのパッド部１１０で許容電流密度が４ｍＡ／μｍ2と第１実施例に比較して低かった。それともに、寿命も短いことが確認された。
【００５０】
そして、第２比較例である１００個の半導体装置２０１に対して、パッド部２１０（Ａｌパッド部２０９ｃ）で機械的強度の評価を行った。すると、それらの全てのパッド部２１０でＡｌダマシン配線２０９とＣｕダマシン配線２０４との剥がれがないことが確認された。また、１００個の半導体装置２０１に対して、それらの全てのパッド部２１０でエレクトロマイグレーション（ＥＭ）耐性を評価した。すると、それらの全てのパッド部２１０で許容電流密度が２ｍＡ／μｍ2と第１比較例よりもさらに低かった。それともに、第１比較例と同様に寿命も短いことが確認された。
【００５１】
以上説明したように、この第１実施形態によれば、Ａｌデュアルダマシン配線１２ａは、その下面がＡｌパッド部１２ｃにおいてＣｕパッド部６ａ（Ｃｕダマシン配線６）の上面と間接的に接触するように形成されている。また、各Ａｌコンタクトプラグ１２ｂは、それらの外側面がＣｕパッド部６ａの内側面と間接的に接触するように形成されている。すなわち、各Ａｌプラグ部１２ｂは、その断面視がいわゆる楔形状または櫛歯形状に形成されており、Ｃｕパッド部６ａに嵌合している。この結果、Ａｌデュアルダマシン配線１２ａとＣｕダマシン配線６とは互いに立体的に、かつ、間接的に接触している。
【００５２】
このように、本実施形態に係る半導体装置１４では、そのパッド部１３においてＡｌデュアルダマシン配線１２ａとＣｕダマシン配線６との接触面積が増大されている。これにより、Ａｌ配線とＣｕ配線とがパッド部において互いに平面的に接触している従来技術に係る半導体装置に比べて、パッド部１３におけるＡｌデュアルダマシン配線１２ａとＣｕダマシン配線６との密着性（密着強度）が向上されている。また、パッド部１３において単位面積あたりの電流密度が小さくなり、エレクトロマイグレーションに対する耐性が向上されており、Ａｌデュアルダマシン配線１２ａとＣｕダマシン配線６との間の導電性が向上されている。
【００５３】
すなわち、半導体装置１４では、そのパッド部１３においてＡｌデュアルダマシン配線１２ａおよびＣｕダマシン配線６などの導電体同士の界面で剥がれが生じるおそれが殆ど無いとともに、適正なＥＭ耐性を確保することができる。したがって、本実施形態に係る半導体装置１４では、パッド部１３における配線同士の密着性および配線間の導電性の向上が図られており、信頼性が向上されている。また、本実施形態に係る半導体装置の製造方法によれば、以上説明した半導体装置１４を容易に製造できる。
【００５４】
（第２の実施の形態）
次に、本発明に係る第２実施形態を図５および図６を参照しつつ説明する。図５は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図６は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
【００５５】
本実施形態では、前述した第１実施形態と同様に、第２の配線をデュアルダマシン構造に形成する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００５６】
先ず、図５（ａ）に示すように、第１実施形態と同様の工程により、Ｃｕダマシン配線６などが形成されたＳｉＯ2膜２の上に、ＳｉＮ膜７およびＳｉＯ2膜８を順次積層して設ける。
【００５７】
次に、図５（ｂ）に示すように、Ｃｕパッド部６ａ上のＳｉＯ2膜８の上面からＣｕパッド部６ａ内の残存ＳｉＯ2膜２の内部にかけて、第２の配線用凹部２２ａおよびコンタクトホール２２ｂを形成する。前述した第１実施形態の第２の配線１２ａと同様に、本実施形態の第２の配線２５ａも、コンタクトプラグ２５ｂと一体に形成される。すなわち、第２の配線２５ａはデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、第２の配線用凹部２２ａをコンタクトホール２２ｂに連通させて一体に形成する。
【００５８】
具体的には、第２の配線用凹部２２ａおよびコンタクトホール２２ｂは、ＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、およびＣｕパッド部６ａ上のＳｉＯ2膜８をエッチングして除去することにより形成される。この際、第２の配線用凹部２２ａは、Ｃｕパッド部６ａの上方において、ＳｉＯ2膜８をその上面（表面）から内部（中間部）にかけて除去することにより形成される。すなわち、第２の配線用凹部２２ａは、ＳｉＯ2膜８を貫通しない形状に形成される。したがって、Ｃｕパッド部６ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残される。これにより、第２の配線２５ａは、その下面を第１の配線であるＣｕダマシン配線６のパッド部６ａの上面から離間されて形成される。
【００５９】
コンタクトホール２２ｂは、第２の配線用凹部２２ａの底部に連通するように、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、および残存ＳｉＯ2膜２ａ上のＳｉＯ2膜８をエッチングして除去することにより形成される。本実施形態のコンタクトホール２２ｂも、前述した第１実施形態のコンタクトホール９ｂと同様に、それらの底部（下端部）がＣｕパッド部６ａの下面（下端部）と略同じ高さに位置するように形成される。すなわち、コンタクトホール２２ｂは、Ｃｕパッド部６ａを貫通して形成される。また、第２の配線用凹部２２ａおよびコンタクトホール２２ｂは、第１実施形態の第２の配線用凹部９ａおよびコンタクトホール９ｂと同様に、どちらを先に形成しても構わない。
【００６０】
次に、図５（ｃ）に示すように、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部２２ａおよびコンタクトホール２２ｂのそれぞれの内側に、バリアメタル膜４とは別体のバリアメタル膜２３および第２の配線２５ａの形成材料を順次積層して設ける。具体的には、ＰＶＤ法により、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部２２ａおよびコンタクトホール２２ｂのそれぞれの内側に、先ずバリアメタル膜としてのＴａＮ膜２３を成膜する。続けて、同じくＰＶＤ法により、第２の配線用凹部２２ａおよびコンタクトホール２２ｂそれぞれの内側を埋めるように、ＴａＮ膜２３の表面上に第２の配線２５ａの形成材料としてのＡｌ膜２４を所望の膜厚になるまで成膜する。
【００６１】
次に、図６（ａ）に示すように、不要なＴａＮ膜２３およびＡｌ膜２４を除去する。具体的には、フォトレジスト法により、第２の配線２５ａの配線パターンをＡｌ膜２４の表面上にパターニングする。この後、ＲＩＥ法により、ＴａＮ膜２３およびＡｌ膜２４を加工し、不要なＴａＮ膜２３およびＡｌ膜２４を除去する。これにより、第２の配線用凹部２２ａ内にＴａＮ膜２３およびＡｌ膜２４が埋め込まれて、第２の配線２５ａが形成される。それとともに、コンタクトホール２２ｂ内にＴａＮ膜２３およびＡｌ膜２４が埋め込まれて、コンタクトプラグ２５ｂが形成される。この結果、第２の配線２５ａは、Ａｌを用いてコンタクトプラグ２５ｂと一体に形成されたデュアルダマシン構造に形成される。すなわち、Ｃｕダマシン配線６のパッド部６ａ上に、第２の配線２５ａとしての、Ａｌデュアルダマシン配線２５ａが形成される。以下の説明において、Ａｌデュアルダマシン配線２５ａのうち、Ａｌコンタクトプラグ２５ｂおよびＣｕパッド部６ａ上のＡｌデュアルダマシン配線２５ａをＡｌパッド部２５ｃと称することとする。また、Ａｌデュアルダマシン配線２５ａを単にＡｌダマシン配線２５ａと称することとする。
【００６２】
以後、予め決められている所定の工程を経て、図６（ａ），（ｂ）に示す所望の半導体装置２１を得る。すなわち、Ａｌパッド部２５ｃの下面がＣｕパッド部６ａの上面から離間されているとともに、Ａｌパッド部２５ｃとＣｕパッド部６ａとがＡｌコンタクトプラグ２５ｂを介して立体的に接触した（接続された）構造からなるパッド部２６を有する半導体装置２１を得る。Ａｌダマシン配線２５ａとＣｕダマシン配線６とは、各Ａｌコンタクトプラグ２５ｂを介して電気的に接続されている。なお、図６（ａ）は、図６（ｂ）中一点鎖線Ｅ−Ｅに沿って示す断面図である。
【００６３】
以上説明したように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、Ｃｕパッド部６ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残されている。すなわち、Ａｌパッド部２５ｃの下面とＣｕパッド部６ａの上面との間には、ＳｉＮ膜７およびＳｉＯ2膜８からなる絶縁膜の積層膜が挟まれている（保持されている）。これにより、Ｃｕパッド部６ａとＡｌパッド部２５ｃとの密着性（密着力）がより向上されている。すなわち、半導体装置２１のパッド部２６における耐久性および信頼性がより向上されている。
【００６４】
（第３の実施の形態）
次に、本発明に係る第３実施形態を図７〜図９を参照しつつ説明する。図７および図８は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図９は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
【００６５】
本実施形態では、前述した第１および第２実施形態と異なり、第２の配線をいわゆるシングルダマシン構造に形成する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００６６】
先ず、図７（ａ）に示すように、第１および第２の実施形態と同様の工程により、Ｃｕダマシン配線６などが形成されたＳｉＯ2膜２の上に、ＳｉＮ膜７およびＳｉＯ2膜８を順次積層して設ける。続けて、Ｃｕパッド部６ａ上のＳｉＯ2膜８からＣｕパッド部６ａ内の残存ＳｉＯ2膜２ａにかけて、コンタクトホール３２ｂを形成する。第１実施形態の第２の配線１２ａおよび第２実施形態の第２の配線２５ａと異なり、本実施形態の第２の配線３５ａは、コンタクトプラグ３５ｂと別体に形成される。すなわち、第２の配線３５ａはいわゆるシングルダマシン構造（シングルダマシン配線）に形成される。したがって、コンタクトホール３２ｂを、第２の配線用凹部３２ａと別体に形成する。具体的には、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７およびＳｉＯ2膜８を貫通するように、ＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、および残存ＳｉＯ2膜２ａ上のＳｉＯ2膜８をエッチングして除去する。これにより、コンタクトホール３２ｂが形成される。本実施形態のコンタクトホール３２ｂも、前述した第１および第２の各実施形態のコンタクトホール９ｂ，２２ｂと同様に、それらの底部（下端部）がＣｕパッド部６ａの下面（下端部）と略同じ高さに位置するように形成される。すなわち、コンタクトホール３２ｂは、Ｃｕパッド部６ａを貫通して形成される。
【００６７】
次に、図７（ｂ）に示すように、ＳｉＯ2膜８の表面上およびコンタクトホール３２ｂの内側に、バリアメタル膜４とは別体のバリアメタル膜３３、およびコンタクトプラグ３５ｂの形成材料を順次積層して設ける。具体的には、ＰＶＤ法により、ＳｉＯ2膜８の表面上およびコンタクトホール３２ｂの内側に、先ずバリアメタル膜としてのＴａＮ膜３３を成膜する。続けて、同じくＰＶＤ法により、コンタクトホール３２ｂの内側を埋めるように、ＴａＮ膜３３の表面上にコンタクトプラグ３５ｂの形成材料としてのＡｌ膜３４（第２の導電材料）を所望の膜厚になるまで成膜する。
【００６８】
次に、図７（ｃ）に示すように、不要なＴａＮ膜３３およびＡｌ膜３４を除去する。具体的には、ＣＭＰ法により、ＳｉＯ2膜８の表面上の不要なＴａＮ膜３３およびＡｌ膜３４を研磨して除去する。これにより、コンタクトホール３２ｂ内にＴａＮ膜３３およびＡｌ膜３４が埋め込まれて、コンタクトプラグ３５ｂが形成される。
【００６９】
次に、図８（ａ）に示すように、コンタクトプラグ３５ｂなどが形成されたＳｉＯ2膜８の表面上に、例えばＣＶＤ法により第３の絶縁膜３６を所望の膜厚になるまで成膜する。本実施形態では、第３の絶縁膜３６としてＳｉＯ2膜を採用する。
【００７０】
次に、図８（ｂ）に示すように、コンタクトプラグ３５ｂの上方、すなわちＣｕパッド部６ａの上方に第２の配線用凹部３２ａを形成する。具体的には、ＳｉＯ2膜８およびコンタクトプラグ３５ｂの表面を露出するように、例えばＲＩＥ法により、Ｃｕパッド部６ａの上方のＳｉＯ2膜３６のみをエッチングして除去する。これにより、ＳｉＯ2膜３６を貫通して第２の配線用凹部３２ａが形成される。また、Ｃｕパッド部６ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残される。これにより、第２の配線３５ａは、その下面を第１の配線であるＣｕダマシン配線６のパッド部６ａの上面から離間されて形成される。
【００７１】
次に、図８（ｃ）に示すように、ＳｉＯ2膜３６の表面上および第２の配線用凹部３２ａの内側に、第２の配線３５ａの形成材料を設ける。具体的には、ＳｉＯ2膜８の表面上および第２の配線用凹部３２ａの内側に、ＰＶＤ法により、第２の配線３５ａの形成材料である第３の導電材料の膜３７を所望の膜厚になるまで成膜する。本実施形態では、第２の配線３５ａをコンタクトプラグ３５ｂと同じ材料であるＡｌにより形成する。したがって、第３の導電材料は、第２の導電材料と同じＡｌとする。すなわち、ＳｉＯ2膜８の表面上および第２の配線用凹部３２ａの内側には、Ａｌ膜３７が成膜される。また、本実施形態では、第２の配線３５ａとコンタクトプラグ３５ｂとを共にＡｌにより形成するので、第２の配線３５ａの周囲には、バリアメタル膜を形成する必要は無い。
【００７２】
次に、図９（ａ）に示すように、不要なＡｌ膜３７を除去する。具体的には、フォトレジスト法により、第２の配線３５ａの配線パターンをＡｌ膜３７の表面上にパターニングする。この後、ＲＩＥ法により、Ａｌ膜３７を加工し、不要なＡｌ膜３７を除去する。これにより、第２の配線用凹部３２ａ内にＡｌ膜３７が埋め込まれて、第２の配線３５ａが形成される。この結果、第２の配線３５ａは、Ａｌを用いてコンタクトプラグ３５ｂと別体に形成された、いわゆるシングルダマシン構造に形成される。すなわち、Ｃｕダマシン配線６のパッド部６ａ上に、第２の配線３５ａとしての、Ａｌシングルダマシン配線３５ａが形成される。以下の説明において、Ａｌシングルダマシン配線３５ａのうち、Ａｌコンタクトプラグ３５ｂおよびＣｕパッド部６ａ上のＡｌシングルダマシン配線３５ａをＡｌパッド部３５ｃと称することとする。また、Ａｌシングルダマシン配線３５ａを単にＡｌダマシン配線３５ａと称することとする。
【００７３】
以後、予め決められている所定の工程を経て、図９（ａ），（ｂ）に示す所望の半導体装置３１を得る。すなわち、Ａｌダマシン配線３５ａがシングルダマシン構造に形成されているとともに、Ａｌパッド部３５ｃの下面がＣｕパッド部６ａの上面から離間されており、かつ、Ａｌパッド部３５ｃとＣｕパッド部６ａとがＡｌコンタクトプラグ３５ｂを介して立体的に接触した（接続された）構造からなるパッド部３８を有する半導体装置３１を得る。Ａｌダマシン配線３５ａとＣｕダマシン配線６とは、各Ａｌコンタクトプラグ３５ｂを介して電気的に接続されている。なお、図９（ａ）は、図９（ｂ）中一点鎖線Ｆ−Ｆに沿って示す断面図である。
【００７４】
以上説明したように、この第３実施形態によれば、第２の配線としてのＡｌダマシン配線３５ａがシングルダマシン構造に形成されていても、前述した第１および第２の各実施形態と同様の効果を得ることができる。
【００７５】
（第４の実施の形態）
次に、本発明に係る第４実施形態を図１０〜図１２を参照しつつ説明する。図１０および図１１は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図１２は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
【００７６】
本実施形態では、前述した第１および第２の各実施形態と同様に、第２の配線をデュアルダマシン構造に形成する。ただし、コンタクトプラグを１個だけ形成する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００７７】
先ず、図１０（ａ）に示すように、第１実施形態と同様の工程により、Ｓｉ基板１の表面上にＳｉＯ2膜２を成膜する。続けて、フォトレジスト法により、第１の配線４５の配線パターンをＳｉＯ2膜２上にパターニングした後、ＲＩＥ法によりＳｉＯ2膜２を加工して第１の配線用凹部４２を形成する。この際、第１の配線のパッド部用凹部４２ａの内側に、略四角柱形状の残存ＳｉＯ2膜２ａが１本だけ形成されるようにＳｉＯ2膜２をエッチングする。
【００７８】
次に、図１０（ｂ）に示すように、ＰＶＤ法により、ＳｉＯ2膜２の表面上、第１の配線用凹部４２およびパッド部用凹部４２ａの内側に、先ずバリアメタル膜としてのＴａＮ膜４３を成膜する。続けて、同じくＰＶＤ法により、ＴａＮ膜４３の表面上に、第１の配線４５の下地となる図示しないＣｕめっきシード層（膜）を成膜する。この後、第１の配線用凹部４２およびパッド部用凹部４２ａのそれぞれの内側を埋めるように、ＴａＮ膜４３およびＣｕめっきシード層を電極として、Ｃｕめっきシード層の表面上に第１の配線の形成材料としてのＣｕ膜４４（第１の導電材料）を成膜する。
【００７９】
次に、図１０（ｃ）に示すように、ＣＭＰ法により、ＳｉＯ2膜２の表面上の不要なＴａＮ膜４３およびＣｕ膜４４を研磨して除去する。これにより、第１の配線用凹部４２およびパッド部用凹部４２ａの内側にＴａＮ膜４３およびＣｕ膜４４を埋め込んで、第１の配線としてのＣｕダマシン配線４５およびそのＣｕパッド部４５ａを形成する。Ｃｕダマシン配線４５とＣｕパッド部４５ａとは並行して形成される。
【００８０】
次に、図１０（ｄ）に示すように、Ｃｕダマシン配線４５などが形成されたＳｉＯ2膜２の表面上に、ＣＶＤ法により、ＳｉＮ膜７および第２の絶縁膜としてのＳｉＯ2膜８を順次積層して設ける。
【００８１】
次に、図１１（ａ）に示すように、Ｃｕパッド部４５ａ上のＳｉＯ2膜８からＣｕパッド部４５ａ内の残存ＳｉＯ2膜２ａにかけて、コンタクトホール４６ｂを形成する。具体的には、ＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、および残存ＳｉＯ2膜２ａ上のＳｉＯ2膜８をエッチングして除去する。これにより、コンタクトホール４６ｂが形成される。本実施形態のコンタクトホール４６ｂも、前述した第１〜第３の各実施形態のコンタクトホール９ｂ，２２ｂ，３２ｂと同様に、その底部（下端部）がＣｕパッド部４５ａの下面（下端部）と略同じ高さに位置するように形成される。すなわち、コンタクトホール４６ｂは、Ｃｕパッド部４５ａを貫通して形成される。
【００８２】
次に、図１１（ｂ）に示すように、コンタクトホール４６ｂの上方に第２の配線用凹部４６ａを形成する。前述した第１および第２の各実施形態の第２の配線１２ａ，２５ａと同様に、本実施形態の第２の配線４９ａも、コンタクトプラグ部４９ｂと一体に形成される。すなわち、第２の配線４９ａはデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、第２の配線用凹部４６ａをコンタクトホール４６ｂに連通させて一体に形成する。具体的には、コンタクトホール４６ｂの開口部を広げるように、ＲＩＥ法により、ＳｉＯ2膜８をその上面（表面）から内部（中間部）にかけてエッチングして除去する。これにより、コンタクトホール４６ｂの上端部と連通する第２の配線用凹部４６ａが形成される。
【００８３】
第２の配線用凹部４６ａは、ＳｉＯ2膜８を貫通しない形状に形成される。したがって、Ｃｕパッド部４５ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残される。これにより、第２の配線４９ａは、その下面を第１の配線であるＣｕダマシン配線６のパッド部４５ａの上面から離間されて形成される。また、第２の配線用凹部４６ａおよびコンタクトホール４６ｂは、第１実施形態の第２の配線用凹部９ａおよびコンタクトホール９ｂ、ならびに第２実施形態の第２の配線用凹部２２ａおよびコンタクトホール２２ｂと同様に、どちらを先に形成しても構わない。
【００８４】
次に、図１１（ｃ）に示すように、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部４６ａおよびコンタクトホール４６ｂのそれぞれの内側に、バリアメタル膜４３とは別体のバリアメタル膜４７および第２の配線４９ａの形成材料を順次積層して設ける。具体的には、ＰＶＤ法により、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部４６ａおよびコンタクトホール４６ｂのそれぞれの内側に、先ずバリアメタル膜としてのＴａＮ膜４７を成膜する。続けて、同じくＰＶＤ法により、第２の配線用凹部４６ａおよびコンタクトホール４６ｂのそれぞれの内側を埋めるように、ＴａＮ膜４７の表面上に第２の配線４９ａの形成材料としてのＡｌ膜４８（第２の導電材料）を所望の膜厚になるまで成膜する。
【００８５】
次に、図１２（ａ）に示すように、不要なＴａＮ膜４７およびＡｌ膜４８を除去する。具体的には、フォトレジスト法により、第２の配線４９ａの配線パターンをＡｌ膜４８の表面上にパターニングする。この後、ＲＩＥ法により、ＴａＮ膜４７およびＡｌ膜４８を加工し、不要なＴａＮ膜４７およびＡｌ膜４８を除去する。これにより、第２の配線用凹部４６ａ内にＴａＮ膜４７およびＡｌ膜４８が埋め込まれて、第２の配線４９ａが形成される。それとともに、コンタクトホール４６ｂ内にＴａＮ膜４７およびＡｌ膜４８が埋め込まれて、コンタクトプラグ４９ｂが形成される。この結果、第２の配線４９ａは、Ａｌを用いてコンタクトプラグ４９ｂと一体に形成されたデュアルダマシン構造に形成される。すなわち、Ｃｕダマシン配線４５のパッド部４５ａ上に、第２の配線４９ａとしての、Ａｌデュアルダマシン配線４９ａが形成される。以下の説明において、Ａｌデュアルダマシン配線４９ａのうち、Ａｌコンタクトプラグ４９ｂおよびＣｕパッド部４５ａ上のＡｌデュアルダマシン配線４９ａをＡｌパッド部４９ｃと称することとする。また、Ａｌデュアルダマシン配線４９ａを単にＡｌダマシン配線４９ａと称することとする。
【００８６】
以後、予め決められている所定の工程を経て、図１２（ａ），（ｂ）に示す所望の半導体装置４１を得る。すなわち、Ａｌパッド部４９ｃの下面がＣｕパッド部４５ａの上面から離間されているとともに、Ａｌパッド部４９ｃとＣｕパッド部４５ａとが一本のＡｌコンタクトプラグ４９ｂを介して立体的に接触した（接続された）構造からなるパッド部５０を有する半導体装置４１を得る。Ａｌダマシン配線４９ａとＣｕダマシン配線６とは、一本のＡｌコンタクトプラグ４９ｂを介して電気的に接続されている。なお、図１２（ａ）は、図１２（ｂ）中一点鎖線Ｇ−Ｇに沿って示す断面図である。
【００８７】
以上説明したように、この第４実施形態によれば、Ａｌコンタクトプラグ４９ｂがたとえ一本であっても、Ａｌダマシン配線４９ａとＣｕダマシン配線４５とが互いに立体的に接続されているとともに、Ａｌパッド部４９ｃの下面とＣｕパッド部６ａの上面との間に絶縁膜が挟まれて（保持されて）いるので、前述した第１〜第３の各実施形態と同様の効果を得ることができる。
【００８８】
なお、本発明に係る半導体装置およびその製造方法は、前述した第１〜第４の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００８９】
例えば、コンタクトプラグの長さは、第１の配線の厚さと略同じ大きさには限られない。コンタクトプラグの長さは、第１の配線の厚さより短くても、あるいは長くても構わない。第２の配線と第１の配線とが互いに立体的に接触できる長さに形成されていればよい。ただし、コンタクトプラグの長さを、第１の配線の厚さより長く形成することにより、コンタクトプラグを第１の絶縁膜に間接的に接触させて、第２の配線と第１の配線との密着性（密着力）をより向上させることができる。
【００９０】
また、コンタクトプラグの形状は、四角柱形状には限られない。円柱形状、楕円柱形状、三角柱形状、あるいは多角柱形状でも構わない。さらに、第２の配線のプラグ部は、例えばその平面視において、直線形状あるいは非直線形状からなる所定の文字、図形、あるいは数字などを模した形状に形成されても構わない。第２の配線と第１の配線とが互いに立体的に接触できる形状に形成されていればよい。コンタクトプラグの数も適宜、適正な値に設定して構わない。
【００９１】
また、第２の配線はアルミニウム単体で形成される必要は無い。第２の配線は、導電性が高く、かつ、酸化され難い材料により形成されていればよい。例えば、第２の配線のうち、大気中に露出される本体部をアルミニウムを含む化合物により形成しても構わない。また、第３実施形態のシングルダマシン構造を有する第２の配線では、その本体部とプラグ部とを互いに異なる材料により形成しても構わない。
【００９２】
さらに、第１の配線のパッド部およびその内部に形成されるコンタクトホールは、前述した第１〜第４の各実施形態とは異なる工程によって形成しても構わない。例えば、第１の配線のパッド部を形成する際に、パッド部用凹部内の第１の絶縁膜を全て除去する。そして、パッド部用凹部内を全て第１の導電材料により埋め込んで第１の配線のパッド部を形成する。この段階において、第１の配線のパッド部内には第１の絶縁膜は残っていない。この後、第１の配線のパッド部に所望の大きさ、形状、および個数のコンタクトホールを形成する。コンタクトホールは、第１の配線のパッド部の上に第２の絶縁膜などを設ける前に形成しても構わない。この場合、第１の配線のパッド部の所定の箇所をエッチングなどにより削ってコンタクトホールを形成する。続けて、第１の配線のパッド部の上に第２の絶縁膜などを設けた後、コンタクトホールに連通するように第２の絶縁膜をエッチングにより削って第２の配線用凹部を形成する。コンタクトホールの内部が第２の絶縁膜などによって埋められている（塞がれている）場合には、それらも併せて削ればよい。このような工程により、前述した第１〜第４の各実施形態と同様に、所望のコンタクトホールおよび第２の配線用凹部を形成することができる。
【００９３】
あるいは、第１の配線のパッド部の上に第２の絶縁膜などを設ける前に、コンタクトホールの内部が第２の絶縁膜などによって埋められないようにコンタクトホール上にマスク材を設ける。続けて、第１の配線のパッド部の上に第２の絶縁膜などを設けた後、コンタクトホールに連通するように第２の絶縁膜およびマスク材などをエッチングにより削って第２の配線用凹部を形成する。このような工程によっても、前述した第１〜第４の各実施形態と同様に、所望のコンタクトホールおよび第２の配線用凹部を形成することができる。
【００９４】
さらには、第１の配線のパッド部の上に第２の絶縁膜などを設けた後、第１の配線のパッド部の所定の箇所をその上方の第２の絶縁膜などともにエッチングする。これにより、コンタクトホールの内部が第２の絶縁膜などによって埋められるおそれが殆どない状態で所望のコンタクトホールを形成できる。この後、コンタクトホールに連通するように第２の絶縁膜およびマスク材などをエッチングにより削って第２の配線用凹部を形成する。このような工程によっても、前述した第１〜第４の各実施形態と同様に、所望のコンタクトホールおよび第２の配線用凹部を形成することができる。
【００９５】
【発明の効果】
本発明に係る半導体装置によれば、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上が図られており、信頼性が向上されている。
【００９６】
また、本発明に係る半導体装置の製造方法によれば、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上を図ることにより、信頼性が向上された半導体装置を容易に製造できる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図２】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図３】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図４】第１実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図５】第２実施形態に係る半導体装置の製造方法を示す工程断面図。
【図６】第２実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図７】第３実施形態に係る半導体装置の製造方法を示す工程断面図。
【図８】第３実施形態に係る半導体装置の製造方法を示す工程断面図。
【図９】第３実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図１０】第４実施形態に係る半導体装置の製造方法を示す工程断面図。
【図１１】第４実施形態に係る半導体装置の製造方法を示す工程断面図。
【図１２】第４実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図１３】従来の技術に係る半導体装置を示す平面図および断面図。
【図１４】従来の技術に係る他の半導体装置を示す平面図および断面図。
【符号の説明】
１…Ｓｉ基板
２…ＳｉＯ2膜（第１の絶縁膜）
３…第１の配線用凹部
３ａ…第１の配線のパッド部用凹部
３，４４…Ｃｕ膜（第１の導電材料）
６，４５…Ｃｕダマシン配線（第１の配線）
６ａ，４５ａ…Ｃｕダマシン配線のパッド部（第１の配線のパッド部）
８…ＳｉＯ2膜（第２の絶縁膜）
９ａ，２２ａ，３２ａ，４６ａ…第２の配線用凹部
９ｂ，２２ｂ，３２ｂ，４６ｂ…コンタクトプラグ用凹部
１１，２４，３４，４８…Ａｌ膜（第２の導電材料）
１２ａ，２５ａ，４９ａ…Ａｌデュアルダマシン配線（第２の配線）
１２ｂ，２５ｂ，３５ｂ，４９ｂ…Ａｌコンタクトプラグ（コンタクトプラグ）
１２ｃ，２５ｃ，３５ｃ，４９ｃ…Ａｌダマシン配線のパッド部（第２の配線のパッド部）
３５ａ…Ａｌシングルダマシン配線（第２の配線）
３６…ＳｉＯ2膜（第２の絶縁膜）
３7…Ａｌ膜（第３の導電材料）
【発明の属する技術分野】
本発明は、半導体装置の信頼性を向上させる技術に係り、特に半導体装置のパッド部の構造の改良を図った半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体基板（Ｓｉウェーハ）に形成されている各種半導体素子は、通常、配線（メタル配線）により電気的に接続される。このメタル配線を形成する方法としては、例えばＳｉウェーハ上の絶縁膜にパターニングおよび異方性エッチングを施して溝を形成した後、この溝の内部に配線の材料となる銅（Ｃｕ）を埋め込む方法がある。このような方法で形成されたメタル配線は、一般にＣｕダマシン配線と呼ばれる。
【０００３】
一般に、Ｃｕダマシン配線はその表面が酸化され易い。例えば半導体素子上に形成されたＣｕダマシン配線のパッド部にボンディングを行う場合、Ｃｕダマシン配線の表面が酸化されると、パッド部とボンディング部材との接点における電気抵抗が上昇し易い。また、一般にＣｕダマシン配線は柔らかいので、Ｃｕダマシン配線のパッド部にその上方から電気的測定を行うためのプローブの針を落とすと、Ｃｕダマシン配線の表面に針が刺さり易い。そして、その針跡で酸化が進み、電気抵抗が上昇し易い。したがって、通常はＣｕダマシン配線よりも酸化され難く、かつ、硬いアルミニウム（Ａｌ）配線を用いて、Ｃｕダマシン配線の上に最上層配線を形成する。すなわち、パッド部をＣｕダマシン配線ではなく、Ａｌ配線により形成する。
【０００４】
ところが、Ｃｕダマシン配線とＡｌ配線との接触部（接続部）では、ＣｕがＡｌ内に浸透し易い。このため、ＣｕのＡｌ内への浸透を抑制するバリア性の高い物質を素材とするバリアメタル膜（ＢＭ膜）を、Ｃｕダマシン配線とＡｌ配線との間に設ける必要がある。一般に、Ｃｕダマシン配線とＡｌ配線との間のバリアメタル膜はＴａＮを用いて形成される。しかし、ＴａＮからなるバリアメタル膜（ＴａＮ膜）を介してＣｕダマシン配線とＡｌ配線とを接続すると、その接続部が剥がれ易い。以下、図面を参照しつつ簡潔に説明する。
【０００５】
図１３に示す半導体装置１０１では、半導体基板１０２の上に設けられた第ｎ層目（ｎは１以上の整数）の層間絶縁膜１０３の内部にＣｕダマシン配線１０４およびＴａＮバリアメタル膜１０５が形成されている。Ｃｕダマシン配線１０４および層間絶縁膜１０３の上には、拡散防止膜１０６および最上層の絶縁膜１０７が積層されて設けられている。そして、拡散防止膜１０６および絶縁膜１０７を貫通して形成されたパッド部開口部１０８付近に、Ａｌ配線１０９が形成されている。Ａｌ配線１０９は、その下面がＣｕダマシン配線１０４の上面とＴａＮバリアメタル膜１０５を介して間接的に、かつ、平面的に接触するように形成されている。このように、半導体装置１０１のパッド部１１０は、Ｃｕダマシン配線１０４と、その直上にＣｕダマシン配線１０４と平面的に接触するように設けられたＡｌ配線１０９とによって形成されている。なお、図１３（ｂ）は、図１３（ａ）中一点鎖線Ｘ−Ｘに沿って示す断面図である。
【０００６】
半導体装置１０１のパッド部１１０に、図示しないプローブ針を落とす。すると、Ｃｕダマシン配線１０４とＡｌ配線１０９とが、それらの接触部（接続部）において剥がれることがある。このような配線同士の剥がれを抑制するために、パッド部が図１４に示す構造からなる半導体装置２０１がある（例えば特許文献１参照）。
【０００７】
半導体装置２０１では、前述した半導体装置１０１と同様に半導体基板２０２の上に第ｎ層目の層間絶縁膜２０３、Ｃｕダマシン配線２０４、およびＴａＮバリアメタル膜２０５が設けられている。Ｃｕダマシン配線２０４および層間絶縁膜２０３の上には、拡散防止膜２０６および最上層の絶縁膜２０７が積層されて設けられている。Ｃｕダマシン配線２０４の上方には、Ｃｕダマシン配線２０４の上面とＴａＮバリアメタル膜２０５を介して間接的に接触するようにＡｌダマシン配線２０９が形成されている。ただし、Ａｌダマシン配線２０９は、配線本体部２０９ａと、配線本体部２０９ａに一体に形成されたヴィアプラグ２０９ｂとから形成されている。また、ヴィアプラグ２０９ｂは、１個の大きいヴィアプラグではなく、複数個に分割されて小さく形成されている。各ヴィアプラグ２０９ｂは、ヴィアホール２０８ｂ内にＡｌ膜２１３を成膜して形成されている。各ヴィアプラグ２０９ｂは、その下端面においてＣｕダマシン配線２０４の上面と間接的に接触している。このように、半導体装置２０１のパッド部２１０は、Ａｌダマシン配線本体部２０９ａ、各Ａｌヴィアプラグ２０９ｂ、およびＣｕダマシン配線２０４によって形成されている。なお、図１４（ｂ）は、図１４（ａ）中一点鎖線Ｙ−Ｙに沿って示す断面図である。
【０００８】
この半導体装置２０１のように、パッド部２０９におけるＣｕダマシン配線２０４とＡｌダマシン配線２０９との剥がれを防止するためには、配線同士が平面的に接触しない構造を採用することが有効である。それとともに、Ｃｕダマシン配線２０４とＡｌダマシン配線２０９との間、および各Ａｌヴィアプラグ２０９ｂ同士の間に絶縁膜２０６，２０７を保持して、配線同士の密着性を高める構造を採用することが有効である。
【０００９】
【特許文献１】
特開平１０−９８０３９号公報
【００１０】
【発明が解決しようとする課題】
しかし、一般にパッド部は電源線に直結される配線となる場合が多い。この場合、基板に形成されている半導体素子によっては、パッド部に大電流を流す可能性がある。半導体装置１０１に比べると、半導体装置２０１では、Ｃｕダマシン配線２０４とＡｌ配線２０７との接触面積が低減されている。このため、半導体装置１０１のパッド部１１０に比べると、半導体装置２０１のＡｌパッド部２１０は、例えばエレクトロマイグレーション（ＥＭ）に対する耐性が劣化しているおそれがある。
【００１１】
また、絶縁膜を加工して形成したヴィアホール（Via hole）および溝にＣｕダマシン配線を形成することによって半導体素子上に多層配線を形成する場合、この多層配線に長時間電流を流すと、ヴィアプラグで導通不良が発生するおそれがある。これは、Ｃｕダマシン配線とヴィアプラグとの界面で、電子の流れる向きにＣｕが移動することに起因するエレクトロマイグレーションが発生することによる。エレクトロマイグレーション不良は、Ｃｕ配線とヴィアプラグとの間のＴａＮバリアメタル膜の界面で発生し易い。特に、バリアメタル膜を介して電子がヴィアプラグ側から下層のＣｕダマシン配線側に流れる際に、ヴィアプラグ直下の下層Ｃｕダマシン配線中のＣｕが移動することによるエレクトロマイグレーション不良が発生し易い。その中でも、特に電界が集中し易いヴィアプラグの角部においてＣｕが移動して導通不良が発生する。したがって、エレクトロマイグレーション耐性を上げるためには、バリアメタル膜を介した下層のＣｕダマシン配線とヴィアプラグとの接触面積を大きくすることが課題となる。
【００１２】
本発明は、以上説明したような課題を解決するためになされたものであり、その目的とするところは、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上が図られており、信頼性を向上された半導体装置、およびそのような半導体装置を容易に製造できる半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】
前記課題を解決するために、本発明の一態様に係る半導体装置は、基板上に設けられた第１の絶縁膜の第１の配線用凹部に埋め込まれている第１の配線およびこの第１の配線に接続され、かつ、前記第１の配線よりも平面視における面積が大きい第１のパッド部と、前記第１の絶縁膜および前記第１の配線上に設けられた第２の絶縁膜と、この第２の絶縁膜の第２のパッド部用の凹部内に形成され、前記第１のパッド部の上方に設けられている第２のパッド部と、この第２のパッド部の下面から前記第１のパッド部の内部に達して設けられているとともに、側面を前記第１のパッド部に電気的に接続された複数本のコンタクトプラグと、を具備することを特徴とするものである。
【００１４】
この半導体装置においては、第１の配線よりも平面視における面積が大きく形成されて第１の配線に接続された第１のパッド部の上方に第２のパッド部が設けられているとともに、その第２のパッド部の下面から第１のパッド部の内部に達して、かつ、側面を第１のパッド部に電気的に接続されて複数本のコンタクトプラグが設けられている。これにより、第１のパッド部と第２のパッド部とが互いに立体的に接触できる。したがって、第１のパッド部と第２のパッド部との接触面積が増大されて、第１のパッド部と第２のパッド部との密着性が向上されている。それとともに、第１のパッド部と第２のパッド部との単位面積当たりの電流密度が小さくなり、例えばエレクトロマイグレーションに対する耐性が向上されている。すなわち、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上が図られており、信頼性が向上されている。
【００１５】
また、前記課題を解決するために、本発明の他の態様に係る半導体装置の製造方法は、基板上に設けられた第１の絶縁膜に第１の配線およびこの第１の配線に接続される第１のパッド部を設けるとともに、前記第１の絶縁膜上に設けられた第２の絶縁膜に複数本のコンタクトプラグを介して前記第１のパッド部に接続される第２のパッド部を設ける工程であって、前記第１の絶縁膜に、前記第１の配線用の凹部と、この第１の配線用凹部に連続し前記第１の配線用の凹部よりも平面視における面積が大きく、かつ、内側の複数箇所に前記第１の絶縁膜が選択的に残された前記第１のパッド部用凹部を形成する工程と、前記第１の配線用凹部および前記第１のパッド部用凹部の内側に第１の導電材料を埋め込んで前記第１の配線および前記第１のパッド部を形成する工程と、前記第１の配線および前記第１のパッド部が埋め込まれた前記第１の絶縁膜上に前記第２の絶縁膜を設ける工程と、前記第１のパッド部上の前記第２の絶縁膜および前記第１のパッド部の内側の複数箇所に残された前記第１の絶縁膜を除去して、前記第２のパッド部用の凹部および複数個のコンタクトホールを形成する工程と、前記第２のパッド部用凹部および前記各コンタクトホールの内側に第２の導電材料を埋め込んで、前記第１のパッド部の上方に前記第２のパッド部を形成するとともに、前記第２のパッド部の下面から前記第１のパッド部の内部に達して、かつ、側面を前記第１のパッド部に電気的に接続される前記各コンタクトプラグを形成する工程と、を含むことを特徴とするものである。
【００１７】
この半導体装置の製造方法においては、第１の配線よりも平面視における面積が大きい第１のパッド部を、その内側の複数箇所に第１の絶縁膜を選択的に残しつつ第１の配線に接続して形成する。この後、第１のパッド部の内側に残された第１の絶縁膜を除去して形成されたコンタクトホールの内側に、第２の導電材料を埋め込む。これにより、第１のパッド部と第１のパッド部の上方に設けられる第２のパッド部とを電気的に接続する複数本のコンタクトプラグを、第２のパッド部の下面から第１のパッド部の内部に達して、かつ、側面を第１のパッド部に電気的に接続させて形成する。この結果、第１のパッド部と第２のパッド部とは互いに立体的に接触する。したがって、第１のパッド部と第２のパッド部との接触面積が増大されて、第１のパッド部と第２のパッド部との密着性が向上される。それとともに、第１のパッド部と第２のパッド部との単位面積当たりの電流密度が小さくなり、例えばエレクトロマイグレーションに対する耐性が向上される。すなわち、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上を図って、半導体装置の信頼性を向上できる。
【００１８】
【発明の実施の形態】
以下、本発明の詳細を図示の実施形態によって説明する。
【００１９】
（第１の実施の形態）
先ず、本発明に係る第１実施形態を図１〜図４を参照しつつ説明する。図１〜図３は、本実施形態に係る半導体装置の製造方法を示す工程断面図および平面図である。図４は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００２０】
先ず、図１（ａ）に示すように、図示しない各種電子回路を構成する能動領域や下層配線などが形成されたシリコン基板（Ｓｉ基板、半導体基板）１上に、第１の絶縁膜としての第ｎ層目（ｎは１以上の整数）の層間絶縁膜２を設ける。具体的には、例えばＣＶＤ法により、Ｓｉ基板１の表面上に第１層目の層間絶縁膜２をその膜厚が約０．５μｍとなるまで成膜する。本実施形態では、層間絶縁膜２としてＳｉＯ2膜を採用する。また、本実施形態では、Ｓｉ基板１上に層間絶縁膜２を１層設けることとするが、層間絶縁膜２を複数層に積層して設けるとともに、各層間絶縁膜２内に配線を形成して多層配線構造を構成しても構わない。このような多層配線構造の場合、その最上層の層間絶縁膜２に後述する第１の配線６を形成するものとする。
【００２１】
次に、図１（ｂ），（ｃ）に示すように、ＳｉＯ2膜２に第１の配線６を形成するための第１の配線用凹部３を形成する。具体的には、例えばフォトレジスト法により、第１の配線６の配線パターンをＳｉＯ2膜２上にパターニングする。この後、ＣＦ系のガスを用いた異方性エッチングによりＳｉＯ2膜２を加工して、第１の配線用凹部３を形成する。異方性エッチングとしては、例えばＲＩＥ法（反応性イオンエッチング法）を採用する。
【００２２】
ＳｉＯ2膜２をエッチングする際、図１（ｂ）中ｄで示す第１の配線用凹部３の深さが約０．４μｍとなるように、かつ、図１（ｃ）中ｗで示す第１の配線用凹部３の幅が約０．４μｍとなるようにＳｉＯ2膜２を加工する。また、第１の配線用凹部３のうち、第１の配線６のパッド部６ａが形成される第１の配線のパッド部用凹部３ａの内側には、ＳｉＯ2膜２を所定の大きさおよび形状に加工して選択的に残す。本実施形態では、図１（ｂ），（ｃ）に示すように、略四角柱形状のＳｉＯ2膜２ａがパッド部用凹部３ａ内に縦横に６本ずつ、合計３６本並べられた形状となるようにＳｉＯ2膜２をエッチングして残す。この際、選択的に残されるＳｉＯ2膜２ａは、その大きさがＳｉＯ2膜２ａを基に形成される後述するコンタクトホール９ｂの大きさよりも僅かに小さく形成される。具体的には、各ＳｉＯ2膜２ａは、高さが約０．４μｍ、かつ、平面視における寸法が約０．１５μｍ×０．１５μｍとなるように形成される。以下の説明において、これらパッド部用凹部３ａ内に残されたＳｉＯ2膜２ａを、残存ＳｉＯ2膜２ａと称することとする。なお、図１（ｂ）は、図１（ｃ）中一点鎖線Ａ−Ａに沿って示す断面図である。
【００２３】
次に、図２（ａ）に示すように、ＳｉＯ2膜２の表面上、第１の配線用凹部３およびパッド部用凹部３ａの内側に、バリアメタル膜４および第１の配線６の形成材料を順次積層して設ける。具体的には、例えばＰＶＤ法により、ＳｉＯ2膜２の表面上および第１の配線用凹部３の内側に、先ずバリアメタル膜４を成膜する。本実施形態では、バリアメタル膜４として導電性を有するセラミック層であるＴａＮ膜を採用する。続けて、同じくＰＶＤ法により、ＴａＮ膜４の表面上に第１の配線６の形成材料である第１の導電材料を設ける。本実施形態では、第１の配線６を銅（Ｃｕ）を用いてめっき法により形成する。具体的には、ＴａＮ膜４の表面上に、先ず第１の配線６の下地となる図示しないＣｕめっきシード層（膜）を成膜する。この後、第１の配線用凹部３の内側を埋めるように、ＴａＮ膜４およびＣｕめっきシード層を電極として、Ｃｕめっきシード層の表面上に第１の配線の形成材料となるＣｕ膜５を成膜する。
【００２４】
次に、図２（ｂ），（ｃ）に示すように、不要なＴａＮ膜４およびＣｕ膜５を除去する。具体的には、ＣＭＰ法により、ＳｉＯ2膜２の表面上のＴａＮ膜４およびＣｕ膜５を研磨して除去する。これにより、第１の配線用凹部３およびパッド部用凹部３ａの外側の不要なＴａＮ膜４およびＣｕ膜５をＳｉＯ2膜２上から除去して、第１の配線用凹部３およびパッド部用凹部３ａの内側にのみＴａＮ膜４およびＣｕ膜５を残す。すなわち、ＴａＮからなるバリアメタル膜４およびＣｕ膜５がＳｉＯ2膜２内に埋め込まれる。この結果、第１の配線として、いわゆるＣｕダマシン配線６がＳｉＯ2膜２内に形成される。この際、Ｃｕダマシン配線６のパッド部６ａもＳｉＯ2膜２内に並行して形成される。以下の説明において、Ｃｕダマシン配線６のパッド部６ａをＣｕパッド部６ａと称することとする。なお、図２（ｂ）は、図２（ｃ）中一点鎖線Ｂ−Ｂに沿って示す断面図である。
【００２５】
次に、図３（ａ）に示すように、Ｃｕダマシン配線６などが形成されたＳｉＯ2膜２の表面上に、拡散防止膜（キャッピング層）７および第ｎ＋１層目の層間絶縁膜となる第２の絶縁膜８を順次積層して設ける。第２の絶縁膜８は、パッド部絶縁膜として機能する。本実施形態では、拡散防止膜７としてＳｉＮ膜を採用するとともに、第２の絶縁膜８としてＳｉＯ2膜を採用する。これらＳｉＮ膜７およびＳｉＯ2膜８は、例えばＣＶＤ法によりそれぞれ所望の膜厚となるまで成膜される。
【００２６】
次に、図３（ｂ），（ｃ）に示すように、Ｃｕパッド部６ａ上のＳｉＯ2膜８からＣｕパッド部６ａ内の残存ＳｉＯ2膜２ａにかけて、後述する第２の配線１２ａおよびコンタクトプラグ（ヴィアプラグ）１２ｂを形成するための、第２の配線用凹部９ａおよびコンタクトホール（ヴィアホール）９ｂを形成する。本実施形態では、コンタクトプラグ１２ｂは、第２の配線１２ａと一体に形成される。すなわち、第２の配線１２ａはいわゆるデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、第２の配線用凹部９ａをコンタクトホール９ｂに連通させて一体に形成する。
【００２７】
具体的には、第２の配線用凹部９ａおよびコンタクトホール９ｂは、例えばＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、およびＣｕパッド部６ａ上のＳｉＯ2膜８をエッチングして除去することにより形成される。第２の配線用凹部９ａは、Ｃｕパッド部６ａ上のＳｉＯ2膜８およびＳｉＮ膜７を略全て貫通して形成される。ただし、Ｃｕパッド部６ａ上のＳｉＮ膜７は、Ｃｕパッド部６ａの酸化および拡散を防止するために残される。また、コンタクトホール９ｂは、Ｃｕパッド部６ａ内の残存ＳｉＯ2膜２ａを除去することにより形成される。各コンタクトホール９ｂは、それらの平面視における寸法が約０．２μｍ×０．２μｍとなるように形成される。すなわち、各コンタクトホール９ｂは、それらの平面視における寸法が四角柱形状の各残存ＳｉＯ2膜２ａの平面視における寸法よりも若干大きく形成される。
【００２８】
また、本実施形態では、コンタクトホール９ｂを、その底部（下端部）がＣｕダマシン配線６のパッド部６ａの底部（下面）と略同じ高さに位置するように形成する。すなわち、コンタクトホール９ｂは、Ｃｕパッド部６ａを貫通して形成される。これにより、コンタクトプラグ１２ｂを、その底部（下端部）がＣｕダマシン配線６のパッド部６ａの底部（下面）と略同じ高さに位置するように形成する。具体的には、コンタクトホール９ｂを、その深さがＣｕダマシン配線６のパッド部６ａの厚さと略同じである約０．４μｍとなるように形成する。これにより、コンタクトプラグ１２ｂを、その長さがＣｕダマシン配線６のパッド部６ａの厚さと略同じ約０．４μｍとなるように形成する。すなわち、コンタクトホール９ｂは、Ｃｕパッド部６ａを貫通して形成される。
【００２９】
また、第２の配線用凹部９ａとコンタクトホール９ｂとは、どちらを先に形成しても構わない。コンタクトホール９ｂを先に形成する場合には、先ず残存ＳｉＯ2膜２ａ、ならびに残存ＳｉＯ2膜２ａ上のＳｉＮ膜７およびＳｉＯ2膜８をエッチングして除去する。続けて、Ｃｕパッド部６ａ上のＳｉＮ膜７がエッチングされないように図示しないマスク材などを設けた後、Ｃｕパッド部６ａ上に残っているＳｉＯ2膜８をエッチングして除去すればよい。あるいは、第２の配線用凹部９ａを先に形成する場合には、先ずＣｕパッド部６ａ上のＳｉＯ2膜８をエッチングして除去する。続けて、Ｃｕパッド部６ａ上のＳｉＮ膜７がエッチングされないようにマスク材などを設けた後、残存ＳｉＯ2膜２ａおよび残存ＳｉＯ2膜２ａ上のＳｉＮ膜７をエッチングして除去すればよい。なお、図３（ｂ）は、図３（ｃ）中一点鎖線Ｃ−Ｃに沿って示す断面図である。
【００３０】
次に、図４（ａ），（ｂ）に示すように、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部９ａおよびコンタクトホール９ｂのそれぞれの内側に、バリアメタル膜４とは別体のバリアメタル膜１０、および第２の配線１２ａの形成材料を順次積層して設ける。具体的には、例えばＰＶＤ法により、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部９ａおよびコンタクトホール９ｂのそれぞれの内側に、先ずバリアメタル膜１０を成膜する。本実施形態では、バリアメタル膜４と同様に、バリアメタル膜１０として導電性を有するセラミック層であるＴａＮ膜を採用する。続けて、同じくＰＶＤ法により、ＴａＮ膜１０の表面上に第２の配線１２ａの形成材料である第２の導電材料を設ける。本実施形態では、第２の配線１２ａをアルミニウム（Ａｌ）を用いて形成する。したがって、第２の配線用凹部９ａおよびコンタクトホール９ｂのそれぞれの内側を埋めるように、ＰＶＤ法により、ＴａＮ膜１０の表面上にＡｌ膜１１を所望の膜厚になるまで成膜する。
【００３１】
続けて、不要なＴａＮ膜１０およびＡｌ膜１１を除去する。具体的には、例えばフォトレジスト法により、第２の配線１２ａの配線パターンをＡｌ膜１１の表面上にパターニングする。この後、例えばＲＩＥ法により、ＴａＮ膜１０およびＡｌ膜１１を加工し、不要なＴａＮ膜１０およびＡｌ膜１１を除去する。これにより、第２の配線用凹部９ａ内にＴａＮ膜１０およびＡｌ膜１１が埋め込まれて、第２の配線１２ａが形成される。それとともに、コンタクトホール９ｂ内にＴａＮ膜１０およびＡｌ膜１１が埋め込まれて、コンタクトプラグ１２ｂが形成される。この結果、第２の配線１２ａは、Ａｌを用いてコンタクトプラグ１２ｂと一体に形成されたデュアルダマシン構造に形成される。すなわち、Ｃｕダマシン配線６のパッド部６ａ上に、第２の配線１２ａとしての、いわゆるＡｌデュアルダマシン配線１２ａが形成される。以下の説明において、Ａｌデュアルダマシン配線１２ａのうち、Ａｌコンタクトプラグ１２ｂおよびＣｕパッド部６ａ上のＡｌデュアルダマシン配線１２ａをＡｌパッド部１２ｃと称することとする。また、Ａｌデュアルダマシン配線１２ａを単にＡｌダマシン配線１２ａと称することとする。
【００３２】
図４（ａ）に示すように、Ａｌダマシン配線１２ａは、その下面がＴａＮ膜１０およびＳｉＮ膜７を介してＣｕパッド部６ａの上面と間接的に接触するように形成されている。それとともに、各Ａｌコンタクトプラグ１２ｂは、それらの底部（下端部）がＣｕパッド部６ａの底部（下面）と略同じ高さに位置するように形成されている。すなわち、各Ａｌコンタクトプラグ１２ｂは、それらの長さがＣｕパッド部６ａの厚さと略同じ約０．４μｍに形成されている。したがって、各Ａｌコンタクトプラグ１２ｂは、それらの外側部（外側面）がＴａＮ膜４，１０を介してＣｕパッド部６ａの内側部（内側面）と間接的に接触するように形成されている。このように、Ａｌパッド部１２ｃは、Ｃｕパッド部６ａを略貫通して形成された各Ａｌコンタクトプラグ１２ｂを介して、Ｃｕパッド部６ａに嵌合される形状に形成されている。すなわち、Ａｌパッド部１２ｃとＣｕパッド部６ａとは、互いに非平面的に接触する形状に形成されている。
【００３３】
以後、予め決められている所定の工程を経て、図４（ａ），（ｂ）に示す所望の半導体装置１４を得る。すなわち、Ａｌダマシン配線１２ａとＣｕダマシン配線６とが、それぞれのパッド部６ａ，１２ｃにおいて立体的に接触した（接続された）構造からなるパッド部１３を有する半導体装置１４を得る。Ａｌダマシン配線１２ａとＣｕダマシン配線６とは、主に各Ａｌコンタクトプラグ１２ｂを介して電気的に接続されている。なお、図４（ａ）は、図４（ｂ）中一点鎖線Ｄ−Ｄに沿って示す断面図である。
【００３４】
次に、本発明者らが行った試験およびその結果について、図４、図１３、および図１４を参照しつつ説明する。この試験は、パッド部が互いに異種の材料であるＣｕ配線およびＡｌ配線により形成された半導体装置の信頼性を、構造および電気的特性の２つの観点から検査および評価するものである。
【００３５】
先ず、第１のサンプル（第１の実施例）として、前述した図４に示す半導体装置１４を採用する。そして、第２および第３のサンプルとして、図１３に示す従来技術に係る半導体装置１０１、および図１４に示す同じく従来技術に係る半導体装置２０１を採用する。これら各半導体装置１０１，２０１は、半導体装置１４に対する比較例（比較サンプル）である。以下、これら２つの比較例としての半導体装置１０１，２０１、およびそれらの製造方法を、製造工程の順番に沿ってそれぞれ簡潔に説明する。
【００３６】
（第１比較例）
先ず、図１３（ａ），（ｂ）に示すように、図示しない各種電子回路を構成する能動領域や下層配線などが形成されたＳｉ基板１０２上に、ＣＶＤ法により、層間絶縁膜としてのＳｉＯ2膜１０３をその膜厚が約０．５μｍとなるまで成膜する。続けて、フォトレジスト法によりＣｕダマシン配線１０４の配線パターンをＳｉＯ2膜１０３の表面上にパターニングした後、ＣＦ系のガスを用いた異方性エッチング（ＲＩＥ法）によりＳｉＯ2膜１０３を加工してＣｕダマシン配線用凹部１１１を形成する。この際、図１３（ｂ）中ｄ１で示すＣｕダマシン配線用凹部１１１の深さが約０．４μｍとなるように、かつ、図１３（ａ）中ｗ１で示すＣｕダマシン配線用凹部１１１の幅が約０．２μｍとなるようにＳｉＯ2膜１０３を加工する。
【００３７】
次に、ＳｉＯ2膜１０３の表面上およびＣｕダマシン配線用凹部１１１の内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜１０５およびＣｕダマシン配線１０４の形成材料であるＣｕ膜１１２を順次積層して成膜する。Ｃｕ膜１１２は、ＴａＮ膜１０５の表面上に、先ず下地となる図示しないＣｕめっきシード層（膜）を成膜した後、ＴａＮ膜１０５およびＣｕめっきシード層を電極として、Ｃｕダマシン配線用凹部１１１の内側を埋めるように成膜される。続けて、ＣＭＰ法により、ＳｉＯ2膜１０３の表面上のＴａＮ膜１０５およびＣｕ膜１１２を研磨して除去する。これにより、ＴａＮ膜１０５およびＣｕ膜１１２をＳｉＯ2膜１０３内に埋め込み、Ｃｕダマシン配線１０４を形成する。
【００３８】
次に、ＳｉＯ2膜１０３およびＣｕダマシン配線１０４などの上に、ＣＶＤ法により、拡散防止膜（キャッピング層）としてのＳｉＮ膜１０６およびパッド部絶縁膜としてのＳｉＯ2膜１０７を順次積層して成膜する。続けて、ＲＩＥ法により、Ｃｕダマシン配線１０４のパッド部１０４ａ上のＳｉＮ膜１０６およびＳｉＯ2膜１０７を貫通して、平面視における寸法がＣｕパッド部１０４ａの寸法よりも若干小さい約４０μｍ×４０μｍの単一のパッド部開口部（コンタクトホール、ヴィアホール）１０８を形成する。
【００３９】
次に、ＳｉＯ2膜１０７の表面上およびパッド部開口部１０８の内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜１０５およびＡｌ配線１０９の形成材料であるＡｌ膜１１３を順次積層して成膜する。続けて、フォトレジスト法によりＡｌ配線１０９の配線パターンをＡｌ膜１１３の表面上にパターニングした後、ＲＩＥ法により、ＴａＮ膜１０５およびＡｌ膜１１３を加工し、不要なＴａＮ膜１０５およびＡｌ膜１１３を除去する。これにより、Ａｌ配線１０９を形成する。Ａｌ配線１０９のうち、ＴａＮ膜１０５を介してＣｕパッド部１０４ａに間接的に接触している部分がＡｌ配線１０９のパッド部１０９ａとなる。このＡｌパッド部１０９ａは、Ａｌ配線１０９が有する１個の大きなヴィアプラグ（コンタクトプラグ）とみなすことができる。
【００４０】
図１３（ａ），（ｂ）に示すように、この半導体装置１０１では、Ｃｕパッド部１０４ａおよびＡｌパッド部（Ａｌヴィアプラグ、Ａｌコンタクトプラグ）１０９ａにおいて、Ｃｕダマシン配線１０４とＡｌ配線１０９とが、ＴａＮ膜１０５を介して間接的に、かつ、略平面形状で接触している。すなわち、半導体装置１０１のパッド部１１０は、Ｃｕダマシン配線１０４とＡｌ配線１０９とがＴａＮ膜１０５を介して間接的に、かつ、略平面的に接触する構造に形成されている。なお、図１３（ｂ）は、図１３（ａ）中一点鎖線Ｘ−Ｘに沿って示す断面図である。
【００４１】
（第２比較例）
先ず、図１４（ａ），（ｂ）に示すように、図示しない各種電子回路を構成する能動領域や下層配線などが形成されたＳｉ基板２０２上に、ＣＶＤ法により、層間絶縁膜としてのＳｉＯ2膜２０３をその膜厚が約０．５μｍとなるまで成膜する。続けて、フォトレジスト法によりＣｕダマシン配線２０４の配線パターンをＳｉＯ2膜２０３の表面上にパターニングした後、ＣＦ系のガスを用いた異方性エッチング（ＲＩＥ法）によりＳｉＯ2膜２０３を加工してＣｕダマシン配線用凹部２１１を形成する。この際、図１４（ｂ）中ｄ２で示すＣｕダマシン配線用凹部２１１の深さが約０．４μｍとなるように、かつ、図１４（ａ）中ｗ２で示すＣｕダマシン配線用凹部２１１の幅が約０．２μｍとなるようにＳｉＯ2膜２０３を加工する。
【００４２】
次に、ＳｉＯ2膜２０３の表面上およびＣｕダマシン配線用凹部２１１の内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜２０５およびＣｕダマシン配線２０４の形成材料であるＣｕ膜２１２を順次積層して成膜する。Ｃｕ膜２１２は、ＴａＮ膜２０５の表面上に、先ず下地となる図示しないＣｕめっきシード層（膜）を成膜した後、ＴａＮ膜２０５およびＣｕめっきシード層を電極として、Ｃｕダマシン配線用凹部２１１の内側を埋めるように成膜される。続けて、ＣＭＰ法により、ＳｉＯ2膜２０３の表面上のＴａＮ膜２０５およびＣｕ膜２１２を研磨して除去する。これにより、ＴａＮ膜２０５およびＣｕ膜２１２をＳｉＯ2膜２０３内に埋め込み、Ｃｕダマシン配線２０４を形成する。
【００４３】
次に、ＳｉＯ2膜２０３およびＣｕダマシン配線２０４などの上に、ＣＶＤ法により、拡散防止膜（キャッピング層）としてのＳｉＮ膜２０６およびパッド部絶縁膜としてのＳｉＯ2膜２０７を順次積層して成膜する。続けて、ＲＩＥ法により、Ｃｕダマシン配線２０４のパッド部２０４ａ上のＳｉＮ膜２０６およびＳｉＯ2膜２０７を加工して、ダマシン配線用凹部２０８ａおよびヴィアホール（コンタクトホール）２０８ｂを形成する。この半導体装置２０１では、ヴィアプラグ２０９ｂは、ダマシン配線２０９ａと一体に形成される。すなわち、Ａｌダマシン配線２０９ａはいわゆるデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、ダマシン配線用凹部２０８ａをヴィアホール２０８ｂに連通させて一体に形成する。
【００４４】
また、この半導体装置２０１では、そのパッド部２１０を平面視における寸法が約４０μｍ×４０μｍとなるように形成する。そして、そのパッド部２１０内に、平面視における寸法が約１μｍ×１μｍであるヴィアプラグ２０９ｂを４００個形成する。したがって、Ｃｕパッド部２０４ａ上の約４０μｍ×４０μｍの範囲内に、平面視における寸法が約１μｍ×１μｍであるヴィアホール２０８ｂを４００個形成する。ただし、図１４（ａ）においては、ヴィアプラグ２０９ｂを３６個だけ描いて簡略して示す。
【００４５】
次に、ＳｉＯ2膜２０７の表面上、ならびにＡｌダマシン配線用凹部２０８ａおよびヴィアホール２０８ｂのそれぞれの内側に、ＰＶＤ法により、バリアメタル膜としてのＴａＮ膜２０５、ならびにダマシン配線２０９ａおよびヴィアプラグ２０９ｂの形成材料であるＡｌ膜２１３を順次積層して成膜する。続けて、フォトレジスト法によりダマシン配線２０９の配線パターンをＡｌ膜２１３の表面上にパターニングした後、ＲＩＥ法により、ＴａＮ膜２０５およびＡｌ膜２１３を加工し、不要なＴａＮ膜２０５およびＡｌ膜２１３を除去する。これにより、ダマシン配線２０９ａは、ヴィアプラグ２０９ｂと一体に形成された、Ａｌデュアルダマシン配線２０９ａとして形成される。以下の説明において、Ａｌデュアルダマシン配線２０９ａを単にＡｌダマシン配線２０９ａと称することとする。Ａｌダマシン配線２０９ａのうち、Ａｌヴィアプラグ２０９ｂおよびＣｕパッド部２０４上のＡｌダマシン配線２０９ａが、Ａｌダマシン配線２０９のパッド部２０９ｃとなる。
【００４６】
図１４（ａ），（ｂ）に示すように、この半導体装置２０１では、４００個のＡｌヴィアプラグ２０９ｂは、それらの下端部においてＣｕパッド部２０４ａの上面とＴａＮ膜１０５を介して間接的に接触している。すなわち、半導体装置２０１のパッド部２１０は、第１比較例の半導体装置１０１のパッド部１１０に比べると、Ｃｕパッド部２０４ａとＡｌパッド部２０９ｃとがＴａＮ膜１０５を介して間接的に、かつ、略点接触する構造に形成されている。この結果、半導体装置２０１のパッド部２１０は、第１比較例の半導体装置１０１のパッド部１１０に比べて、Ｃｕダマシン配線２０４とＡｌダマシン配線２０９ａとの接触面積が低減されている。ただし、各Ａｌヴィアプラグ２０９ｂ同士の間、およびＣｕダマシン配線２０４とＡｌダマシン配線２０９ａとの間には、Ｃｕダマシン配線２０４とＡｌダマシン配線２０９ａとの密着性を確保するために、ＳｉＮ膜２０６およびＳｉＯ2膜２０７が残されて（保持されて）いる。なお、図１４（ｂ）は、図１４（ａ）中一点鎖線Ｙ−Ｙに沿って示す断面図である。
【００４７】
以上説明した第１〜第３のサンプルである半導体装置１４，１０１，２０１のそれぞれのパッド部１３，１１０，２１０（Ａｌパッド部１２ｃ，１０９ａ，２０９ｃ）に対して、機械的強度および電気的特性を調べる試験をそれぞれ同一条件下において行った。
【００４８】
先ず、第１の実施例である１００個の半導体装置１４に対して、パッド部１３（Ａｌパッド部１２ｃ）で機械的強度の評価を行った。すると、それらの全てのパッド部１３でＡｌダマシン配線１２ａとＣｕダマシン配線６との剥がれがないことが確認された。また、１００個の半導体装置１４に対して、それらの全てのパッド部１３でエレクトロマイグレーション（ＥＭ）耐性を評価した。すると、それらの全てのパッド部１３で許容電流密度が８ｍＡ／μｍ2あることが確認された。
【００４９】
次に、第１比較例である１００個の半導体装置１０１に対して、パッド部１１０（Ａｌパッド部１０９ａ）で機械的強度の評価を行った。すると、１０個の半導体装置１０１のパッド部１１０で、Ａｌダマシン配線１０９とＣｕダマシン配線１０４との間のＴａＮ膜１０５と、Ｃｕダマシン配線６の上面との界面で剥がれが生じていることが確認された。また、１００個の半導体装置１４に対して、それらの全てのパッド部１１０でエレクトロマイグレーション（ＥＭ）耐性を評価した。すると、それらの全てのパッド部１１０で許容電流密度が４ｍＡ／μｍ2と第１実施例に比較して低かった。それともに、寿命も短いことが確認された。
【００５０】
そして、第２比較例である１００個の半導体装置２０１に対して、パッド部２１０（Ａｌパッド部２０９ｃ）で機械的強度の評価を行った。すると、それらの全てのパッド部２１０でＡｌダマシン配線２０９とＣｕダマシン配線２０４との剥がれがないことが確認された。また、１００個の半導体装置２０１に対して、それらの全てのパッド部２１０でエレクトロマイグレーション（ＥＭ）耐性を評価した。すると、それらの全てのパッド部２１０で許容電流密度が２ｍＡ／μｍ2と第１比較例よりもさらに低かった。それともに、第１比較例と同様に寿命も短いことが確認された。
【００５１】
以上説明したように、この第１実施形態によれば、Ａｌデュアルダマシン配線１２ａは、その下面がＡｌパッド部１２ｃにおいてＣｕパッド部６ａ（Ｃｕダマシン配線６）の上面と間接的に接触するように形成されている。また、各Ａｌコンタクトプラグ１２ｂは、それらの外側面がＣｕパッド部６ａの内側面と間接的に接触するように形成されている。すなわち、各Ａｌプラグ部１２ｂは、その断面視がいわゆる楔形状または櫛歯形状に形成されており、Ｃｕパッド部６ａに嵌合している。この結果、Ａｌデュアルダマシン配線１２ａとＣｕダマシン配線６とは互いに立体的に、かつ、間接的に接触している。
【００５２】
このように、本実施形態に係る半導体装置１４では、そのパッド部１３においてＡｌデュアルダマシン配線１２ａとＣｕダマシン配線６との接触面積が増大されている。これにより、Ａｌ配線とＣｕ配線とがパッド部において互いに平面的に接触している従来技術に係る半導体装置に比べて、パッド部１３におけるＡｌデュアルダマシン配線１２ａとＣｕダマシン配線６との密着性（密着強度）が向上されている。また、パッド部１３において単位面積あたりの電流密度が小さくなり、エレクトロマイグレーションに対する耐性が向上されており、Ａｌデュアルダマシン配線１２ａとＣｕダマシン配線６との間の導電性が向上されている。
【００５３】
すなわち、半導体装置１４では、そのパッド部１３においてＡｌデュアルダマシン配線１２ａおよびＣｕダマシン配線６などの導電体同士の界面で剥がれが生じるおそれが殆ど無いとともに、適正なＥＭ耐性を確保することができる。したがって、本実施形態に係る半導体装置１４では、パッド部１３における配線同士の密着性および配線間の導電性の向上が図られており、信頼性が向上されている。また、本実施形態に係る半導体装置の製造方法によれば、以上説明した半導体装置１４を容易に製造できる。
【００５４】
（第２の実施の形態）
次に、本発明に係る第２実施形態を図５および図６を参照しつつ説明する。図５は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図６は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
【００５５】
本実施形態では、前述した第１実施形態と同様に、第２の配線をデュアルダマシン構造に形成する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００５６】
先ず、図５（ａ）に示すように、第１実施形態と同様の工程により、Ｃｕダマシン配線６などが形成されたＳｉＯ2膜２の上に、ＳｉＮ膜７およびＳｉＯ2膜８を順次積層して設ける。
【００５７】
次に、図５（ｂ）に示すように、Ｃｕパッド部６ａ上のＳｉＯ2膜８の上面からＣｕパッド部６ａ内の残存ＳｉＯ2膜２の内部にかけて、第２の配線用凹部２２ａおよびコンタクトホール２２ｂを形成する。前述した第１実施形態の第２の配線１２ａと同様に、本実施形態の第２の配線２５ａも、コンタクトプラグ２５ｂと一体に形成される。すなわち、第２の配線２５ａはデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、第２の配線用凹部２２ａをコンタクトホール２２ｂに連通させて一体に形成する。
【００５８】
具体的には、第２の配線用凹部２２ａおよびコンタクトホール２２ｂは、ＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、およびＣｕパッド部６ａ上のＳｉＯ2膜８をエッチングして除去することにより形成される。この際、第２の配線用凹部２２ａは、Ｃｕパッド部６ａの上方において、ＳｉＯ2膜８をその上面（表面）から内部（中間部）にかけて除去することにより形成される。すなわち、第２の配線用凹部２２ａは、ＳｉＯ2膜８を貫通しない形状に形成される。したがって、Ｃｕパッド部６ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残される。これにより、第２の配線２５ａは、その下面を第１の配線であるＣｕダマシン配線６のパッド部６ａの上面から離間されて形成される。
【００５９】
コンタクトホール２２ｂは、第２の配線用凹部２２ａの底部に連通するように、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、および残存ＳｉＯ2膜２ａ上のＳｉＯ2膜８をエッチングして除去することにより形成される。本実施形態のコンタクトホール２２ｂも、前述した第１実施形態のコンタクトホール９ｂと同様に、それらの底部（下端部）がＣｕパッド部６ａの下面（下端部）と略同じ高さに位置するように形成される。すなわち、コンタクトホール２２ｂは、Ｃｕパッド部６ａを貫通して形成される。また、第２の配線用凹部２２ａおよびコンタクトホール２２ｂは、第１実施形態の第２の配線用凹部９ａおよびコンタクトホール９ｂと同様に、どちらを先に形成しても構わない。
【００６０】
次に、図５（ｃ）に示すように、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部２２ａおよびコンタクトホール２２ｂのそれぞれの内側に、バリアメタル膜４とは別体のバリアメタル膜２３および第２の配線２５ａの形成材料を順次積層して設ける。具体的には、ＰＶＤ法により、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部２２ａおよびコンタクトホール２２ｂのそれぞれの内側に、先ずバリアメタル膜としてのＴａＮ膜２３を成膜する。続けて、同じくＰＶＤ法により、第２の配線用凹部２２ａおよびコンタクトホール２２ｂそれぞれの内側を埋めるように、ＴａＮ膜２３の表面上に第２の配線２５ａの形成材料としてのＡｌ膜２４を所望の膜厚になるまで成膜する。
【００６１】
次に、図６（ａ）に示すように、不要なＴａＮ膜２３およびＡｌ膜２４を除去する。具体的には、フォトレジスト法により、第２の配線２５ａの配線パターンをＡｌ膜２４の表面上にパターニングする。この後、ＲＩＥ法により、ＴａＮ膜２３およびＡｌ膜２４を加工し、不要なＴａＮ膜２３およびＡｌ膜２４を除去する。これにより、第２の配線用凹部２２ａ内にＴａＮ膜２３およびＡｌ膜２４が埋め込まれて、第２の配線２５ａが形成される。それとともに、コンタクトホール２２ｂ内にＴａＮ膜２３およびＡｌ膜２４が埋め込まれて、コンタクトプラグ２５ｂが形成される。この結果、第２の配線２５ａは、Ａｌを用いてコンタクトプラグ２５ｂと一体に形成されたデュアルダマシン構造に形成される。すなわち、Ｃｕダマシン配線６のパッド部６ａ上に、第２の配線２５ａとしての、Ａｌデュアルダマシン配線２５ａが形成される。以下の説明において、Ａｌデュアルダマシン配線２５ａのうち、Ａｌコンタクトプラグ２５ｂおよびＣｕパッド部６ａ上のＡｌデュアルダマシン配線２５ａをＡｌパッド部２５ｃと称することとする。また、Ａｌデュアルダマシン配線２５ａを単にＡｌダマシン配線２５ａと称することとする。
【００６２】
以後、予め決められている所定の工程を経て、図６（ａ），（ｂ）に示す所望の半導体装置２１を得る。すなわち、Ａｌパッド部２５ｃの下面がＣｕパッド部６ａの上面から離間されているとともに、Ａｌパッド部２５ｃとＣｕパッド部６ａとがＡｌコンタクトプラグ２５ｂを介して立体的に接触した（接続された）構造からなるパッド部２６を有する半導体装置２１を得る。Ａｌダマシン配線２５ａとＣｕダマシン配線６とは、各Ａｌコンタクトプラグ２５ｂを介して電気的に接続されている。なお、図６（ａ）は、図６（ｂ）中一点鎖線Ｅ−Ｅに沿って示す断面図である。
【００６３】
以上説明したように、この第２実施形態によれば、前述した第１実施形態と同様の効果を得ることができる。また、Ｃｕパッド部６ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残されている。すなわち、Ａｌパッド部２５ｃの下面とＣｕパッド部６ａの上面との間には、ＳｉＮ膜７およびＳｉＯ2膜８からなる絶縁膜の積層膜が挟まれている（保持されている）。これにより、Ｃｕパッド部６ａとＡｌパッド部２５ｃとの密着性（密着力）がより向上されている。すなわち、半導体装置２１のパッド部２６における耐久性および信頼性がより向上されている。
【００６４】
（第３の実施の形態）
次に、本発明に係る第３実施形態を図７〜図９を参照しつつ説明する。図７および図８は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図９は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
【００６５】
本実施形態では、前述した第１および第２実施形態と異なり、第２の配線をいわゆるシングルダマシン構造に形成する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００６６】
先ず、図７（ａ）に示すように、第１および第２の実施形態と同様の工程により、Ｃｕダマシン配線６などが形成されたＳｉＯ2膜２の上に、ＳｉＮ膜７およびＳｉＯ2膜８を順次積層して設ける。続けて、Ｃｕパッド部６ａ上のＳｉＯ2膜８からＣｕパッド部６ａ内の残存ＳｉＯ2膜２ａにかけて、コンタクトホール３２ｂを形成する。第１実施形態の第２の配線１２ａおよび第２実施形態の第２の配線２５ａと異なり、本実施形態の第２の配線３５ａは、コンタクトプラグ３５ｂと別体に形成される。すなわち、第２の配線３５ａはいわゆるシングルダマシン構造（シングルダマシン配線）に形成される。したがって、コンタクトホール３２ｂを、第２の配線用凹部３２ａと別体に形成する。具体的には、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７およびＳｉＯ2膜８を貫通するように、ＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、および残存ＳｉＯ2膜２ａ上のＳｉＯ2膜８をエッチングして除去する。これにより、コンタクトホール３２ｂが形成される。本実施形態のコンタクトホール３２ｂも、前述した第１および第２の各実施形態のコンタクトホール９ｂ，２２ｂと同様に、それらの底部（下端部）がＣｕパッド部６ａの下面（下端部）と略同じ高さに位置するように形成される。すなわち、コンタクトホール３２ｂは、Ｃｕパッド部６ａを貫通して形成される。
【００６７】
次に、図７（ｂ）に示すように、ＳｉＯ2膜８の表面上およびコンタクトホール３２ｂの内側に、バリアメタル膜４とは別体のバリアメタル膜３３、およびコンタクトプラグ３５ｂの形成材料を順次積層して設ける。具体的には、ＰＶＤ法により、ＳｉＯ2膜８の表面上およびコンタクトホール３２ｂの内側に、先ずバリアメタル膜としてのＴａＮ膜３３を成膜する。続けて、同じくＰＶＤ法により、コンタクトホール３２ｂの内側を埋めるように、ＴａＮ膜３３の表面上にコンタクトプラグ３５ｂの形成材料としてのＡｌ膜３４（第２の導電材料）を所望の膜厚になるまで成膜する。
【００６８】
次に、図７（ｃ）に示すように、不要なＴａＮ膜３３およびＡｌ膜３４を除去する。具体的には、ＣＭＰ法により、ＳｉＯ2膜８の表面上の不要なＴａＮ膜３３およびＡｌ膜３４を研磨して除去する。これにより、コンタクトホール３２ｂ内にＴａＮ膜３３およびＡｌ膜３４が埋め込まれて、コンタクトプラグ３５ｂが形成される。
【００６９】
次に、図８（ａ）に示すように、コンタクトプラグ３５ｂなどが形成されたＳｉＯ2膜８の表面上に、例えばＣＶＤ法により第３の絶縁膜３６を所望の膜厚になるまで成膜する。本実施形態では、第３の絶縁膜３６としてＳｉＯ2膜を採用する。
【００７０】
次に、図８（ｂ）に示すように、コンタクトプラグ３５ｂの上方、すなわちＣｕパッド部６ａの上方に第２の配線用凹部３２ａを形成する。具体的には、ＳｉＯ2膜８およびコンタクトプラグ３５ｂの表面を露出するように、例えばＲＩＥ法により、Ｃｕパッド部６ａの上方のＳｉＯ2膜３６のみをエッチングして除去する。これにより、ＳｉＯ2膜３６を貫通して第２の配線用凹部３２ａが形成される。また、Ｃｕパッド部６ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残される。これにより、第２の配線３５ａは、その下面を第１の配線であるＣｕダマシン配線６のパッド部６ａの上面から離間されて形成される。
【００７１】
次に、図８（ｃ）に示すように、ＳｉＯ2膜３６の表面上および第２の配線用凹部３２ａの内側に、第２の配線３５ａの形成材料を設ける。具体的には、ＳｉＯ2膜８の表面上および第２の配線用凹部３２ａの内側に、ＰＶＤ法により、第２の配線３５ａの形成材料である第３の導電材料の膜３７を所望の膜厚になるまで成膜する。本実施形態では、第２の配線３５ａをコンタクトプラグ３５ｂと同じ材料であるＡｌにより形成する。したがって、第３の導電材料は、第２の導電材料と同じＡｌとする。すなわち、ＳｉＯ2膜８の表面上および第２の配線用凹部３２ａの内側には、Ａｌ膜３７が成膜される。また、本実施形態では、第２の配線３５ａとコンタクトプラグ３５ｂとを共にＡｌにより形成するので、第２の配線３５ａの周囲には、バリアメタル膜を形成する必要は無い。
【００７２】
次に、図９（ａ）に示すように、不要なＡｌ膜３７を除去する。具体的には、フォトレジスト法により、第２の配線３５ａの配線パターンをＡｌ膜３７の表面上にパターニングする。この後、ＲＩＥ法により、Ａｌ膜３７を加工し、不要なＡｌ膜３７を除去する。これにより、第２の配線用凹部３２ａ内にＡｌ膜３７が埋め込まれて、第２の配線３５ａが形成される。この結果、第２の配線３５ａは、Ａｌを用いてコンタクトプラグ３５ｂと別体に形成された、いわゆるシングルダマシン構造に形成される。すなわち、Ｃｕダマシン配線６のパッド部６ａ上に、第２の配線３５ａとしての、Ａｌシングルダマシン配線３５ａが形成される。以下の説明において、Ａｌシングルダマシン配線３５ａのうち、Ａｌコンタクトプラグ３５ｂおよびＣｕパッド部６ａ上のＡｌシングルダマシン配線３５ａをＡｌパッド部３５ｃと称することとする。また、Ａｌシングルダマシン配線３５ａを単にＡｌダマシン配線３５ａと称することとする。
【００７３】
以後、予め決められている所定の工程を経て、図９（ａ），（ｂ）に示す所望の半導体装置３１を得る。すなわち、Ａｌダマシン配線３５ａがシングルダマシン構造に形成されているとともに、Ａｌパッド部３５ｃの下面がＣｕパッド部６ａの上面から離間されており、かつ、Ａｌパッド部３５ｃとＣｕパッド部６ａとがＡｌコンタクトプラグ３５ｂを介して立体的に接触した（接続された）構造からなるパッド部３８を有する半導体装置３１を得る。Ａｌダマシン配線３５ａとＣｕダマシン配線６とは、各Ａｌコンタクトプラグ３５ｂを介して電気的に接続されている。なお、図９（ａ）は、図９（ｂ）中一点鎖線Ｆ−Ｆに沿って示す断面図である。
【００７４】
以上説明したように、この第３実施形態によれば、第２の配線としてのＡｌダマシン配線３５ａがシングルダマシン構造に形成されていても、前述した第１および第２の各実施形態と同様の効果を得ることができる。
【００７５】
（第４の実施の形態）
次に、本発明に係る第４実施形態を図１０〜図１２を参照しつつ説明する。図１０および図１１は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図１２は、本実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図である。なお、第１実施形態と同一部分には同一符号を付してその詳しい説明を省略する。
【００７６】
本実施形態では、前述した第１および第２の各実施形態と同様に、第２の配線をデュアルダマシン構造に形成する。ただし、コンタクトプラグを１個だけ形成する。以下、本実施形態の半導体装置およびその製造方法を、製造工程の順番に沿ってまとめて説明する。
【００７７】
先ず、図１０（ａ）に示すように、第１実施形態と同様の工程により、Ｓｉ基板１の表面上にＳｉＯ2膜２を成膜する。続けて、フォトレジスト法により、第１の配線４５の配線パターンをＳｉＯ2膜２上にパターニングした後、ＲＩＥ法によりＳｉＯ2膜２を加工して第１の配線用凹部４２を形成する。この際、第１の配線のパッド部用凹部４２ａの内側に、略四角柱形状の残存ＳｉＯ2膜２ａが１本だけ形成されるようにＳｉＯ2膜２をエッチングする。
【００７８】
次に、図１０（ｂ）に示すように、ＰＶＤ法により、ＳｉＯ2膜２の表面上、第１の配線用凹部４２およびパッド部用凹部４２ａの内側に、先ずバリアメタル膜としてのＴａＮ膜４３を成膜する。続けて、同じくＰＶＤ法により、ＴａＮ膜４３の表面上に、第１の配線４５の下地となる図示しないＣｕめっきシード層（膜）を成膜する。この後、第１の配線用凹部４２およびパッド部用凹部４２ａのそれぞれの内側を埋めるように、ＴａＮ膜４３およびＣｕめっきシード層を電極として、Ｃｕめっきシード層の表面上に第１の配線の形成材料としてのＣｕ膜４４（第１の導電材料）を成膜する。
【００７９】
次に、図１０（ｃ）に示すように、ＣＭＰ法により、ＳｉＯ2膜２の表面上の不要なＴａＮ膜４３およびＣｕ膜４４を研磨して除去する。これにより、第１の配線用凹部４２およびパッド部用凹部４２ａの内側にＴａＮ膜４３およびＣｕ膜４４を埋め込んで、第１の配線としてのＣｕダマシン配線４５およびそのＣｕパッド部４５ａを形成する。Ｃｕダマシン配線４５とＣｕパッド部４５ａとは並行して形成される。
【００８０】
次に、図１０（ｄ）に示すように、Ｃｕダマシン配線４５などが形成されたＳｉＯ2膜２の表面上に、ＣＶＤ法により、ＳｉＮ膜７および第２の絶縁膜としてのＳｉＯ2膜８を順次積層して設ける。
【００８１】
次に、図１１（ａ）に示すように、Ｃｕパッド部４５ａ上のＳｉＯ2膜８からＣｕパッド部４５ａ内の残存ＳｉＯ2膜２ａにかけて、コンタクトホール４６ｂを形成する。具体的には、ＲＩＥ法により、残存ＳｉＯ2膜２ａ、残存ＳｉＯ2膜２ａ上のＳｉＮ膜７、および残存ＳｉＯ2膜２ａ上のＳｉＯ2膜８をエッチングして除去する。これにより、コンタクトホール４６ｂが形成される。本実施形態のコンタクトホール４６ｂも、前述した第１〜第３の各実施形態のコンタクトホール９ｂ，２２ｂ，３２ｂと同様に、その底部（下端部）がＣｕパッド部４５ａの下面（下端部）と略同じ高さに位置するように形成される。すなわち、コンタクトホール４６ｂは、Ｃｕパッド部４５ａを貫通して形成される。
【００８２】
次に、図１１（ｂ）に示すように、コンタクトホール４６ｂの上方に第２の配線用凹部４６ａを形成する。前述した第１および第２の各実施形態の第２の配線１２ａ，２５ａと同様に、本実施形態の第２の配線４９ａも、コンタクトプラグ部４９ｂと一体に形成される。すなわち、第２の配線４９ａはデュアルダマシン構造（デュアルダマシン配線）に形成される。したがって、第２の配線用凹部４６ａをコンタクトホール４６ｂに連通させて一体に形成する。具体的には、コンタクトホール４６ｂの開口部を広げるように、ＲＩＥ法により、ＳｉＯ2膜８をその上面（表面）から内部（中間部）にかけてエッチングして除去する。これにより、コンタクトホール４６ｂの上端部と連通する第２の配線用凹部４６ａが形成される。
【００８３】
第２の配線用凹部４６ａは、ＳｉＯ2膜８を貫通しない形状に形成される。したがって、Ｃｕパッド部４５ａ上には、ＳｉＮ膜７およびＳｉＯ2膜８が残される。これにより、第２の配線４９ａは、その下面を第１の配線であるＣｕダマシン配線６のパッド部４５ａの上面から離間されて形成される。また、第２の配線用凹部４６ａおよびコンタクトホール４６ｂは、第１実施形態の第２の配線用凹部９ａおよびコンタクトホール９ｂ、ならびに第２実施形態の第２の配線用凹部２２ａおよびコンタクトホール２２ｂと同様に、どちらを先に形成しても構わない。
【００８４】
次に、図１１（ｃ）に示すように、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部４６ａおよびコンタクトホール４６ｂのそれぞれの内側に、バリアメタル膜４３とは別体のバリアメタル膜４７および第２の配線４９ａの形成材料を順次積層して設ける。具体的には、ＰＶＤ法により、ＳｉＯ2膜８の表面上、ならびに第２の配線用凹部４６ａおよびコンタクトホール４６ｂのそれぞれの内側に、先ずバリアメタル膜としてのＴａＮ膜４７を成膜する。続けて、同じくＰＶＤ法により、第２の配線用凹部４６ａおよびコンタクトホール４６ｂのそれぞれの内側を埋めるように、ＴａＮ膜４７の表面上に第２の配線４９ａの形成材料としてのＡｌ膜４８（第２の導電材料）を所望の膜厚になるまで成膜する。
【００８５】
次に、図１２（ａ）に示すように、不要なＴａＮ膜４７およびＡｌ膜４８を除去する。具体的には、フォトレジスト法により、第２の配線４９ａの配線パターンをＡｌ膜４８の表面上にパターニングする。この後、ＲＩＥ法により、ＴａＮ膜４７およびＡｌ膜４８を加工し、不要なＴａＮ膜４７およびＡｌ膜４８を除去する。これにより、第２の配線用凹部４６ａ内にＴａＮ膜４７およびＡｌ膜４８が埋め込まれて、第２の配線４９ａが形成される。それとともに、コンタクトホール４６ｂ内にＴａＮ膜４７およびＡｌ膜４８が埋め込まれて、コンタクトプラグ４９ｂが形成される。この結果、第２の配線４９ａは、Ａｌを用いてコンタクトプラグ４９ｂと一体に形成されたデュアルダマシン構造に形成される。すなわち、Ｃｕダマシン配線４５のパッド部４５ａ上に、第２の配線４９ａとしての、Ａｌデュアルダマシン配線４９ａが形成される。以下の説明において、Ａｌデュアルダマシン配線４９ａのうち、Ａｌコンタクトプラグ４９ｂおよびＣｕパッド部４５ａ上のＡｌデュアルダマシン配線４９ａをＡｌパッド部４９ｃと称することとする。また、Ａｌデュアルダマシン配線４９ａを単にＡｌダマシン配線４９ａと称することとする。
【００８６】
以後、予め決められている所定の工程を経て、図１２（ａ），（ｂ）に示す所望の半導体装置４１を得る。すなわち、Ａｌパッド部４９ｃの下面がＣｕパッド部４５ａの上面から離間されているとともに、Ａｌパッド部４９ｃとＣｕパッド部４５ａとが一本のＡｌコンタクトプラグ４９ｂを介して立体的に接触した（接続された）構造からなるパッド部５０を有する半導体装置４１を得る。Ａｌダマシン配線４９ａとＣｕダマシン配線６とは、一本のＡｌコンタクトプラグ４９ｂを介して電気的に接続されている。なお、図１２（ａ）は、図１２（ｂ）中一点鎖線Ｇ−Ｇに沿って示す断面図である。
【００８７】
以上説明したように、この第４実施形態によれば、Ａｌコンタクトプラグ４９ｂがたとえ一本であっても、Ａｌダマシン配線４９ａとＣｕダマシン配線４５とが互いに立体的に接続されているとともに、Ａｌパッド部４９ｃの下面とＣｕパッド部６ａの上面との間に絶縁膜が挟まれて（保持されて）いるので、前述した第１〜第３の各実施形態と同様の効果を得ることができる。
【００８８】
なお、本発明に係る半導体装置およびその製造方法は、前述した第１〜第４の各実施形態には制約されない。本発明の趣旨を逸脱しない範囲で、それらの構成、あるいは工程などの一部を種々様々な設定に変更したり、あるいは各種設定を適宜、適当に組み合わせて用いたりして実施することができる。
【００８９】
例えば、コンタクトプラグの長さは、第１の配線の厚さと略同じ大きさには限られない。コンタクトプラグの長さは、第１の配線の厚さより短くても、あるいは長くても構わない。第２の配線と第１の配線とが互いに立体的に接触できる長さに形成されていればよい。ただし、コンタクトプラグの長さを、第１の配線の厚さより長く形成することにより、コンタクトプラグを第１の絶縁膜に間接的に接触させて、第２の配線と第１の配線との密着性（密着力）をより向上させることができる。
【００９０】
また、コンタクトプラグの形状は、四角柱形状には限られない。円柱形状、楕円柱形状、三角柱形状、あるいは多角柱形状でも構わない。さらに、第２の配線のプラグ部は、例えばその平面視において、直線形状あるいは非直線形状からなる所定の文字、図形、あるいは数字などを模した形状に形成されても構わない。第２の配線と第１の配線とが互いに立体的に接触できる形状に形成されていればよい。コンタクトプラグの数も適宜、適正な値に設定して構わない。
【００９１】
また、第２の配線はアルミニウム単体で形成される必要は無い。第２の配線は、導電性が高く、かつ、酸化され難い材料により形成されていればよい。例えば、第２の配線のうち、大気中に露出される本体部をアルミニウムを含む化合物により形成しても構わない。また、第３実施形態のシングルダマシン構造を有する第２の配線では、その本体部とプラグ部とを互いに異なる材料により形成しても構わない。
【００９２】
さらに、第１の配線のパッド部およびその内部に形成されるコンタクトホールは、前述した第１〜第４の各実施形態とは異なる工程によって形成しても構わない。例えば、第１の配線のパッド部を形成する際に、パッド部用凹部内の第１の絶縁膜を全て除去する。そして、パッド部用凹部内を全て第１の導電材料により埋め込んで第１の配線のパッド部を形成する。この段階において、第１の配線のパッド部内には第１の絶縁膜は残っていない。この後、第１の配線のパッド部に所望の大きさ、形状、および個数のコンタクトホールを形成する。コンタクトホールは、第１の配線のパッド部の上に第２の絶縁膜などを設ける前に形成しても構わない。この場合、第１の配線のパッド部の所定の箇所をエッチングなどにより削ってコンタクトホールを形成する。続けて、第１の配線のパッド部の上に第２の絶縁膜などを設けた後、コンタクトホールに連通するように第２の絶縁膜をエッチングにより削って第２の配線用凹部を形成する。コンタクトホールの内部が第２の絶縁膜などによって埋められている（塞がれている）場合には、それらも併せて削ればよい。このような工程により、前述した第１〜第４の各実施形態と同様に、所望のコンタクトホールおよび第２の配線用凹部を形成することができる。
【００９３】
あるいは、第１の配線のパッド部の上に第２の絶縁膜などを設ける前に、コンタクトホールの内部が第２の絶縁膜などによって埋められないようにコンタクトホール上にマスク材を設ける。続けて、第１の配線のパッド部の上に第２の絶縁膜などを設けた後、コンタクトホールに連通するように第２の絶縁膜およびマスク材などをエッチングにより削って第２の配線用凹部を形成する。このような工程によっても、前述した第１〜第４の各実施形態と同様に、所望のコンタクトホールおよび第２の配線用凹部を形成することができる。
【００９４】
さらには、第１の配線のパッド部の上に第２の絶縁膜などを設けた後、第１の配線のパッド部の所定の箇所をその上方の第２の絶縁膜などともにエッチングする。これにより、コンタクトホールの内部が第２の絶縁膜などによって埋められるおそれが殆どない状態で所望のコンタクトホールを形成できる。この後、コンタクトホールに連通するように第２の絶縁膜およびマスク材などをエッチングにより削って第２の配線用凹部を形成する。このような工程によっても、前述した第１〜第４の各実施形態と同様に、所望のコンタクトホールおよび第２の配線用凹部を形成することができる。
【００９５】
【発明の効果】
本発明に係る半導体装置によれば、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上が図られており、信頼性が向上されている。
【００９６】
また、本発明に係る半導体装置の製造方法によれば、パッド部を構成する導電体同士の密着性およびそれら各導電体間の導電性の向上を図ることにより、信頼性が向上された半導体装置を容易に製造できる。
【図面の簡単な説明】
【図１】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図２】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図３】第１実施形態に係る半導体装置の製造方法を示す工程断面図および平面図。
【図４】第１実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図５】第２実施形態に係る半導体装置の製造方法を示す工程断面図。
【図６】第２実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図７】第３実施形態に係る半導体装置の製造方法を示す工程断面図。
【図８】第３実施形態に係る半導体装置の製造方法を示す工程断面図。
【図９】第３実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図１０】第４実施形態に係る半導体装置の製造方法を示す工程断面図。
【図１１】第４実施形態に係る半導体装置の製造方法を示す工程断面図。
【図１２】第４実施形態に係る半導体装置およびその製造方法を示す工程断面図および平面図。
【図１３】従来の技術に係る半導体装置を示す平面図および断面図。
【図１４】従来の技術に係る他の半導体装置を示す平面図および断面図。
【符号の説明】
１…Ｓｉ基板
２…ＳｉＯ2膜（第１の絶縁膜）
３…第１の配線用凹部
３ａ…第１の配線のパッド部用凹部
３，４４…Ｃｕ膜（第１の導電材料）
６，４５…Ｃｕダマシン配線（第１の配線）
６ａ，４５ａ…Ｃｕダマシン配線のパッド部（第１の配線のパッド部）
８…ＳｉＯ2膜（第２の絶縁膜）
９ａ，２２ａ，３２ａ，４６ａ…第２の配線用凹部
９ｂ，２２ｂ，３２ｂ，４６ｂ…コンタクトプラグ用凹部
１１，２４，３４，４８…Ａｌ膜（第２の導電材料）
１２ａ，２５ａ，４９ａ…Ａｌデュアルダマシン配線（第２の配線）
１２ｂ，２５ｂ，３５ｂ，４９ｂ…Ａｌコンタクトプラグ（コンタクトプラグ）
１２ｃ，２５ｃ，３５ｃ，４９ｃ…Ａｌダマシン配線のパッド部（第２の配線のパッド部）
３５ａ…Ａｌシングルダマシン配線（第２の配線）
３６…ＳｉＯ2膜（第２の絶縁膜）
３7…Ａｌ膜（第３の導電材料）
Claims (10)
- 基板上に設けられた第１の絶縁膜の第１の配線用凹部に埋め込まれている第１の配線およびこの第１の配線に接続され、かつ、前記第１の配線よりも平面視における面積が大きい第１のパッド部と、
前記第１の絶縁膜および前記第１の配線上に設けられた第２の絶縁膜と、
この第２の絶縁膜の第２のパッド部用の凹部内に形成され、前記第１のパッド部の上方に設けられている第２のパッド部と、
この第２のパッド部の下面から前記第１のパッド部の内部に達して設けられているとともに、側面を前記第１のパッド部に電気的に接続された複数本のコンタクトプラグと、
を具備することを特徴とする半導体装置。 - 前記各コンタクトプラグは、それらの下端を前記第１のパッド部の下面と同等以下の高さに設けられていることを特徴とする請求項１に記載の半導体装置。
- 前記第２のパッド部の下面と前記第１のパッド部の上面との間には、前記第２の絶縁膜が挟まれていることを特徴とする請求項１または２に記載の半導体装置。
- 前記各コンタクトプラグは、前記第２のパッド部に一体に形成されていることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
- 前記第２のパッド部および前記各コンタクトプラグがアルミニウム単体およびアルミニウムを含む化合物の少なくとも一方により形成されていることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置。
- 基板上に設けられた第１の絶縁膜に第１の配線およびこの第１の配線に接続される第１のパッド部を設けるとともに、前記第１の絶縁膜上に設けられた第２の絶縁膜に複数本のコンタクトプラグを介して前記第１のパッド部に接続される第２のパッド部を設ける工程であって、
前記第１の絶縁膜に、前記第１の配線用の凹部と、この第１の配線用凹部に連続し前記第１の配線用の凹部よりも平面視における面積が大きく、かつ、内側の複数箇所に前記第１の絶縁膜が選択的に残された前記第１のパッド部用凹部を形成する工程と、
前記第１の配線用凹部および前記第１のパッド部用凹部の内側に第１の導電材料を埋め込んで前記第１の配線および前記第１のパッド部を形成する工程と、
前記第１の配線および前記第１のパッド部が埋め込まれた前記第１の絶縁膜上に前記第２の絶縁膜を設ける工程と、
前記第１のパッド部上の前記第２の絶縁膜および前記第１のパッド部の内側の複数箇所に残された前記第１の絶縁膜を除去して、前記第２のパッド部用の凹部および複数個のコンタクトホールを形成する工程と、
前記第２のパッド部用凹部および前記各コンタクトホールの内側に第２の導電材料を埋め込んで、前記第１のパッド部の上方に前記第２のパッド部を形成するとともに、前記第２のパッド部の下面から前記第１のパッド部の内部に達して、かつ、側面を前記第１のパッド部に電気的に接続される前記各コンタクトプラグを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 前記コンタクトプラグを前記第２のパッド部と一体に形成することを特徴とする請求項６に記載の半導体装置の製造方法。
- 前記第２の導電材料をパターニングして加工することにより前記第２のパッド部を形成することを特徴とする請求項６または７に記載の半導体装置の製造方法。
- 前記第１の配線のパッド部用凹部を形成する工程において、選択的に残される前記第１の絶縁膜の大きさを前記コンタクトホールの大きさよりも僅かに小さくすることを特徴とする請求項６〜８のうちのいずれか１項に記載の半導体装置の製造方法。
- 前記第２のパッド部および前記コンタクトプラグを、アルミニウム単体およびアルミニウムを含む化合物の少なくとも一方により形成することを特徴とする請求項６〜９のうちのいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309871A JP4189198B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置およびその製造方法 |
| US10/690,620 US6909188B2 (en) | 2002-10-24 | 2003-10-23 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309871A JP4189198B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004146597A JP2004146597A (ja) | 2004-05-20 |
| JP4189198B2 true JP4189198B2 (ja) | 2008-12-03 |
Family
ID=32455555
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002309871A Expired - Fee Related JP4189198B2 (ja) | 2002-10-24 | 2002-10-24 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6909188B2 (ja) |
| JP (1) | JP4189198B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4501806B2 (ja) * | 2005-07-27 | 2010-07-14 | 株式会社デンソー | 半導体装置の製造方法 |
| DE102006043133B4 (de) * | 2006-09-14 | 2009-09-24 | Infineon Technologies Ag | Anschlusspad zu einem Kontaktieren eines Bauelements und Verfahren zu dessen Herstellung |
| JP5388478B2 (ja) * | 2008-05-20 | 2014-01-15 | 株式会社東芝 | 半導体装置 |
| US8653648B2 (en) * | 2008-10-03 | 2014-02-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zigzag pattern for TSV copper adhesion |
| JP5537016B2 (ja) * | 2008-10-27 | 2014-07-02 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| KR101028051B1 (ko) * | 2009-01-28 | 2011-04-08 | 삼성전기주식회사 | 웨이퍼 레벨 패키지 및 그 제조방법 |
| US8420531B2 (en) | 2011-06-21 | 2013-04-16 | International Business Machines Corporation | Enhanced diffusion barrier for interconnect structures |
| JP5837783B2 (ja) * | 2011-09-08 | 2015-12-24 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| DE102012215233A1 (de) * | 2012-08-28 | 2014-03-06 | Robert Bosch Gmbh | Halbleitervorrichtung und Herstellungsverfahren für eine Halbleitervorrichtung |
| JP2014123611A (ja) * | 2012-12-20 | 2014-07-03 | Denso Corp | 半導体装置 |
| JP6232661B2 (ja) * | 2014-05-02 | 2017-11-22 | 株式会社Ｊｏｌｅｄ | 薄膜トランジスタ装置、及びそれを用いた表示装置 |
| JP6540228B2 (ja) * | 2015-05-25 | 2019-07-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US9905459B1 (en) | 2016-09-01 | 2018-02-27 | International Business Machines Corporation | Neutral atom beam nitridation for copper interconnect |
| US10290584B2 (en) | 2017-05-31 | 2019-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive vias in semiconductor packages and methods of forming same |
| US10916503B2 (en) | 2018-09-11 | 2021-02-09 | International Business Machines Corporation | Back end of line metallization structure |
| KR20210084446A (ko) * | 2018-10-31 | 2021-07-07 | 하마마츠 포토닉스 가부시키가이샤 | 다마신 배선 구조, 액츄에이터 장치, 및 다마신 배선 구조의 제조 방법 |
| KR20200122673A (ko) * | 2019-04-18 | 2020-10-28 | 삼성전자주식회사 | 패턴 디자인 및 상기 패턴 디자인을 검사하기 위한 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3526376B2 (ja) | 1996-08-21 | 2004-05-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JPH1098039A (ja) | 1996-09-20 | 1998-04-14 | Sony Corp | 半導体装置の製造方法 |
| JP2974022B1 (ja) | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
| TW490718B (en) * | 2000-01-25 | 2002-06-11 | Toshiba Corp | Semiconductor device and the manufacturing method thereof |
-
2002
- 2002-10-24 JP JP2002309871A patent/JP4189198B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-23 US US10/690,620 patent/US6909188B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6909188B2 (en) | 2005-06-21 |
| US20040135267A1 (en) | 2004-07-15 |
| JP2004146597A (ja) | 2004-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4189198B2 (ja) | 半導体装置およびその製造方法 | |
| KR100835382B1 (ko) | 향상된 신뢰성을 갖는 구리 금속화를 위한 본드 패드 구조 및 그것의 제조 방법 | |
| JP4456027B2 (ja) | 貫通導電体の製造方法 | |
| JPH05206290A (ja) | 多層相互接続集積回路用ビア形成方法 | |
| WO2004097916A1 (ja) | 半導体装置の製造方法、半導体ウエハおよび半導体装置 | |
| US9831140B2 (en) | Wafer having pad structure | |
| KR20020066567A (ko) | 구리 다층 배선을 가지는 반도체 장치 및 그 형성방법 | |
| JP2009147218A (ja) | 半導体装置とその製造方法 | |
| US20120032344A1 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| KR20060125644A (ko) | 반도체 장치의 제조 방법 | |
| JP2002289623A (ja) | 半導体装置及びその製造方法 | |
| KR20090004469A (ko) | 반도체 장치 | |
| TW200910431A (en) | Semiconductor device and method for manufacturing the same | |
| JPH11251316A (ja) | マルチチップ半導体装置の製造方法 | |
| JP2016021497A (ja) | 半導体装置およびその製造方法 | |
| US7598590B2 (en) | Semiconductor chip and method for manufacturing the same and semiconductor device | |
| JP2007115980A (ja) | 半導体装置及びその製造方法 | |
| KR100555524B1 (ko) | 반도체 장치의 본딩패드 및 그 제조방법 | |
| JP2004363376A (ja) | 配線及びビアプラグ間の接続構造、及び配線及びビアプラグ間の接続構造を有する半導体装置の製造方法 | |
| JP2005197740A (ja) | 半導体素子の銅配線の形成方法 | |
| JP2004273920A (ja) | 半導体装置 | |
| KR101150605B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100835421B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| TW556257B (en) | Method of manufacturing semiconductor device | |
| KR100546208B1 (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071105 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080310 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080513 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080715 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080801 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080909 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |