JP4501806B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4501806B2
JP4501806B2 JP2005217014A JP2005217014A JP4501806B2 JP 4501806 B2 JP4501806 B2 JP 4501806B2 JP 2005217014 A JP2005217014 A JP 2005217014A JP 2005217014 A JP2005217014 A JP 2005217014A JP 4501806 B2 JP4501806 B2 JP 4501806B2
Authority
JP
Japan
Prior art keywords
film
metal film
contact hole
protective film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005217014A
Other languages
English (en)
Other versions
JP2007035926A (ja
Inventor
学 富坂
顕成 深谷
新美  彰浩
友厚 牧野
市治 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2005217014A priority Critical patent/JP4501806B2/ja
Publication of JP2007035926A publication Critical patent/JP2007035926A/ja
Application granted granted Critical
Publication of JP4501806B2 publication Critical patent/JP4501806B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子の所望位置と電気的に接続される電極間の絶縁分離を機械加工によって行う半導体装置およびその製造方法に関するものである。
従来より、パワー素子やダイオードなど半導体素子が形成された半導体装置の電極として一般的にAlが用いられているが、Alは腐食の問題があったり、ボンディングワイヤとの密着性が十分でないという問題がある。このため、Al表面に例えばNiやAu等の金属層を無電解メッキ法によって積層する手法が用いられている。
特開2005−64451号公報
しかしながら、上記のような無電解メッキによると例えばNi等の金属層が厚くなってしまい、Ni等の金属層の線膨張係数と半導体装置内の他の材質の線膨張係数との相違により、半導体チップに反りが発生することがある。
これに対して、無電解メッキではなく、例えばスパッタ、蒸着などのデポジションによってNi等の金属層を形成することで、Ni等の金属層を薄く形成できるようにすれば上記のような半導体チップの反りを抑制できると考えられる。
ところが、スパッタ、蒸着などのデポジションによってNi等の金属層を形成した場合、ウェハ全面に形成されることになるため、電極間の絶縁のために、スパッタ、蒸着などのデポジションによってNi等の金属層を形成した後でそれをパターニングしなければならない。このとき、Ni等の金属層の種類に応じてエッチング時に使用する材料が異なってくるため、金属層が多層化するほど、沢山の種類のエッチング材料を用意しなければならない。
このため、本発明者らは、機械加工によってNi等の金属層を部分的に除去することで、金属層の材質に関わらず、一挙に金属層の除去を行うことを考えた。これについて、図4に示す半導体装置の製造工程図を参照して説明する。
まず、図4(a)に示す工程では、パワー素子やダイオードなどが作り込まれた半導体チップ1の表面に、図示しない絶縁膜を形成後、この絶縁膜の所望位置にコンタクトホールを形成する。そして、絶縁膜上にAl膜2を形成すると共に、Al膜2をパターニングすることで、絶縁膜に形成したコンタクトホールを通じて半導体素子の所望位置と電気的に接続する。続いて、Al膜2および図示しない絶縁膜の表面に保護膜3を形成したのち、フォトエッチング等を行うことでコンタクトホール3aを形成し、Al膜2の所望位置を露出させる。
次に、図4(b)に示す工程では、スパッタ、蒸着などのデポジションにより、金属膜4を成膜する。このとき、金属膜4はウェハ全面に形成されることになる。
続く、図4(c)に示す工程では、機械加工用のダイヤモンド製のバイトを用意し、ウェハ面内においてバイトを走査することで、バイトによって金属膜4および保護膜3の上部を削り取る。このとき、保護膜3の厚みの途中までバイトで削り取り、金属膜4のうち第1保護膜3の表面に形成された表面よりも上の位置まで保護膜3を残すようにする。
このようにして、金属膜4が複数の電極4aに分断され、半導体素子の所望位置と電気的に接続される。そして、保護膜3によって各電極4aの間が絶縁された構造が完成する。
しかしながら、このような製造手法によると、バイトによって金属膜4および保護膜3の上部を削り取ったときに、金属膜4のバリ(残渣)が発生してしまうことが確認された。図5(a)、(b)は金属膜4のバリ5が発生しなかった場合の半導体装置の断面図および上面図であり、図6(a)、(b)は金属膜4のバリ5が発生した場合の半導体装置の断面図および上面図である。
これらの図に示されるように、金属膜4にバリ5が発生していない場合には、金属膜4を分離させることによって構成された隣接する電極4a同士が完全に分離された状態となり、適切に絶縁が行われている。これに対し、金属膜4にバリ5が発生した場合には、電極4a同士がバリ5を通じて短絡した状態となり、適切な絶縁が行えなくなる。このため、半導体装置が不良になるという問題が発生する。
本発明は上記点に鑑みて、機械加工によって金属膜および保護膜を除去することで金属膜を分断し、複数の電極を形成するに際し、電極同士がバリによって短絡してしまうことを防止できるようにすることを目的とする。
上記目的を達成するため、本発明者らは、金属膜4を機械加工したときに何故バリ5が発生するかについて検討を行った。その結果、機械加工の際に用いるバイトの移動方向に対する金属膜4の角度、つまり保護膜3の角度がバリ5の発生に関わっていることを突き止めた。
図7は、保護膜3および金属膜4の勾配とバリの発生状況について表した模式図である。図7(a)〜(b)では、左から順番に、保護膜3および金属膜4の傾斜角度を変えていったときの様子が示されており、さらに、図7(a)〜(d)それぞれにおいて、上から順に半導体装置の断面図、半導体装置の良不良(OK or NG)の結果、そのときの保護膜3および金属膜4の勾配およびAl膜2の表面に対する傾斜角度(テーパ角度)が示されている。
図7(a)に示されるように保護膜3および金属膜4のテーパ角度が76度のときには、断面図に示されるように半導体装置は不良となっていた。そして、保護膜3および金属膜4のテーパ角度を徐々に緩やかにし、図7(b)に示されるように70度としたところで、半導体装置に多少不良が混じるもののほぼ良品となり、それ以上になると、図7(c)に示されるように半導体装置が良品となった。さらに、保護膜3および金属膜4のテーパ角度を徐々に緩やかにし、図7(d)に示されるように26度になると、再び半導体装置に不良が出始めた。
このことから、保護膜3および金属膜4のテーパ角度を26度以上かつ70度以下とすれば、金属膜4を機械加工により切削した際にバリ5が発生することを防止でき、半導体装置に不良が発生することを防止することが可能になると言える。
そこで、請求項1に記載の発明では、コンタクトホール(3a)を形成する工程では、該コンタクトホール(3a)の側壁面をテーパ面とし、第1金属膜(2)の表面に対するコンタクトホール(3a)の側壁面の為す角度が26度以上かつ70度以下となるようにし、第2金属膜(4)を形成する工程では、第1金属膜(2)の表面に対して該第2金属膜(4)のうちコンタクトホール(3a)の側壁面上に形成される部分の為す角度が26度以上かつ70度以下となるようにすることを特徴としている。
このように、保護膜(3)のコンタクトホール(3a)をテーパ面としておくことで第2金属膜(4)も傾斜させられるため、機械加工時に第2金属膜(4)のバリが発生して各種電極(4a)間が短絡することを防止できる。
このため、機械加工によって第2金属膜(4)および保護膜(3)を除去することで金属膜(4)を分断し、複数の電極(4a)を形成するに際し、電極(4a)の間がバリによって短絡してしまうことを防止することが可能となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
(第1実施形態)
以下、本発明の一実施形態が適用された製造方法を用いて製造された半導体装置の断面図を図1に示す。
図1に示されるように、半導体装置は、パワー素子やダイオードなどの半導体素子が作り込まれた半導体チップ1の表面にはSO2等で構成された図示しない絶縁膜を介して、Al膜2が形成されている。このAl膜2は、本発明における第1金属膜に相当するもので、図示しない絶縁膜に形成されたコンタクトホールを通じて半導体チップ1に作りこまれた半導体素子の所望位置と電気的に接続された構造となっている。
Al膜2の表面および図示しない絶縁膜の表面には、保護膜3が形成されている。この保護膜3は、後述するバイト10(図2(e)参照)によって形崩れすることなく削ることができる材質、つまり脆性材料ではない材質で、かつ、Auとの密着性が高い材質の材料、例えばポリイミド等の有機樹脂材料で構成されている。例えば、図1において、保護膜3の膜厚は、10μm程度とされている。
なお、ここでは保護膜3の膜厚を10μmとしているが、必ずしもこの値でなければならない訳ではない。例えば、保護膜3の膜厚を2μm〜30μmの範囲で変更可能である。ここで、下限値を2μmとしたのは、切削加工、研削加工などの装置側で位置決め精度を考慮したものであり、上限値を30μmとしたのはスピンコートによって膜厚の分布を小さくして塗布できる上限がこの値となるためである。また、保護膜3の膜厚を7μm〜20μmとすると好ましい。現状のウェハの厚さばらつき、切削の機械加工精度で加工するとき、量産時の工程能力を考慮すると、保護膜3の膜厚を7μm以上とするのが好ましい。一方、1回の切削量に上限があるので、あまり厚いと繰り返し切削しなければならず、合計加工時間が長くなるため、保護膜3の膜厚を20μm以下とするのが好ましい。さらに、加工歩留まりに対する量産時の工程能力、経済性を考慮すると、保護膜3の膜厚を10μm以上かつ15μm以下とすると最適である。
さらに、保護膜3のコンタクトホール3aの側壁面は、エッチング材料やエッチング時間などの選択により、Al膜2の表面に対する角度が26度以上かつ70度以下のテーパ面とされている。そして、この保護膜3のコンタクトホール3aの側壁面に加えて、保護膜3の開口部から露出したAl膜2の表面には、Al膜2と電気的に接続された金属膜4が形成されている。金属膜4のうちコンタクトホール3aの側壁面上に形成された部分は、側壁面と同様に、Al膜2の表面に対する角度が26度以上かつ70度以下のテーパ面となっている。この金属膜4が、本発明における第2金属膜に相当するものである。
この金属膜4は、本実施形態では複数種類の金属が積層された積層膜で構成され、最下層から順に、Al膜2との密着の信頼性の高いAl層(第1層)、Al層との密着性および金属膜4の表面にはんだを接合するときにボンディングワイヤ6内のスズの拡散をブロックする役割を果たすTi層(第2層)、Ti層と同様にスズのブロックを行うNi層(第3層)およびNi層の表面の酸化防止とはんだの濡れ性の向上のためのAu層(第4層)を有した構成とされている。
このように構成された金属膜4が分断され、保護膜3によって絶縁されることで、半導体素子の所望位置と電気的な接続が行われた各種電極4aが構成されている。
そして、各種電極4aの表面に図示しないはんだが接合されることで、電極4aやAl膜2を介して、はんだが半導体チップ1に形成された半導体素子と電気的に接合された構造となっている。
続いて、本実施形態における半導体装置の製造方法について説明する。図2に、本実施形態における半導体装置の製造工程中の断面図を示し、この図に基づいて説明する。
図2(a)に示されるように、パワー素子やダイオードなどが作り込まれた半導体チップ1を製造するための半導体基板の表面に、図示しない絶縁膜を形成した後、この絶縁膜の所望位置にコンタクトホールを形成する。そして、絶縁膜上にAl膜2を形成すると共に、Al膜2をパターニングすることで、絶縁膜に形成したコンタクトホールを通じて半導体素子の所望位置と電気的な接続が行われる。
次に、図2(b)に示されるように、Al膜2および図示しない絶縁膜の表面に、例えばポリイミドによって保護膜3を上述した膜厚、例えば15μm程度で形成する。
そして、図2(c)に示されるように、フォトエッチング等を行うことで、コンタクトホール3aを形成し、Al膜2の所望位置を露出させる。このとき、コンタクトホール3aの形成のためのエッチングの時間やエッチング材料を選択することにより、コンタクトホール3aの側壁面が角度が26度以上かつ70度以下のテーパ面となるようにする。
このようにコンタクトホール3aの側壁面に角度をつける場合、樹脂を露光する前の仮硬化を1分程度の短時間(樹脂の型番によって異なるが、通常は120℃から140℃で2分から4分やるところを120℃で1分にする等)にするか、あるいは過剰に露光したり、過剰な時間現像したりすれば良い。
続いて、図2(d)に示されるように、スパッタ、蒸着などのデポジションにより、金属膜4を成膜する。これにより、ウェハ全面に金属膜4が形成される。
この後、図2(e)に示されるように、機械加工用のダイヤモンド製のバイト10をウェハ面内において走査することで、バイト10によって金属膜4および保護膜3の上部を削り取る。このとき、例えば、保護膜3の表面から数μm程度のみがバイト10によって除去できるように、バイト10を走査する。換言すれば、保護膜3の厚みの途中までバイト10で削り取り、金属膜4のうち第1保護膜3の表面に形成された表面よりも上の位置まで保護膜3を残すようにしている。
このとき、バイト10をGND配線に接続することで接地状態とし、バイト10に電荷が蓄積されないようにして行うと、半導体素子に電荷がチャージされなくて済むため、半導体素子の特性変動を抑制することも可能となる。
なお、バイト10による表面切削は、一般的に金属加工技術において使用されているものであるが、その切削深さには幾らかバラツキが生じることになる。このバラツキを考慮し、バラツキが発生しても切削表面が金属膜4のうち保護膜3の表面に形成されたものの表面から保護膜3の切削前の表面までの間に位置するように、保護膜3の厚みを設定している。
このようにして、図1に示されるように、保護膜3のコンタクトホール3aの側壁面がテーパ面となり、かつ、コンタクトホール3aから露出したAl膜2の表面にのみ金属膜4が形成された構造が完成する。
この後、はんだ等による接合を行うことで、半導体装置と外部配線などとの電気的な接続構造が完成する。
以上説明した本実施形態の半導体装置の製造方法によれば、金属膜4と保護膜3との間からの腐食媒体の透過をし難くできるスパッタ、蒸着などのデポジションによって金属膜4を形成しつつ、ウェハ全面に形成される金属膜4を保護膜3の表面に形成し、その後、保護膜3の一部と共に金属膜4のうちの不要部分を除去するようにしている。
このとき、不要部分の除去をバイト10を用いた機械加工によって行うが、保護膜3のコンタクトホール3aをテーパ面としておくことで金属膜4も傾斜させられるため、機械加工時に金属膜4のバリが発生して各種電極4a間が短絡することを防止できる。
このため、機械加工によって金属膜4および保護膜3を除去することで金属膜4を分断し、複数の電極4aを形成する半導体装置の製造方法において、電極4a同士がバリによって短絡してしまうことを防止することが可能となる。
(他の実施形態)
上記実施形態では、冶具としてバイト10を用いて金属膜4および保護膜3を切削する機械加工について説明したが、その他、冶具を用いても構わない。例えば、図3に示すような多数の刃11が備えられた多刃工具12を用いて切削を行っても良い。
また、上記実施形態では、コンタクトホール3aの側壁面がAl膜2の表面に対して傾斜させられたテーパ面となるようにしているが、コンタクトホール3aの平面形状に対するバイト10の走査方向(機械加工の方向)を考慮すると、より金属膜4を切削したときのバリの発生を抑制でき、各種電極4a間の短絡を防止できる。
本発明の第1実施形態における半導体装置の断面構成を示す図である。 図1に示す半導体装置の製造工程を示した断面図である。 他の実施形態で示す半導体装置の製造工程を示した断面図である。 本発明者らが先に検討を行った半導体装置の製造工程を示した断面図である。 図4に示す製造工程を行った場合における良品の半導体装置を示した断面図および上面図である。 図4に示す製造工程を行った場合における不良の半導体装置を示した断面図および上面図である。 保護膜3の傾斜角度を変えていったときの半導体装置の出来具合を示した模式図である。
符号の説明
1…半導体チップ、2…Al膜、3…保護膜、3a…コンタクトホール、4…金属膜、4a…電極、5…バリ。

Claims (2)

  1. 半導体素子が形成され、半導体チップ(1)を構成するための半導体基板を用意する工程と、
    前記半導体基板の上に、前記半導体素子と電気的に接続される第1金属膜(2)を形成する工程と、
    前記第1金属膜(2)および前記半導体基板の上に保護膜(3)を形成する工程と、
    前記保護膜(3)に対して、前記第1金属膜(2)におけるパッドとなる領域を露出させるコンタクトホール(3a)を形成する工程と、
    前記保護膜(3)の表面と前記第1金属膜(2)における前記パッドとなる領域の表面とに、デポジションにて、第2金属膜(4)を形成する工程と、
    具としてバイトもしくは多刃工具を用いた切削加工による機械加工にて、前記保護膜(3)および前記第2金属膜(4)を前記保護膜(3)の厚みの途中まで除去し、該除去後の前記保護膜(3)における前記コンタクトホール(3a)の側壁面と前記第1金属膜(2)における前記パッドとなる領域の表面に前記第2金属膜(4)を残す工程と、を有し、
    前記コンタクトホール(3a)を形成する工程では、該コンタクトホール(3a)の側壁面をテーパ面とし、前記第1金属膜(2)の表面に対する前記コンタクトホール(3a)の側壁面の為す角度が26度以上かつ70度以下となるようにし、
    前記第2金属膜(4)を形成する工程では、前記第1金属膜(2)の表面に対して該第2金属膜(4)のうち前記コンタクトホール(3a)の側壁面上に形成される部分の為す角度が26度以上かつ70度以下となるようにすることを特徴とする半導体装置の製造方法。
  2. 前記保護膜(3)を形成する工程では、前記保護膜(3)を有機樹脂材料で形成することを特徴とする請求項に記載の半導体装置の製造方法。
JP2005217014A 2005-07-27 2005-07-27 半導体装置の製造方法 Expired - Fee Related JP4501806B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005217014A JP4501806B2 (ja) 2005-07-27 2005-07-27 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005217014A JP4501806B2 (ja) 2005-07-27 2005-07-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007035926A JP2007035926A (ja) 2007-02-08
JP4501806B2 true JP4501806B2 (ja) 2010-07-14

Family

ID=37794814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005217014A Expired - Fee Related JP4501806B2 (ja) 2005-07-27 2005-07-27 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4501806B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4618295B2 (ja) * 2007-07-26 2011-01-26 株式会社デンソー 半導体装置の金属電極形成方法
US7800232B2 (en) 2007-03-06 2010-09-21 Denso Corporation Metallic electrode forming method and semiconductor device having metallic electrode
JP2011066371A (ja) * 2009-08-18 2011-03-31 Denso Corp 半導体装置およびその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164172A (ja) * 1984-09-05 1986-04-02 Sanyo Electric Co Ltd ダイオ−ド
JP2001015403A (ja) * 1999-06-28 2001-01-19 Toshiba Corp 半導体装置
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2004146597A (ja) * 2002-10-24 2004-05-20 Toshiba Corp 半導体装置およびその製造方法
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6164172A (ja) * 1984-09-05 1986-04-02 Sanyo Electric Co Ltd ダイオ−ド
JP2001015403A (ja) * 1999-06-28 2001-01-19 Toshiba Corp 半導体装置
JP2004031918A (ja) * 2002-04-12 2004-01-29 Hitachi Ltd 半導体装置
JP2004146597A (ja) * 2002-10-24 2004-05-20 Toshiba Corp 半導体装置およびその製造方法
JP2005064451A (ja) * 2003-07-31 2005-03-10 Fujitsu Ltd 半導体装置の製造方法及び半導体装置

Also Published As

Publication number Publication date
JP2007035926A (ja) 2007-02-08

Similar Documents

Publication Publication Date Title
KR940001149B1 (ko) 반도체 장치의 칩 본딩 방법
JP2000068401A (ja) 半導体装置およびその製造方法
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP4121542B1 (ja) 電子装置の製造方法
JP2009099838A (ja) 半導体装置およびその製造方法
JP4479611B2 (ja) 半導体装置
TWI433279B (zh) 半導體封裝及其形成方法
JP5579080B2 (ja) 複数のビーム放射構成素子を作製する方法およびビーム放射構成素子
JP4501806B2 (ja) 半導体装置の製造方法
JP4466495B2 (ja) 半導体装置の製造方法
CN103515351B (zh) 器件接触、电器件封装件以及制造电器件封装件的方法
JP3935884B2 (ja) 電子パッケージ修正プロセス
US6524889B2 (en) Method of transcribing a wiring pattern from an original substrate to a substrate with closely matched thermal expansion coefficients between both substrates for dimensional control of the transcribed pattern
JPH05198697A (ja) シリコン基板金属ビア形成方法およびマルチチップモジュール製造方法
JP2006173159A (ja) チップ部品の製造方法
US20050253258A1 (en) Solder flow stops for semiconductor die substrates
JP6607771B2 (ja) 半導体装置
JP2009130271A (ja) 半導体装置とその製造方法
JP2004063804A (ja) 半導体装置、積層型半導体装置およびそれらの製造方法
JPH09186161A (ja) 半導体装置のはんだバンプ形成方法
JPWO2020166512A1 (ja) 半導体装置、および、半導体装置の製造方法
JP2016181555A (ja) バンプ構造とバンプ接合構造およびバンプ製造方法
JP3917121B2 (ja) 半導体装置の製造方法
JP2007514154A (ja) 温度測定デバイスおよびこのデバイスを製造する方法
JP3525808B2 (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100305

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100330

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100412

R151 Written notification of patent or utility model registration

Ref document number: 4501806

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130430

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140430

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees