JP2009130271A - 半導体装置とその製造方法 - Google Patents

半導体装置とその製造方法 Download PDF

Info

Publication number
JP2009130271A
JP2009130271A JP2007306112A JP2007306112A JP2009130271A JP 2009130271 A JP2009130271 A JP 2009130271A JP 2007306112 A JP2007306112 A JP 2007306112A JP 2007306112 A JP2007306112 A JP 2007306112A JP 2009130271 A JP2009130271 A JP 2009130271A
Authority
JP
Japan
Prior art keywords
semiconductor element
semiconductor
protective sheet
interposer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007306112A
Other languages
English (en)
Inventor
Masaji Funakoshi
正司 舩越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007306112A priority Critical patent/JP2009130271A/ja
Priority to US12/274,590 priority patent/US20090134494A1/en
Publication of JP2009130271A publication Critical patent/JP2009130271A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H01L2221/68331—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding of passive members, e.g. die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】半導体素子に掛かるストレスを低減し、さらにインターポーザと半導体素子の接着性を向上させる半導体装置を提供する。
【解決手段】主面の中心領域に形成された回路形成部１１と、回路形成部１１の外側の主面に配置された複数の電極パッド８とを有する半導体素子１と、半導体素子１を搭載するインターポーザ３と、インターポーザ３に配置された端子９と、電極パッド８と端子９とを電気的に接続する金属細線５と、半導体素子１および金属細線５を封止する封止絶縁材とを備える。回路形成部１１と、複数の電極パッド８のうちの少なくとも一部とを覆うように半導体素子１の主面上に形成された保護シート２を備える。
【選択図】図１Ａ

Description

本発明は、半導体素子に付加された封止絶縁材料からのストレス緩和、インターポーザに搭載後の半導体素子の反りの抑制、インターポーザへの半導体素子の安定的な接続を実現する半導体装置およびその製造方法に関する。
年々、電子機器または携帯機器の多機能化・高機能化および低コスト化の要望が高まっており、キーデバイスである半導体装置も更なる小型化・多機能化・高機能化、そして低コスト化が必須となっている。半導体装置において、上記の要望を満足するために、１チップ化、およびＬｏｗ−ｋ膜を使った拡散プロセスの微細化が進められている。
半導体装置の拡散プロセスの微細化が進むに従い、半導体装置を構成する絶縁層間膜の誘電率を下げるため、脆弱なＬｏｗ−ｋ膜が採用されるようになっている。そのため、組立工程後の封止絶縁材によるストレスを半導体素子が受け、そのことにより、Ｌｏｗ−ｋ膜中、および層間膜間で剥離が発生するという不具合が顕著になっている。
この問題を解決するために、半導体素子に配置された端子を除く半導体素子表面を樹脂フィルムにより覆うことで、封止絶縁材料から半導体素子が受けるストレスを緩和させる構成の半導体装置が提案されている（例えば、特許文献１参照）。
図９は、従来の半導体装置の構成を示す上面図である。インターポーザ１０３上に半導体素子１０１が配置され、半導体素子１０１の電極パッド１０８が形成されていない領域に樹脂で形成された保護シート１０２が形成されている。インターポーザ１０３に形成された端子１０９は、金属細線１０５を介して電極パッド１０８に接続されている。さらに、保護シート１０２に金属層を含ませることで、高周波ノイズもしくはα線侵入阻止の機能を有することができる。
上記半導体装置の製造方法は、インターポーザ１０３に半導体素子１０１を搭載後、半導体素子１０１に配置された端子を除く半導体表面の領域を覆う樹脂フィルムを加熱・圧着して貼り付けることにより、保護シート１０２を配置するものである。
特開昭５９−８７８３７号公報
しかしながら、上記半導体装置には、以下のような問題がある。半導体装置の拡散プロセスが更に微細化するに従い、層間絶縁膜はより脆弱なＬｏｗ−ｋ膜が採用されるようになる。また、半導体素子の多機能化が進むことで、半導体素子のサイズが大きくなる。これらのことにより、半導体素子の特にコーナー部において、封止絶縁材料から受けるストレスが増大し、半導体素子のコーナー部で層間絶縁膜の剥離が増加する。しかし、上記従来の半導体素子のコーナー部には保護シートが形成されていないため封止絶縁材料のストレスを緩和することができず、半導体素子のコーナー部における剥離を防止することは困難である。
また、半導体素子の厚みがさらに薄くなると、インターポーザに半導体素子が搭載された後、半導体素子をインターポーザに接着するための接着剤の収縮により半導体素子に反りが発生する。上記従来の半導体素子には、電極パッドを除く半導体素子表面の領域に保護シートが形成されているが、半導体素子の縁部に電極パッドが配置されている場合、半導体素子の縁部に保護シートの支えがないため、接着剤の収縮応力により反りが発生する。
さらに、今後、半導体素子の縁部に配列される電極パッド列の多列化が進むと、半導体素子の上面に保護シートを貼り付けられる領域が少なくなり、保護シートによる半導体素子のコーナー部の剥離や反りを防止することが困難になる。
また、製造工程において、半導体素子をインターポーザに搭載する際に、半導体素子をピックアップ、マウントするためにコレットが用いられる。このコレットは、半導体素子の縁部に形成された電極パッドに接触しないコレットサイズのものが選定される。今後、半導体素子の多機能化による多ピン・狭ピッチに対応するために電極パッドが多段に配置されると、電極パッドの領域を除いた半導体素子表面の領域は狭くなり、これにともないコレットサイズも小さくなる。コレットサイズが小さくなることにより、ピックアップ性が不安定となる。
また、コレットサイズが小さくなると、半導体素子を搭載する際に、半導体素子の外周領域に伝わる荷重が十分ではなく、接着剤の濡れ広がり性にばらつきが生じる。このばらつきにより、接着強度が不足し、接着剤の厚みにばらつきが生じて、半導体素子の傾きが大きくなる。このことにより、ワイヤボンド工程において認識不良、不着等の不具合が発生しやすくなる。接着剤の濡れ広がり性ばらつき、および半導体素子の傾きは、半導体素子サイズが大きくなるに従い顕著になる。
本発明は、上記従来の問題を解決するもので、半導体素子に掛かるストレスを低減し、さらにインターポーザと半導体素子の接着性を向上させる半導体装置およびその製造方法を提供することを目的とする。
本発明の半導体装置は、主面の中心領域に形成された回路形成部と、前記回路形成部の外側の主面に配置された複数の電極パッドとを有する半導体素子と、前記半導体素子を搭載するインターポーザと、前記インターポーザに配置された端子と、前記電極パッドと前記端子とを電気的に接続する金属細線と、前記半導体素子および前記金属細線を封止する封止絶縁材とを備える。上記課題を解決するために、前記回路形成部と、前記複数の電極パッドのうちの少なくとも一部とを覆うように前記半導体素子の前記主面上に形成された保護シートを備えることを特徴とする。
本発明の第１の半導体装置の製造方法は、上記課題を解決するために、複数の半導体素子が形成された半導体ウェハの回路形成面に、回路形成部および電極パッドのうちの少なくとも一部を覆うように保護シートを貼り付ける工程と、前記半導体素子を単位として、前記半導体ウェハを個片化する工程と、前記半導体素子をインターポーザに搭載する工程と、金属細線により、前記半導体素子に形成された電極パッドとインターポーザ端子とを電気的に接続する工程と、前記半導体素子と前記金属細線とを封止絶縁材で封止する工程と、前記半導体素子を単位として前記インターポーザを個片化する工程とを備える。
また、本発明の第２の半導体装置の製造方法は、上記課題を解決するために、複数の半導体素子が形成された半導体ウェハの回路形成面に、前記半導体素子単位で、回路形成部と、複数の電極パッドのうちの少なくとも一部とを覆うように所定の大きさの保護シートを貼り付ける工程と、前記半導体素子単位として、前記半導体ウェハを個片化する工程と、前記半導体素子をインターポーザに搭載する工程と、金属細線により、前記半導体素子に形成された電極パッドと前記インターポーザ端子とを電気的に接続する工程と、前記半導体素子と前記金属細線とを封止絶縁材で封止する工程と、前記半導体素子を単位として前記インターポーザを個片化する工程とを備える。
本発明の半導体装置は、保護シートが、電極パッドを覆うため、半導体素子の保護シートに覆われる領域が増加する。保護シートに覆われる領域が増加することにより、封止絶縁材から半導体素子のコーナー部に受けるストレスが緩和する。そのため、半導体素子内の層間絶縁膜が外部からのストレスにより剥離することを防止することができる。
更に、保護シートに覆われる領域が増加することにより、半導体素子をインターポーザに固定する接着剤の圧縮応力に従い彎曲しようとする半導体素子を、保護シートが支えることで、半導体素子に掛かるストレスを低減することができる。
また、電極パッドを保護シートで覆うことにより、製造工程において、サイズが半導体素子に搭載された電極パッド以外の領域よりも大きなコレットを用いることができる。半導体素子のピックアップ性及び接着剤の濡れ広がり性を安定させることができ、半導体素子とインターポーザの接着性を向上することができる。
本発明の半導体装置の製造方法は、上記効果を有する半導体装置を製造することができる。
本発明の半導体装置およびその製造方法は、上記構成を基本として、以下のような種々の態様をとることができる。
すなわち、上記半導体装置において、前記電極パッドは、前記半導体素子の辺に沿って、少なくとも２段以に配列された構成にすることもできる。
また、前記少なくとも２段に配列された電極パッドの中で、少なくとも最外列の電極パッドは、前記保護シートから露出している構成にすることができる。この構成により、保護シートから露出した電極パッドは、強固なワイヤボンド性を確保することができる。また、余分な保護シートを貼り付けないため、コストを抑えることができる。なお、半導体素子において、回路形成部側を内側、電極パッドが形成されている側を外側と称す。最外列の電極パッドは、回路形成部から最も遠い列の電極パッドのことである。
また、前記保護シートは、前記電極パッド上の位置に切り込み部を有している構成にすることができる。
また、前記保護シートは、前記電極パッド上の位置に折れ曲がり部が形成された切り取り部を有している構成にすることもできる。
この構成により、ワイヤボンド設備が電極パッドの位置を認識する場合に、切り取り部があることでコントラストがつきやすく、ワイヤボンド設備における電極パッドの位置を容易に認識することができる。また、保護シートを切り取ることで、ワイヤボンドの金属細線と電極パッドの接触が容易になり、安定な合金形成が可能となる。
また、前記保護シートは、前記電極パッド上の位置に円筒形の切り取り部を有している構成にすることもできる。さらに、前記電極パッドは、前記円筒形の切り取り部により露出しており、前記露出した部分の電極パッド上には、バンプが形成され、前記バンプにより、前記電極パッドと前記金属細線とが接続されている構成にすることもできる。切り取り部を円筒形にすることにより、バンプを用いて金属細線と電極パッドを接続する場合に、金属細線と電極パッドとの接続性を向上させることができる。
また、前記切り取り部の開口幅は、３０μｍ以下である構成にすることができる。この構成にすることにより、ごみの侵入を防ぎ、電極パッドの汚染を防ぐことができる。
また、前記半導体素子は、前記回路形成部上に形成されたヒューズを有し、前記保護シートは、前記ヒューズ上に形成された開口部を有する構成にすることができる。この構成により、回路救済またはデバイス特性の調整のためヒューズを切断する場合、ヒューズ上の開口部が設けられていることにより、ヒューズを切断するレーザ条件のマージンが確保でき、量産で安定したヒューズ切断が可能となる。
また、第１の半導体装置の製造方法において、電極パッド上に保護シートが覆っている。このため、電極パッドの位置に影響されずに、コレットサイズを選択することができる。大きいコレットを用いることで、ピックアップの安定性および半導体素子を搭載する際の半導体素子の傾きを低減し、接着剤の濡れ広がり性が安定する。
また、前記保護シートを貼り付ける工程と、前記半導体ウェハを個片化する工程との間に、前記半導体ウェハを所定の厚みにする工程を有し、前記封止絶縁材で封止する工程と、前記インターポーザを個片化する工程との間に、前記インターポーザの半導体素子を搭載した面の裏面に金属端子を付設する工程を有してもよい。
また、第２の半導体装置の製造方法において、使用するコレットサイズを基に、コレットに接触する保護シートの大きさを決定することが可能となる。そのため、保護シートを大きくし過ぎることがなく、コストを抑えることができる。
また、前記電極パッドは、前記半導体素子の辺に沿って、少なくとも２段に配列され、前記保護シートを貼り付ける工程において、前記少なくとも２段に配列された電極パッドの中で、少なくとも最外列の電極パッドを露出するように前記保護シートを貼り付けてもよい。
また、前記保護シートを貼り付ける工程の前に、前記半導体ウェハの回路形成面にバックグラインド用保護シートを貼り付ける工程と、前記半導体ウェハを所定の厚みにする工程と、前記バックグラインド用保護シートを前記半導体ウェハから剥がす工程とを有し、前記封止絶縁材で封止する工程と、前記インターポーザを個片化する工程との間に、前記インターポーザの半導体素子を搭載した面の裏面に金属端子を付設する工程を有してもよい。
また、第１および第２の半導体装置の製造方法において、前記封止絶縁材で封止する工程の前に、前記半導体素子および前記インターポーザの表面を洗浄処理することもできる。封止する工程前の保護シート表面は前工程により汚染されており、その結果として封止絶縁材と保護シートとの密着性が低下し、信頼性試験、あるいはリフロー工程で剥離が発生する。上記構成により、封止する工程前に半導体素子表面およびインターポーザ表面に対して汚染物を取り除くため洗浄処理を実施することにより、保護シートと封止絶縁材料との密着性を確保でき、保護シートと封止絶縁材間の剥離を防止することができる。
また、前記電極パッドと前記インターポーザ端子とを金属細線により接続させる工程において、切り込み部が形成された保護シートに超音波を加えて前記金属細線を前記切り込み部に挿入させてもよい。保護シートに入れた切り込み部を起点に、ワイヤボンドの金属細線と電極パッドが容易に接触し、その後に超音波を印加することで保護シートを排出しながら接合領域を拡大していくことで、安定したワイヤボンドの合金形成が実現可能となる。
以下、本発明に係る半導体装置の実施形態について図面を参照にしながら説明する。
（第１の実施形態）
図１Ａは、本発明の第１の実施形態における半導体装置の上面図、図１Ｂは図１ＡのＡ−Ａ線の断面図である。なお、図１Ａは、見易さを考慮して、半導体装置の封止絶縁材６を取り除いた状態を示している。
図１Ａに示すように、半導体素子１には、回路形成面（主面）の中心領域に回路形成部１１が形成されている。回路形成面の回路形成部１１の外側に電極パッド８が形成されている。半導体素子１の回路形成面全体には、保護シート２が貼り付けられている。すなわち、保護シート２は、半導体素子１の電極パッド８および回路形成部１１とを覆うように配置されている。電極パッド８上の保護シート２には、保護シート２が切り込まれた切り込み部１０が形成されている。切り込み部１０には、金属細線５の一端部が挿入されて電極パッド８に接続されている。また、金属細線５が挿入されていない切り込み部１０があってもよく、検査時にプローブを検査用の電極パッド８に接触させるために用いられる。金属細線５の他端部は、インターポーザ端子９に接続されている。
図１Ｂに示すように、半導体素子１の回路形成面の裏面には、インターポーザ３に固定するための接着剤４が付設されている。封止絶縁材６は、インターポーザ３上に半導体素子１、保護シート２、接着剤４および金属細線５を封止する。金属端子７は、インターポーザ３の半導体素子１を搭載している面の裏面に付設され、外部基板（図示せず）に電気的に接続される。また、金属端子７は、スルーホール（図示せず）を介してインターポーザ端子９に接続されている。
次に、本実施の形態における半導体装置の製造方法について説明する。図２Ａおよび図２Ｂは、本実施形態における製造工程を示す工程断面図である。まず、図２Ａ（ａ）に示すように、半導体ウェハ２１の回路形成面に保護シート２を貼り付ける。半導体ウェハ２１には、すでに回路が形成されている。つぎに、図２Ａ（ｂ）に示すように、保護シート２を半導体ウェハ２１に貼り付けた状態で、半導体ウェハ２１の回路形成面の裏面に、回転する砥石２２を当接させて、半導体ウェハ２１の厚みを所定の厚さにする。つぎに、図２Ａ（ｃ）に示すように、保護シート２を貼り付けた半導体ウェハ２１を、回路形成面の裏面が接着するようにダイシングテープ２３にマウントする。つぎに、ウェハダイシング用ブレード２４を用いて、半導体ウェハ２１を半導体素子単位で個片化することで半導体素子１を形成する。
つぎに、図２Ａ（ｄ）に示すように、保護シート２を回路形成面に貼り付けた半導体素子１をコレット（図示せず）によりピックアップし、接着剤４を用いてインターポーザ３に搭載する。ここで、コレットは、保護シート２に接触するので、電極パッド８（図１Ａ参照）に接触することはない。したがって、コレットサイズが大きいものを用いることができるため、ピックアップ性が安定する。
つぎに、図２Ａ（ｅ）に示すように、図１Ａに示した電極パッド８とインターポーザ端子９（図１Ａ参照）とを金属細線５により電気的に接続する。電極パッド８と金属細線５の接続は、以下の工程により行われる。図１Ｂに示すように、まず電極パッド８上の保護シート２に切り込み部１０を形成する。つぎに、切り込み部１０に金属細線５を挿入し、ワイヤボンディングを行うために、金属細線５と電極パッド８との間に超音波を印加する。この際、切り込み部１０が超音波により広がり、金属細線５と電極パッド８とを十分に電気的に接続することが可能である。以上のように、金属細線５と電極パッド８とを接続することができる。なお、切り込み部１０は、半導体ウェハ２１に保護シート２を貼り付ける前に形成されていてもよい。
つぎに、図２Ｂ（ｆ）に示すように、半導体素子１とインターポーザ３の表面を洗浄処理する。この洗浄処理工程として、一般的にはプラズマ処理が実施される。つぎに、図２Ｂ（ｇ）に示すように、封止絶縁材６により、インターポーザ３上に半導体素子１、保護シート２、接着剤４および金属細線５を封止する。つぎに、図２Ｂ（ｈ）に示すように、インターポーザ３の、半導体素子１を搭載した面の裏面に金属端子７を付設する。最後に、図２Ｂ（ｉ）に示すように、封止絶縁材６上にダイシングテープ２３を貼付け、インターポーザ３をパッケージダイシング用ブレード２５により半導体装置ごとに個片化する。以上の工程により、半導体装置が形成される。
以上のように、本実施形態における半導体装置は、保護シート２によって半導体素子１の回路形成面全体を覆うため、半導体素子１の脆弱なコーナー部を保護、強化することができ、層間絶縁膜の剥離等を防止することが可能である。また、保護シート２により半導体素子１の回路形成面全体が覆われているため、半導体素子１の反りを低減できる。
さらに、電極パッド８は保護シート２に覆われており、コレットによるピックアップ工程で電極パッド８とコレットが接触することによる電極パッド８の汚染を防止することができる。電極パッド８上の保護シート２には切り込み部１０が形成されているが、保護シート２の厚みによって、コレットと電極パッド８は直接接触することがなく、切り込み部１０は切り込みの幅が狭いので、ゴミの侵入を防止することができる。
また、電極パッド８上に保護シート２が形成されているため、半導体素子１の回路形成面全体にコレットを接触させることが可能であり、サイズの大きなコレットを用いることができる。そのため、半導体素子１をインターポーザ３に搭載する際に、半導体素子の外周部に荷重が十分に伝わり、接着剤等の濡れ広がりを均一にすることが可能である。
なお、保護シート２は、半導体素子１の反りを低減するため、および電極パッド８と金属細線５を接続させるために、厚みが１００〜１５０μｍであることが好ましい。
（第２の実施形態）
図３Ａは本発明の第２の実施形態における半導体装置の上面図であり、図３Ｂは図３ＡのＢ−Ｂ線の断面図である。本実施形態に係る半導体装置は、電極パッド８およびインターポーザ端子９の配列が異なる以外は、第１の実施形態に係る半導体装置と同様の構成である。本実施形態に係る半導体装置において、第１の実施形態に係る半導体装置と同様の構成要素については、同一の符号を付して説明を省略する。
図３Ａに示すように、半導体素子１には、回路形成部１１の外側に半導体素子１の辺に沿って、２段に電極パッド８が配列されている。狭ピッチ化を図るため段数を増やすと、半導体素子１において、電極パッド８が形成されていない領域が狭くなる。同様に、インターポーザ端子９も２段に配列されている。なお、電極パッド８を３段以上に配列してもよい。
従来の半導体装置においては、半導体素子をピックアップする際、電極パッドに接触しないようなサイズのコレットを用いるため、コレットサイズは半導体素子サイズと比較して非常に小さくなる。そのため、コレットのピックアップ性が不安定となり、さらに半導体素子をインターポーザに配置する際に、コレットにより半導体素子に掛かる荷重が不安定となり、接着剤の濡れ広がり性が不安定となる。その結果、半導体素子とインターポーザとの接着強度が不足しやすくなる。
一方、本実施の形態に係る半導体装置においては、電極パッド８は保護シート２に覆われている。この構成により、電極パッド８が形成されていない領域よりも大きなサイズのコレットを用いても、コレットが電極パッド８に接触しない。このため、電極パッド８にコレットによる汚染はなく、より安定なピックアップ性と濡れ広がり性が得られる。
（第３の実施形態）
図４は、本発明の第３の実施形態における半導体装置の構成を示す上面図である。本実施の形態に係る半導体装置は、最外列の半導体パッド８が保護シート２から露出している点が第２の実施形態における半導体装置と異なる。他の構成は、第２の実施形態における半導体装置と同様の構成である。本実施形態に係る半導体装置において、第２の実施形態に係る半導体装置と同様の構成要素については、同一の符号を付して説明を省略する。
次に、本実施の形態における半導体装置の製造方法について説明する。図５Ａおよび図５Ｂは、本実施形態における半導体装置の製造工程を示す断面図である。まず、図５Ａ（ａ）に示すように、半導体ウェハ２１の回路形成面にバックグラインド用保護シート２６を貼り付ける。つぎに、図５Ａ（ｂ）に示すように、バックグラインド用保護シート２６を半導体ウェハ２１に貼り付けた状態で、半導体ウェハ２１の回路形成面の裏面に砥石２２を当接させ、砥石２２を回転させて半導体ウェハ２１を削り、半導体ウェハ２１の厚みを所定の厚さにする。
つぎに、図５Ａ（ｃ）に示すように、バックグラインド用保護シート２６を取り除く。つぎに、半導体ウェハ２１を回路形成面の裏面が接着面となるようにダイシングテープ２３にマウントする。つぎに、半導体ウェハ２１の回路形成面に、半導体素子１となる構成ごとに、所定の大きさの保護シート２を最外列の電極パッド８が露出するように、コレット２７により貼り付ける。つぎに、図５Ａ（ｄ）に示すように、保護シート２を貼り付けた半導体ウェハ２１をウェハダイシング用ブレード２４により、半導体素子１となる構成ごとに個片化する。これにより、保護シート２を貼り付けた半導体素子１が形成される。
つぎに、図５Ａ（ｅ）に示すように、半導体素子１をダイシングテープ２３から取り除く。なお、図５Ａ（ｅ）は、図５Ａ（ｄ）より拡大して表示している。つぎに、保護シート２を回路形成面に貼り付けた半導体素子１をコレット（図示せず）によりピックアップし、接着剤４を用いてインターポーザ３に搭載する。さらに、コレットにより半導体素子１に荷重を加え、半導体素子１と接着剤４との接着性を向上させる。つぎに、図５Ａ（ｆ）に示すように、図４に示す電極パッド８とインターポーザ端子９を金属細線５により電気的に接続する。
つぎに、図５Ｂ（ｇ）に示すように、例えばプラズマ処理により、半導体素子１とインターポーザ３の表面を洗浄処理する。つぎに、図５Ｂ（ｈ）に示すように、封止絶縁材６により、インターポーザ３上に半導体素子１、保護シート２、接着剤４および金属細線５を封止する。つぎに、図５Ｂ（ｉ）に示すように、インターポーザ３の、半導体素子１を搭載した面の裏面に金属端子７を付設する。つぎに、図５Ｂ（ｊ）に示すように、封止絶縁材６上にダイシングテープ２３を貼付け、インターポーザ３および封止絶縁材６をパッケージダイシング用ブレード２５により半導体装置ごとに個片化する。以上の工程により、半導体装置が形成される。
最外列の電極パッド８が保護シート２から露出することにより、金属細線５と外側の電極パッド８とがワイヤボンドにより合金形成され、接続が強固になる。そして、保護シート２から露出した電極パッド８のみ更なる狭ピッチ化を図ることが可能となる。
また、コレットサイズに合わせたサイズの保護シート２を用いることができるため、コスト削減を図ることができる。
（第４の実施形態）
図６は、本発明の第４の実施形態における半導体装置の構成を示す上面図である。本実施形態における半導体装置は、第２の実施形態における半導体装置と切り込み部１０（図３参照）に代わり、切り取り部１２が形成されている点が異なり、他の構成要素については同様である。本実施形態に係る半導体装置において、第２の実施形態に係る半導体装置と同様の構成要素については、同一の符号を付して説明を省略する。
保護シート２の切り取り部１２は、ワイヤボンド設備により電極パッド８の形成位置を容易に認識することができるように、保護シート２が十字状に切り取られて形成されている。切り取り部１２の開口幅は、１０〜３０μｍ程度であり、切り取り部１２の幅がこの範囲内にあれば、切り取り部１２からゴミが侵入することも無く、電極パッド８の汚染を防止することができる。
このように、保護シート２に切り取り部１２を形成することにより、電極パッド８の位置を認識しやすくなり、位置ズレ、およびそれに伴うショートや接触不良を防止することが可能である。
なお、切り取り部１２の形状は、十字状に限定されず、電極パッド８の位置が明確であり、ゴミの侵入を防ぐことができればどのような形状でもよい。例えば、Ｌ字状のように折れ曲がり部を有する形状、あるいは角部を有する形状が挙げられる。
（第５の実施形態）
図７は、本発明の第５の実施形態における半導体装置の構成を示す上面図である。本実施形態における半導体装置は、第４の実施形態における半導体装置との切り取り部１２（図６参照）に代わり、円形切り取り部１３が形成されている点が異なり、他の構成要素については同様である。本実施形態に係る半導体装置において、第４の実施形態に係る半導体装置と同様の構成要素については、同一の符号を付して説明を省略する。
保護シート２に形成された円形切り取り部１３は、電極パッド８上の保護シート２に、円筒形に形成された開口部である。また、電極パッド８上に円形のバンプ１４が形成され、バンプ１４は円形切り取り部１３により露出している。バンプ１４は、電極パッド８と金属細線５とを接続する。
金属細線５と電極パッド８との接続において、バンプ工法では、ワイヤボンド工法と比較して、バンプ１４の高さを確保するために、パワーを下げた超音波を使用する。超音波のパワーが低いため、バンプ１４下に保護シート２が存在すると、保護シート２を排出することが不十分となる。そのため、結果として十分な合金形成ができず、不着の原因となる。そこで所望するバンプ１４の径と同様のサイズに円形切り込み部１２を設けることにより、バンプ工法における安定した合金形成を可能にする。
なお、ごみの侵入を防ぐために、円形切り取り部１３の直径は、３０μｍ以下であることが好ましい。
（第６の実施形態）
図８は、本発明の第６の実施形態における半導体装置の構成を示す上面図である。本実施形態における半導体装置は、第１の実施形態における半導体装置と原則同様の構成である。異なる構成要素については、以下に説明する。なお、本実施形態に係る半導体装置において、第１の実施形態に係る半導体装置と同様の構成要素については、同一の符号を付して説明を省略する。
回路形成部１１には、冗長回路（図示せず）が形成されている。冗長回路にはヒューズ１５が形成されている。ヒューズ１５を切断することにより、冗長回路が切断され、半導体素子１の特性を調整することができる。ヒューズ１５が形成された上の保護シート２には、保護シート２が切り取られた開口部１６が形成されている。開口部１６は、形状認識が容易な形状であることが好ましい。また、開口部１６は、ヒューズ１５を切断するために、レーザが通過可能な大きさに形成されている。
半導体素子上に保護シートを形成する従来の半導体装置には、つぎのような問題がある。半導体素子は、検査後に冗長回路を用いて回路を救済するため、またはデバイス特性を調整するために、回路形成部にヒューズを搭載している。そのヒューズは、検査の結果次第で、レーザにより切断される。しかしながら、ヒューズが樹脂フィルムに覆われている場合には、レーザで切断することができない、あるいはレーザ切断のプロセスマージンが少なく量産に支障をきたす可能性がある。
本実施形態における半導体装置は、ヒューズ１５上に開口部１６が形成されている。この構成により、上記問題を解消し、ヒューズのレーザ切断プロセスにおけるマージンを拡大することができる。
本発明の半導体装置およびその製造方法は、多機能化および高機能化を実現した半導体素子を搭載することが可能であり、電子機器、携帯機器向けの半導体素子を搭載する半導体装置として有用である。
本発明の実施の形態１に係る半導体装置の構成を示す上面図 図１ＡのＡ−Ａ線の断面図 同上半導体装置の製造工程を示す工程断面図 図２Ａのつぎの工程を示す断面工程図 本発明の実施の形態２に係る半導体装置の構成を示す上面図 図３ＡのＢ−Ｂ線の断面図 本発明の実施の形態３に係る半導体装置の構成を示す上面図 同上半導体装置の製造工程を示す工程断面図 図５Ａのつぎの工程を示す断面工程図 本発明の実施の形態４に係る半導体装置の構成を示す上面図 本発明の実施の形態５に係る半導体装置の構成を示す上面図 本発明の実施の形態６に係る半導体装置の構成を示す上面図 従来の半導体装置の構成を示す平面図
符号の説明
１ 半導体素子
２ 保護シート
３ インターポーザ
４ 接着剤
５ 金属細線
６ 封止絶縁材
７ 金属端子
８ 電極パッド
９ インターポーザ端子
１０ 切り込み部
１１ 回路形成部
１２ 切り取り部
１３ 円形切り取り部
１４ バンプ
１５ ヒューズ
１６ 開口部
２１ 半導体ウェハ
２２ 砥石
２３ ダイシングテープ
２４ ウェハダイシング用ブレード
２５ パッケージダイシング用ブレード
２６ バックグラインド用保護シート
２７ コレット

Claims (16)

  1. 主面の中心領域に形成された回路形成部と、前記回路形成部の外側の主面に配置された複数の電極パッドとを有する半導体素子と、
    前記半導体素子を搭載するインターポーザと、
    前記インターポーザに配置された端子と、
    前記電極パッドと前記端子とを電気的に接続する金属細線と、
    前記半導体素子および前記金属細線を封止する封止絶縁材とを備えた半導体装置において、
    前記回路形成部と、前記複数の電極パッドのうちの少なくとも一部とを覆うように前記半導体素子の前記主面上に形成された保護シートを備えることを特徴とする半導体装置。
  2. 前記電極パッドは、前記半導体素子の辺に沿って、少なくとも２段に配列された請求項１の半導体装置。
  3. 前記少なくとも２段に配列された電極パッドの中で、少なくとも最外列の電極パッドは、前記保護シートから露出している請求項２の半導体装置。
  4. 前記保護シートは、前記電極パッド上の位置に切り込み部を有している請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記保護シートは、前記電極パッド上の位置に折れ曲がり部が形成された切り取り部を有している請求項１〜３のいずれか一項に記載の半導体装置。
  6. 前記保護シートは、前記電極パッド上の位置に円筒形の切り取り部を有している請求項１〜３のいずれか一項に記載の半導体装置。
  7. 前記電極パッドは、前記円筒形の切り取り部により露出しており、
    前記露出した部分の電極パッド上には、バンプが形成され、
    前記バンプにより、前記電極パッドと前記金属細線とが接続されている請求項６記載の半導体装置。
  8. 前記切り取り部の開口幅は、３０μｍ以下である請求項５〜７のいずれか一項に記載の半導体装置。
  9. 前記半導体素子は、前記回路形成部上に形成されたヒューズを有し、
    前記保護シートは、前記ヒューズ上に形成された開口部を有する請求項１〜８のいずれか一項に記載の半導体装置。
  10. 複数の半導体素子が形成された半導体ウェハの回路形成面に、回路形成部および電極パッドのうち少なくとも一部を覆うように保護シートを貼り付ける工程と、
    前記半導体素子を単位として、前記半導体ウェハを個片化する工程と、
    前記半導体素子をインターポーザに搭載する工程と、
    金属細線により、前記半導体素子に形成された電極パッドとインターポーザ端子とを電気的に接続する工程と、
    前記半導体素子と前記金属細線とを封止絶縁材で封止する工程と、
    前記半導体素子を単位として前記インターポーザを個片化する工程とを備えた半導体装置の製造方法。
  11. 前記保護シートを貼り付ける工程と、前記半導体ウェハを個片化する工程との間に、前記半導体ウェハを所定の厚みにする工程を有し、
    前記封止絶縁材で封止する工程と、前記インターポーザを個片化する工程との間に、前記インターポーザの半導体素子を搭載した面の裏面に金属端子を付設する工程を有する請求項１０記載の半導体装置の製造方法。
  12. 複数の半導体素子が形成された半導体ウェハの回路形成面に、前記半導体素子単位で、回路形成部と、複数の電極パッドのうちの少なくとも一部とを覆うように所定の大きさの保護シートを貼り付ける工程と、
    前記半導体素子単位として、前記半導体ウェハを個片化する工程と、
    前記半導体素子をインターポーザに搭載する工程と、
    金属細線により、前記半導体素子に形成された電極パッドと前記インターポーザ端子とを電気的に接続する工程と、
    前記半導体素子と前記金属細線とを封止絶縁材で封止する工程と、
    前記半導体素子を単位として前記インターポーザを個片化する工程とを備えた半導体装置の製造方法。
  13. 前記電極パッドは、前記半導体素子の辺に沿って、少なくとも２段に配列され、
    前記保護シートを貼り付ける工程において、前記少なくとも２段に配列された電極パッドの中で、少なくとも最外列の電極パッドを露出するように前記保護シートを貼り付ける請求項１２の半導体装置。
  14. 前記保護シートを貼り付ける工程の前に、
    前記半導体ウェハの回路形成面にバックグラインド用保護シートを貼り付ける工程と、
    前記半導体ウェハを所定の厚みにする工程と、
    前記バックグラインド用保護シートを前記半導体ウェハから剥がす工程とを有し、
    前記封止絶縁材で封止する工程と、前記インターポーザを個片化する工程との間に、前記インターポーザの半導体素子を搭載した面の裏面に金属端子を付設する工程を有する請求項１２または１３に記載の半導体装置の製造方法。
  15. 前記封止絶縁材で封止する工程の前に、前記半導体素子および前記インターポーザの表面を洗浄処理する請求項１０〜１４のいずれか一項に記載の半導体装置の製造方法。
  16. 前記電極パッドと前記インターポーザ端子とを金属細線により接続させる工程において、切り込み部が形成された保護シートに超音波を加えて前記金属細線を前記切り込み部に挿入する請求項１０〜１５のいずれか一項に記載の半導体装置の製造方法。
JP2007306112A 2007-11-27 2007-11-27 半導体装置とその製造方法 Withdrawn JP2009130271A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007306112A JP2009130271A (ja) 2007-11-27 2007-11-27 半導体装置とその製造方法
US12/274,590 US20090134494A1 (en) 2007-11-27 2008-11-20 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007306112A JP2009130271A (ja) 2007-11-27 2007-11-27 半導体装置とその製造方法

Publications (1)

Publication Number Publication Date
JP2009130271A true JP2009130271A (ja) 2009-06-11

Family

ID=40668980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007306112A Withdrawn JP2009130271A (ja) 2007-11-27 2007-11-27 半導体装置とその製造方法

Country Status (2)

Country Link
US (1) US20090134494A1 (ja)
JP (1) JP2009130271A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195076A (ja) * 2012-03-15 2013-09-30 Alps Electric Co Ltd 磁気検出装置およびその製造方法
JP2017054930A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006030B1 (en) * 2013-12-09 2015-04-14 Xilinx, Inc. Warpage management for fan-out mold packaged integrated circuit
JP2017092212A (ja) * 2015-11-09 2017-05-25 株式会社東芝 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4845543A (en) * 1983-09-28 1989-07-04 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
JP2593965B2 (ja) * 1991-01-29 1997-03-26 三菱電機株式会社 半導体装置
JP3398004B2 (ja) * 1997-03-24 2003-04-21 ローム株式会社 パッケージ型半導体装置の構造
TW411602B (en) * 1998-02-07 2000-11-11 Winbond Electronics Corp Semiconductor manufacturing process and its structure which can prevent bonding pad fall-off due to the plug process
JP3672297B2 (ja) * 1999-11-10 2005-07-20 セイコーインスツル株式会社 半導体装置の製造方法
TW511246B (en) * 2001-12-28 2002-11-21 Nanya Technology Corp Fuse structure

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013195076A (ja) * 2012-03-15 2013-09-30 Alps Electric Co Ltd 磁気検出装置およびその製造方法
JP2017054930A (ja) * 2015-09-09 2017-03-16 株式会社東芝 半導体装置の製造方法

Also Published As

Publication number Publication date
US20090134494A1 (en) 2009-05-28

Similar Documents

Publication Publication Date Title
JP4401181B2 (ja) 半導体装置及びその製造方法
JP5258567B2 (ja) 半導体装置及びその製造方法
US7102238B2 (en) Semiconductor device and manufacturing method thereof
JP5808586B2 (ja) インターポーザの製造方法
KR100852597B1 (ko) 반도체 장치의 제조 방법
JP2006222164A (ja) 半導体装置及びその製造方法
JP2007180395A (ja) 半導体装置の製造方法
JP2007273941A (ja) 半導体装置の製造方法
JP4828261B2 (ja) 半導体装置及びその製造方法
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP2009130271A (ja) 半導体装置とその製造方法
JP5919641B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP4334397B2 (ja) 半導体装置及びその製造方法
JP4619308B2 (ja) 半導体装置の製造方法及び支持テープ
JP5238985B2 (ja) 半導体装置の製造方法
JP2005317578A (ja) 半導体装置及びその製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
JP2010135565A (ja) 半導体装置及びその製造方法
JP2010016395A5 (ja)
JP5555400B2 (ja) 半導体装置及びその製造方法
JP4286264B2 (ja) 半導体装置及びその製造方法
JP4522213B2 (ja) 半導体装置の製造方法
JP4805362B2 (ja) 半導体装置の製造方法
JP4620366B2 (ja) 半導体装置、半導体素子の製造方法、および半導体装置の製造方法
JP2004221555A (ja) フィルム付き半導体素子、半導体装置およびそれらの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110304

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111114