JP2005317578A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2005317578A
JP2005317578A JP2004130676A JP2004130676A JP2005317578A JP 2005317578 A JP2005317578 A JP 2005317578A JP 2004130676 A JP2004130676 A JP 2004130676A JP 2004130676 A JP2004130676 A JP 2004130676A JP 2005317578 A JP2005317578 A JP 2005317578A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor
semiconductor device
main surface
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004130676A
Other languages
English (en)
Other versions
JP4746847B2 (ja
Inventor
Akira Ochiai
公 落合
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Original Assignee
Kanto Sanyo Semiconductors Co Ltd
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kanto Sanyo Semiconductors Co Ltd, Sanyo Electric Co Ltd filed Critical Kanto Sanyo Semiconductors Co Ltd
Priority to JP2004130676A priority Critical patent/JP4746847B2/ja
Priority to US11/111,999 priority patent/US7511320B2/en
Priority to CNB2005100674749A priority patent/CN100380646C/zh
Priority to TW094113209A priority patent/TWI269413B/zh
Priority to KR1020050034397A priority patent/KR100689133B1/ko
Publication of JP2005317578A publication Critical patent/JP2005317578A/ja
Application granted granted Critical
Publication of JP4746847B2 publication Critical patent/JP4746847B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】 チップサイズパッケージ型の半導体装置及びその製造方法において、信頼性の向上を図る。
【解決手段】 パッド電極１１が形成された半導体基板１０を準備し、半導体基板１０の表面に、エポキシ樹脂から成る第１の保護層２０を形成する。その後、半導体基板１０の裏面からパッド電極１１に到達するビアホール１２を形成する。次に、ビアホール１２を通してパッド電極１１と電気的に接続され、かつビアホール１２から半導体基板１０の裏面に延びる配線層１３を形成する。その後、第２の保護層１４、導電端子１５を形成して、さらにダイシングにより半導体基板１０を個々の半導体チップ１０Ａに分離する。
【選択図】 図５

Description

本発明は、半導体装置及びその製造方法に関し、特に、パッケージ型の半導体装置及びその製造方法に関するものである。
近年、パッケージ型の半導体装置として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージである。
従来より、ＣＳＰの一種として、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の主面上に搭載される半導体チップと電気的に接続したものである。次に、従来例に係るＢＧＡ型の半導体装置の製造方法について、図面を参照して説明する。図６は、従来例に係る半導体装置の製造方法を示す断面図である。図７は、従来例に係る半導体装置及びその製造方法を示す断面図である。
最初に、不図示の電子デバイスが形成されて成る半導体基板５０の表面に、当該不図示の電子デバイスから延びるパッド電極５１が形成される。さらに、半導体基板５０の表面に支持体６０が形成される。この支持体６０は、例えばシリコン基板、ガラス基板、もしくはセラミック基板、金属基板等から成り、半導体基板５０を支持すると共に、当該半導体基板５０の割れや反りを抑止する機能を有している。次に、支持体６０に支持された半導体基板５０に対して裏面研削を行う。この裏面研削により、半導体基板５０は、所定の薄さになるように加工される。
その後、図６に示すように、半導体基板５０には、その裏面からパッド電極５１に至って当該半導体基板５０を貫通するビアホール５２が形成される。ビアホール５２には、パッド電極５１と電気的に接続された配線層５３が形成される。ここで、配線層５３との間には、不図示の絶縁膜が形成されている。配線層５３上には、その一部を露出するようにして保護層５４が形成され、当該露出する配線層５３上には、外部のプリント基板等と接続し得る導電端子５５が形成される。
次に、図７に示すように、不図示のダイシングラインに沿ってダイシングが行われ、半導体基板５０が半導体チップ５０Ａに分割される。そして、半導体チップ５０Ａの表面に接着されている支持体６０が剥離もしくは除去され、パッケージ型の半導体装置が完成する。
なお、関連する技術文献としては、例えば以下の特許文献が挙げられる。
特開２００３−３０９２２１号公報
しかしながら、上述したパッケージ型の半導体装置の製造方法によれば、裏面研削やビアホール５２の形成等の加工を行う際に半導体基板５０の支持に用いた支持体６０を、上記加工の終了後、半導体チップ５０Ａより除去する必要があった。これにより、半導体装置の製造工程が煩雑になると共に、製造コストが増大するという問題が生じていた。
また、支持体６０を除去した後の半導体装置の表面側において、半導体チップ５０Ａの保護（外部からの水分の侵入の抑止等）が不十分となっていた。これにより、半導体チップの信頼性が低下するという問題が生じていた。もしくは、半導体チップ５０Ａを保護するための再加工を、半導体チップ５０Ａ（もしくは半導体基板５０）の表面に対して行う必要があったため、半導体装置の製造工程が煩雑になると共に、製造コストが増大するという問題が生じていた。
そこで本発明は、パッケージ型の半導体装置及びその製造方法において、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、信頼性の向上を図るものである。
本発明の半導体装置は、上記課題に鑑みて為されたものであり、半導体チップの第１の主面上に形成されたパッド電極と、半導体チップの第１の主面に接着された第１の保護層と、半導体チップの第２の主面からパッド電極の表面に貫通するビアホールと、ビアホール及び半導体チップの第２の主面上に形成された絶縁膜と、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体チップの第２の主面上に延びる配線層と、を有することを特徴とする。ここで、第１の保護層は、例えばエポキシ樹脂から成る。
また、本発明の半導体装置は、上記構成に加えて、配線層と接続された導電端子が形成されていることを特徴とする。もしくは、当該半導体装置は、配線層上を覆う保護層、及び配線層と接続された導電端子が形成されていることを特徴とする。
また、本発明の半導体装置の製造方法は、パッド電極が形成された半導体基板を準備し、半導体基板の第１の主面に第１の保護層を形成する工程と、半導体基板の第２の主面からパッド電極の表面に到達するビアホールを形成する工程と、ビアホールの側壁及び半導体基板の第２の主面上に絶縁膜を形成する工程と、ビアホールを通してパッド電極と電気的に接続され、かつビアホールから半導体基板の第２の主面上に延びる配線層を形成する工程と、を有することを特徴とする。ここで、第１の保護層は、例えばエポキシ樹脂により形成される。
また、本発明の半導体装置の製造方法は、上記配線層を形成する工程の後に、配線層上に導電端子を形成する工程と、半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。もしくは、当該製造方法は、上記配線層を形成する工程の後に、配線層上を覆うようにして半導体基板の第２の主面に第２の保護層を形成する工程と、配線層の一部上に導電端子を形成する工程と、半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。
本発明によれば、半導体チップの第１の主面である表面に保護層が形成されることにより、半導体チップの支持及び保護が可能となる。特に、半導体チップが薄く形成される場合、上記保護層は、裏面研削時に必要となる支持体として有効に機能する。
さらに、製造工程において当該保護層を除去する必要がない。従って、パッケージ型の半導体装置の製造工程を従来例に比して簡易に行うことが可能となり、製造コストを極力低く抑えることが可能となる。また、半導体チップの表面が保護層により保護されるため、当該表面より外部からの水分が半導体チップの内部へ侵入することを極力防ぐことが可能となる。
結果として、パッケージ型の半導体装置及びその製造方法において、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、信頼性の向上を図ることが可能となる。
次に、本実施形態の半導体装置の製造方法について図面を参照しながら詳細に説明する。図１乃至図４は、本実施形態に係る半導体装置の製造方法を示す断面図である。また、図５は、本実施形態に係る半導体装置及びその製造方法を示す断面図である。なお、図１乃至図５では、半導体装置を構成する半導体基板のうち、不図示のダイシングラインの近傍を示している。
最初に、図１に示すように、不図示の電子デバイスが形成された半導体基板１０を準備する。不図示の電子デバイスは、半導体基板１０の第１の主面である表面に形成されている。ここで、半導体基板１０の表面には、不図示の電子デバイスから延びるパッド電極１１が形成されている。
そして、不図示の電子デバイス上及びパッド電極１１上を含む半導体基板１０の表面上に、それらを覆うようにして、第１の保護層２０を形成する。第１の保護層２０は、不図示の電子デバイス及びパッド電極１１を含む半導体基板１０の表面を保護すると共に、当該半導体基板１０を支持する機能を有している。即ち、第１の保護層２０の厚さは、半導体基板１０を支持し得る所定の厚さを有して形成される。上記所定の厚さは、特に限定されないが、例えば、半導体基板１０と同一もしくは略同一の厚さであればよい。もしくは、上記所定の厚さは、後述する半導体基板１０の裏面研削の後に、当該半導体基板１０を支持し得る程度の厚さであってもよい。
第１の保護層２０は、例えばエポキシ樹脂を上記所定の厚さとなるように塗布することにより形成される。もしくは、第１の保護層２０は、不図示の電子デバイス及びパッド電極１１を含む半導体基板１０の表面を保護すると共に当該半導体基板１０を支持し得るものであれば、透明、半透明、不透明を問わずエポキシ樹脂以外の材料により形成されてもよい。
例えば、第１の保護層２０は、一般的な半導体装置の製造工程においてパターニング等に用いられるレジスト層の材料から成るものであってもよい。この場合、同一の材料を用いて第１の保護層２０及び当該レジスト層の両者を形成することができる。これにより、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、当該第１の保護層２０を形成することが可能となる。
次に、図２に示すように、第１の保護層２０の表面に、導電性材料から成る保護テープ２１を接着する。この保護テープ２１は、静電チャック等の不図示の搬送装置により半導体基板１０を移動もしくは反転させる際に、当該搬送装置に半導体基板１０を静電吸着により保持するためのものである。クランパー等の機械的な搬送装置により半導体基板１０を移動もしくは反転させる際には、保護テープ２１の接着は省略されてもよい。
次に、不図示の搬送装置により、半導体基板１０の表面が加工面となるように、当該半導体基板１０の主面の向きを反転させる。そして、半導体基板１０の第２の主面である裏面を、所定の厚さに至るまで研削する。即ち、裏面研削（バックグラインド）を行う。ここで、半導体基板１０は、その表面に形成された第１の保護層２０に保護されると共に支持されるため、当該半導体基板１０を裏面研削する際の上記所定の厚さが、例えば１３０μｍ以下である場合においても、半導体基板１０の割れや反りを極力抑止することが可能となる。また、半導体基板１０の表面に形成された不図示の電子デバイスの電気的特性の劣化を極力低く抑えることが可能となる。
次に、図３に示すように、半導体基板１０の裏面にレジスト層３０を形成する。ここでレジスト層３０は、パッド電極１１に対応する半導体基板１０の裏面の一部上に開口部３０ａを有して形成される。次に、このレジスト層３０をマスクとして、半導体基板１０のエッチングを行う。これにより、半導体基板１０の裏面からパッド電極１１に至って当該半導体基板１０を貫通するビアホール１２が形成される。そして、ビアホール１２の側壁及び半導体基板１０の裏面上に、不図示の酸化膜を形成する。
その後、図４に示すように、ビアホール１２から半導体基板１０の裏面にかけて、例えばＣｕ（銅）等の金属から成る配線層１３を形成する。この配線層１３は、ビアホール１２の底部で露出するパッド電極１１と電気的に接続される。配線層１３は、半導体チップの裏面上に延びずに、ビアホール１３のみに形成されてもよい。
次に、配線層１３上を含む半導体基板１０の裏面上に、それらを覆うようにして、第２の保護層１４を形成する。その後、第２の保護層１４の所定位置を選択的に除去して、配線層１３の一部を露出する開口部１４ａを形成すると共に、不図示のダイシングラインの近傍の領域における第２の保護層１４を除去する。次に、開口部１４ａで露出する配線層１３上に、当該半導体装置を外部のプリント基板等と接続するための導電端子１５を形成する。なお、本実施形態に係る半導体装置は、必ずしもＢＧＡ型である必要はなく、ＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型であれば、導電端子１５の形成は省略されてもよい。
最後に、図５に示すように、不図示のダイシングラインに沿ってダイシングを行い、さらに保護テープ２１を剥離させることにより、個々の半導体チップ１０Ａから成るパッケージ型の半導体装置が完成する。
上述したように、本実施形態によれば、半導体チップ１０Ａの表面に第１の保護層２０が形成されることにより、半導体チップ１０Ａ（製造過程においては半導体基板１０）の支持及び保護が可能となる。特に、半導体チップ１０Ａが薄い厚さ（例えば１３０μｍ以下の薄さ）を有して形成される場合、第１の保護層２０は、裏面研削時に必要となる支持体として有効に機能する。
また、第１の保護層２０は半導体チップ１０Ａを保護する機能を有しているため、製造工程において第１の保護層２０を除去する必要はない。従って、パッケージ型の半導体装置の製造工程を従来例に比して簡易に行うことが可能となり、製造コストを極力低く抑えることが可能となる。また、半導体チップ１０Ａの表面が第１の保護層２０により保護されるため、当該表面より外部からの水分が半導体チップ１０Ａの内部へ侵入することを極力防ぐことが可能となる。
結果として、パッケージ型の半導体装置及びその製造方法において、製造工程を煩雑にすることなく、かつ製造コストを極力低く抑えつつ、信頼性の向上を図ることが可能となる。
本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置の製造方法を示す断面図である。 本発明の実施形態に係る半導体装置及びその製造方法を示す断面図である。 従来例に係る半導体装置の製造方法を示す断面図である。 従来例に係る半導体装置及びその製造方法を示す断面図である。

Claims (9)

  1. 半導体チップの第１の主面上に形成されたパッド電極と、
    前記半導体チップの第１の主面に接着された第１の保護層と、
    前記半導体チップの第２の主面から前記パッド電極の表面に貫通するビアホールと、
    前記ビアホール及び前記半導体チップの第２の主面上に形成された絶縁膜と、
    前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体チップの第２の主面上に延びる配線層と、を有することを特徴とする半導体装置。
  2. 前記配線層上に、導電端子が形成されていることを特徴とする請求項１記載の半導体装置。
  3. 前記配線層上を覆うようにして、前記半導体チップの第２の主面に形成された第２の保護層と、
    前記第２の保護層の一部を開口する開口部と、
    前記開口部で露出する前記配線層上に形成された導電端子と、を有することを特徴とする請求項１記載の半導体装置。
  4. 前記第１の保護層は、エポキシ樹脂から成ることを特徴とする請求項１,２,３のうちいずれか１項に記載の半導体装置。
  5. パッド電極が形成された半導体基板を準備し、
    前記半導体基板の第１の主面に第１の保護層を形成する工程と、
    前記半導体基板の第２の主面から前記パッド電極の表面に到達するビアホールを形成する工程と、
    前記ビアホールの側壁及び前記半導体基板の第２の主面上に絶縁膜を形成する工程と、
    前記ビアホールを通して、前記パッド電極と電気的に接続され、かつ前記ビアホールから前記半導体基板の第２の主面上に延びる配線層を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 前記配線層を形成する工程の後に、
    前記配線層上に導電端子を形成する工程と、
    前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項５記載の半導体装置の製造方法。
  7. 前記配線層を形成する工程の後に、
    前記配線層上を覆うようにして、前記半導体基板の第２の主面に、第２の保護層を形成する工程と、
    前記第２の保護層の一部を除去して、前記配線層の一部を露出する開口部を形成する工程と、
    前記開口部で露出する前記配線層上に導電端子を形成する工程と、
    前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする請求項５記載の半導体装置の製造方法。
  8. 前記第１の保護層は、エポキシ樹脂から成ることを特徴とする請求項５,６,７のうちいずれか１項に記載の半導体装置の製造方法。
  9. 前記第１の保護層の表面に、前記半導体基板を保持するための導電性テープを接着することを特徴とする請求項５,６,７,８のうちいずれか１項に記載の半導体装置の製造方法。
JP2004130676A 2004-04-27 2004-04-27 半導体装置の製造方法 Expired - Fee Related JP4746847B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004130676A JP4746847B2 (ja) 2004-04-27 2004-04-27 半導体装置の製造方法
US11/111,999 US7511320B2 (en) 2004-04-27 2005-04-22 Semiconductor device and manufacturing method of the same
CNB2005100674749A CN100380646C (zh) 2004-04-27 2005-04-25 半导体装置及其制造方法
TW094113209A TWI269413B (en) 2004-04-27 2005-04-26 Semiconductor device and method of the same
KR1020050034397A KR100689133B1 (ko) 2004-04-27 2005-04-26 반도체 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130676A JP4746847B2 (ja) 2004-04-27 2004-04-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2005317578A true JP2005317578A (ja) 2005-11-10
JP4746847B2 JP4746847B2 (ja) 2011-08-10

Family

ID=35238713

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004130676A Expired - Fee Related JP4746847B2 (ja) 2004-04-27 2004-04-27 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7511320B2 (ja)
JP (1) JP4746847B2 (ja)
KR (1) KR100689133B1 (ja)
CN (1) CN100380646C (ja)
TW (1) TWI269413B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP2009158830A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
DE102009029184A1 (de) * 2009-09-03 2011-03-10 Robert Bosch Gmbh Herstellungsverfahren für ein verkapptes mikromechanisches Bauelement, entsprechendes mikromechanisches Bauelement und Kappe für ein mikromechanisches Bauelement
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
JP2012009545A (ja) * 2010-06-23 2012-01-12 Toshiba Corp 半導体装置の製造方法
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP2002305234A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd シリコンウェハ裏面のエッチング方法およびシリコンウェハの保護テープ
JP2003017495A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003309221A (ja) * 2002-04-15 2003-10-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004080006A (ja) * 2002-06-18 2004-03-11 Sanyo Electric Co Ltd 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100377472B1 (ko) 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
KR100426330B1 (ko) 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
JP3612310B2 (ja) * 2002-06-18 2005-01-19 株式会社東芝 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
JP2002305234A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd シリコンウェハ裏面のエッチング方法およびシリコンウェハの保護テープ
JP2003017495A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2003309221A (ja) * 2002-04-15 2003-10-31 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2004080006A (ja) * 2002-06-18 2004-03-11 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
KR100689133B1 (ko) 2007-03-08
TW200536067A (en) 2005-11-01
CN100380646C (zh) 2008-04-09
JP4746847B2 (ja) 2011-08-10
TWI269413B (en) 2006-12-21
CN1691318A (zh) 2005-11-02
US20050248030A1 (en) 2005-11-10
US7511320B2 (en) 2009-03-31
KR20060046697A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
US11961867B2 (en) Electronic device package and fabricating method thereof
JP4307284B2 (ja) 半導体装置の製造方法
JP2005072554A (ja) 半導体装置及びその製造方法
JP2003309221A (ja) 半導体装置の製造方法
JP2006093367A (ja) 半導体装置の製造方法
KR100689133B1 (ko) 반도체 장치 및 그 제조 방법
JP2008294405A (ja) 半導体装置及びその製造方法
JP2010186947A (ja) 固体撮像装置
JP2005101268A (ja) 半導体装置の製造方法
JP2002231854A (ja) 半導体装置およびその製造方法
KR100611291B1 (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JP4828261B2 (ja) 半導体装置及びその製造方法
EP1478021A1 (en) Semiconductor device and manufacturing method thereof
JP2009016882A (ja) 半導体装置およびその製造方法
JP4936695B2 (ja) 半導体装置及びその製造方法
JP4401330B2 (ja) 半導体装置及びその製造方法
US9437457B2 (en) Chip package having a patterned conducting plate and method for forming the same
JP5555400B2 (ja) 半導体装置及びその製造方法
JP2010016395A (ja) 半導体装置の製造方法
JP2010016395A5 (ja)
JP4845986B2 (ja) 半導体装置
JP4522213B2 (ja) 半導体装置の製造方法
JP2006191152A (ja) 半導体装置及びその製造方法
US10074581B2 (en) Chip package having a patterned conducting plate and a conducting pad with a recess
JP2005277173A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070416

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090729

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20091211

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20100326

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110614

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110614

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A072

Effective date: 20111025

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

LAPS Cancellation because of no payment of annual fees