TWI269413B - Semiconductor device and method of the same - Google Patents

Semiconductor device and method of the same Download PDF

Info

Publication number
TWI269413B
TWI269413B TW094113209A TW94113209A TWI269413B TW I269413 B TWI269413 B TW I269413B TW 094113209 A TW094113209 A TW 094113209A TW 94113209 A TW94113209 A TW 94113209A TW I269413 B TWI269413 B TW I269413B
Authority
TW
Taiwan
Prior art keywords
semiconductor
semiconductor substrate
semiconductor device
wiring layer
layer
Prior art date
Application number
TW094113209A
Other languages
English (en)
Other versions
TW200536067A (en
Inventor
Isao Ochiai
Original Assignee
Sanyo Electric Co
Kanto Sanyo Semiconductors Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co, Kanto Sanyo Semiconductors Co filed Critical Sanyo Electric Co
Publication of TW200536067A publication Critical patent/TW200536067A/zh
Application granted granted Critical
Publication of TWI269413B publication Critical patent/TWI269413B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3192Multilayer coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/023Redistribution layers [RDL] for bonding areas
    • H01L2224/0237Disposition of the redistribution layers
    • H01L2224/02372Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

1269413 九、發明說明: 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法, 封裝型之半導體裝置及其製造方法。L關—種 【先前技術】 近年來,作為封裝型之半導體裝置,已 (Chlp Slze Package;晶片尺寸封裝)受 :: 係指具有與半導體晶片之外形尺寸大致相同=⑽ I寸的小型封裝。 寸之外形尺 習知已有BGA (Ball Gnd Array;球拇陣 導體裝置作為CSP的一種。此 土之半 錫等金屬構件所構成之球狀的導電端令焊 要面上複數排列成格子狀,且與搭載於封裝件:另!= 上的+導體晶片電性連接者。以下,兹參照圖式 習知例之BGA型之半導體裳置之製造方法。第6圖為表 :有關習知例之半導體裝置之製造方法剖面圖。第7圖' 表示有關習知例之半導體裝置及其製造方法剖面圖。-本2初’於形成有未圖示之電子元件(a—而成的 (P-) 51 〇 4 成有支樓體6〇。此支撐體豆基板5〇的表面形 或陶t基板m㈣/例如⑪基板、玻璃基板、 cn 、, 寺所構成,用以支撐半導體基板 4 ’同時亚具有抑制該半導體基板的破裂或魅曲之功 犯°其次’對於由支樓體6Q所支撲之半導體基板50進行 316883 1269413 ::度藉由此背面研磨’半導體基板5Q即被加工成為 襯墊二第成6有圖,於半導體基板5 〇係從其背面到 形成有貝通該半導體基板50之穿 hole)/20^f^ 此’與配線層53之間’係形成有未圖示 _ 553上係以使其部分露出之方式形成保 ^ 而在•出的配線層Μ上,卿成有可 的印刷基板等連接的導電端子55。 ” 八人"如—第7圖所不,沿著未圖示之切割線(dicing 50A。再:切副I將半導體基板5〇分割成半導體晶片 。再者’將接著於半導,曰 · 剝離或去除,完成封裝型的半導體裝置。、面的支撐體60 獻。另外’兹列舉例如以下的專利文獻作為相關的技術文 [專利文獻1]日本特開2003_309221號公報 【發明内容】 [發明欲解決之問題] 鳩旦是北依據上述封裝型之半導體裝置之製造方法,必 订背面研磨或形成.穿通孔52等加工之際 =體基板5〇之支撐體6G於上述加工完成之後從半導牙體 U—OA予以去除。由此,即會使得半導體裝置的製程變 仵本禝,且會有製造成本增大的問題產生。 此外’在將支撐體60去除之後的半導體裝置之表面 316883 6 1269413 !;:導體晶片50A的保護(抑制來自外部的水分的侵入 不夠充分。由此,半導體晶片即會產生可靠性 二反50^喊。再者,由於對於半導體晶片5〇A (或半導體 :板〇)的表面必須進行用以保護半導體晶片5〇a的再加 成太i口 t θ使仔半導體裝置的製程變得繁複,且會有製造 成本增大的問題產生。 制、上本七明之目的在提供-種封裝型之半導體裝置 制:告=方法’可使製程不致變得繁複,而且可極力壓低 ^ ,並且達到可靠性的提昇。 [解決問題之方案] 特徵ΐίΓ之半導體裝置係有鏗於上述課題而研創者,其 歧半導體晶片之第1主面上之焊塾電 二曰妾::半導體晶片之第1主面之第1保護層;從半導 於:;=二:貫通至鮮塾電極之表面的穿通孔;形成 穿通孔二二=2主面上的絕緣膜;以及通過 片之連接,且從穿通孔延伸至半導體晶 氧樹脂所構:地己線層。在此,第1保護層係由例如環 形成有與配= 係於上述構成外另 特徵係形成有再者,該半導體裝置之 之導電端子。 ^層上之保護層、以及與配線層連接 有:之半導體裝置之製造方法之特徵為具 屯成有鲜塾電極之半導體基板,於半導體基板之 316883 7 1269413 :1主面形成弟!保護層之步驟;形 2主面到達料電極之表㈣穿通孔之㈣;=穿基通板= 側壁及+導體基板之第2主面上形成絕緣膜之步驟,· 形成通過穿通孔與銲墊電極電性連接, 至:導體基板之第2主面上之配線層的步驟。 保墁層係由例如環氧樹脂所形成。 成上:且2發明之半導體裝置之製造方法之特徵為在形 成上述配線層之步驟之後,具有在配線層上形成導帝 、彻’以及將半導體基板分割成複數個半導體晶::牛 =再者,該製造方法之特徵為在形成上述配線層之步; 之後,具有··用以覆蓋配線層上而於半導體基板之第= ㈣成弟2保護層之步驟;於配線層之一部 …步驟;以及將半導體基板分割成複數個半導= 之步驟。 、曰乃 [發明之功效] 依據本發明,藉由在丰導髀曰 志佴, 牛―版日日片之弟1主面的表面形 成保護層,即可支樓及保護半導體晶片。尤其是 ^ 體晶片形成較薄時,上述保護層即作為背 之 支撐體而產生有效作用。 ㈣所吊之 再者’在製程中不須去除該保護層。因此,相較 知例,即可簡易進行封裝型之半導體裝置 、白 力地壓低製造成本。而且,由於半導 可極 崎艮 日片的表面受到伴 護,因此可從該表面極力的防止來自外分 h:入到半導體晶片的内部。 刀 316883 8 ' 1269413 結果’在封裝型之半導體裝置及其製造方法中,可使 製程不致變得繁複,而且可極力壓低製造成本,並且達到 可靠性的提昇。 【實施方式】 L贫明之貫施形 制其次’夢照圖式詳細說明本實施形態之半導體裝置之 迨方法第1圖至第4圖為表示本實施形態之半導體裝 製,方法剖面圖。此外’第5圖為表示本實施形態之 導體裝置及其製造方法剖面圖。另外,在第i圖至第5 圖為表示構成半導體裝置之半導 線的附近。 、-土板之中未圖示之切割 :先’如第i圖所示’製備形成有未圖示之電子元件 勺半‘體基板10。未圖示的4 — 之作為第丨主面的表面ΙΓΓ形成於半導體基板 面係形成有從未㈣之電子3 +㈣4板10的表 ^ . 子兀件延伸的銲墊電極1 i。 再者’於包括有未圖示之電子元件上及 二丰:體基板10之表面上,係形成有用以覆4等之第 1保遭層2〇。第!保護層2G 復一亥寺之弟 子元件及襯墊電極n之半 …隻。括有未圖示之電 用以支撐該半導體基板10之::板:的表面,並且具有 〔上述預定的厚度並未特別限制二要‘預Λ的厚 基板10相同或大致相同之严 /、要疋例如與半導體 度,在後述之半導體基板10子Ή。再者,上述預定的厚 勺月面研磨之後,為可足以支 316883 9 1269413 撐該半導體基板10的厚度亦無妨。 第1保護層20係藉由例如塗佈 定的厚度而形成。再者,第”保護声2,俾形成上述預 括有未圖示之電子元件及薛墊電極u 、要是用以保護包 表面’並且為能夠支撐該半導體基C體基板10的 明、半透明、不透明而由環氧樹者,則不論是透 無妨。 曰 外的材料所形成者亦 例如,第1保護層20係為由在— 程中用於圖案化等之光阻(re*)又材=導體裝置之製 妨。此時,可使用相同的材料 ' 材料所構成者亦無 層兩者。藉此,可使制浐不耖„ 保暖層20及該光阻 製造成本,並且形成該第…護層^而且可極力屋低 其-人,如第2圖所示,將由導 膠帶2"妾著於第i保護層2〇之=生材抖, 藉由靜電吸盤(Chuck)等未^ ^保^私帶21係在 10移重Λ $ fα式之1運I置將半導體基板 ,動或反轉之際’用以藉由靜電 保持於該㈣運裝置者。在^ + 科“基板10 性搬運裳置將半導體Lt;^^t(clrper)等機械 護移帶21的接著。 私動或反轉之際,亦可省略保 ^次’藉由未圖示的搬運”,將半導體基板ι〇之主 :的:向予以反轉’俾使半導體基㈣的表面成為加. …、後,將+導體基板1G之作為第2主面的背面,予以 研磨到财的厚度。亦即,進行背面研磨(back-gnnd)。 在此’由於半導體基板1〇係受到形成於其表面之第工保護 316883 10 1269413 層20所保護且支樓’因而將該半導體基板予以背面研 磨之際的上述預定厚度’例如即使為13〇,以下時,亦 可極力抑制半導體基板1Q的破裂或㈣。而且,亦可極力 抑制形成於半導體基板10之表面之未圖示的電子元件之 電性特性的劣化。 其次,如第3圖所示’於半導體基板1〇之背面形成光 阻層30。在此,光阻層3〇係於與銲墊電極u對應之半導 體基板10之背面的一部分上形成為具有開口部U 以該光阻層3()作為遮罩,進行半導體基板的姓刻。 從半導體基板1()之背面到料電極u形成用以貫 =切體基板1G之穿通孔12。然後,在穿通孔12之側 土及半導體基板1G之背面上形成未圖式之氧化膜。 匕之後’如第4圖所示’從穿通孔12到半導體基板1〇 月面,形成例如由Cu(銅)等金屬所構成之配線層Μ。 ^己,層13係與在穿通孔12之底部露出之銲塾電極^ 一 ^連接。配線層13亦可不延伸於半導體晶片的背面上, 而僅形成於穿通孔12。 其次’在包括有配線層13上之半導體基板1〇的背面 沾:形成有用以覆蓋該等之第2保護層14。之後,選擇 一除弟2保護層14之職位置,並形成將配線層η ㈣I侧Ϊ開口部心同時將未圖示之切割線附近 :二、弟2保墁層14予以去除。其次’在開口部14a所露 其/1 己線層13上’形成用以將該半導體裝置與外部的印刷 土板寺連接之導電端子15。另外,本實施形態之半導體裝 Π 3168S3 * 1269413 置並不—定要BGA型,只要是LGA ( Land Gnd Array, 基板^格陣列j型,則省略導電端子15的形成亦無妨。 最k如第5圖所不,沿著未圖示的切割線進行切判, 再藉由將保護膠帶21予以剝離,而完成由各個半導體晶月 10 A所構成的封裝型之半導體裝置。
如上所述,依據本實施形態,藉由在半導體晶片10A 之表面形成第1保護層2G,即可支撐及保護半導體晶片 10A (/製程中係為半導體基板1〇)。尤其是,半導體晶片 屯成為具有較薄厚度(例如i" m以下的厚度)時, 第1保叹層2G即作為背面研磨時所需之支撐體而產生 作用。 亚且,由於第1保護層20具有保護半導體晶片1〇A 之功此,因而在製程中不須將第工保護層2〇予以去除。因 =相較於習知例,即可簡易進行封裝型之半導體裝置之 製程,而可使製造成本極力地壓低。而且,由於半導體晶 片1 〇A的表面叉到第1保護層20的保護,因此可藉該表 面極力的防止來自外部的水分侵入到半導體晶片10A的内 部。 ,結果,在封裝型之半導體裝置及其製造方法中,可使 製程不致變得繁複,而且可極力龍製造成本,並且達到 可靠性的提昇。 【圖式簡單說明】 弟1圖為表示本發明之實施形態之半導體裝置之製造 方法剖面圖。 316883 •1269413 - 第2圖為表示本發明之實施形態之半導體裝置之製造 方法剖面圖。 弟3圖為表不本發明之貫施形悲之半導體裝置之製造 方法剖面圖。 弟4圖為表不本發明之貫施形悲之半導體裝置之製造 方法剖面圖。 r 第5圖為表示本發明之實施形態之半導體裝置及其製 造方法剖面圖。 • 第6圖為表示習知例之半導體裝置之製造方法剖面 圖。 第7圖為表示習知例之半導體裝置及其製造方法剖面 圖。 【主要元件符說明】 10 半導體基板 10A 半導體晶片 11 鲜塾電極 12 穿通孔 13 配線層 14 第2保護層 14a 開口部 15 導電端子 20 第1保護層 21 保護膠帶 30 光阻層 30a 開口部 50 半導體基板 50A 半導體晶片 51 銲墊(pad)電極 52 穿通孔 53 配線層 54 保護層 55 導電端子 60 支撐體 13 316883

Claims (1)

1269413 第94113209號專利申請案 申請專利範園修正本 種半導體裝置,其特徵為具有:(95年5月5日 半導體晶片之第1主面上之銲塾電極; 層 ;接者於雨述半導體晶片之第!主面之第^呆護 $前述半導體晶片之第2主面貫通至前述* 極之表面的穿通孔; 、干墊龟 形成於前述穿通孔及前述半導 上的絕緣膜;以及 又罘2主面 一=前述穿通孔而與前述銲墊電極電性連接,且 通孔延伸至前述半導體晶片之第2主面上的 2. 如申請專利範圍帛1項之半導體裝置,其中,在前、成 配線層上形成有導電端子。 处 3. 如申^:範圍第1項之半導體裝置,其中,係具有: 外後皿月j边配線層上且形成於前述半導體晶片之 弟2主面之第2保護層; 將前述第2保護層之一部分開口之開口部;以及 形成於在前述開口部露出之前述配線層上之導 電端子。 4·=申請^利範圍第!至3項中任—項之半導體裝置, /、中,丽述第〗保護層係由環氧樹脂所構成。 5.-種半導體裳置之製造方法,其特徵為具有: 316883(修正本) 1 1269413 製備形成有銲墊電極之半導體基板, 步驟 於前述半導體基板之第1主面形成第1保護層之 形成從前述半導體基杯夕楚。+ r ^ 带代—* 丞扳之弟2主面到達前述銲墊 电極之表面的穿通孔之步驟; 於前述穿通孔之側壁及前述半導體基板之第2主 面上形成絕緣膜之步驟;以及 形成通過别述穿通孔而與前述銲墊電極電性連 接,而且從前述穿通孔延伸至前述半導體基板之第2 主面上之配線層的步驟。 6·如申請專利範圍帛5項之半導體裝置之製造方法,其 中,在形成前述配線層之步驟之後,具有·· 在岫述配線層上形成導電端子之步驟;以及 將前述半導體基板分割成複數個半導體晶片之 步驟。 7.如申請專利範圍第5項之半導體裝置之製造方法,其 中’在形成前述配線層之步驟之後,具有: 於前述半導體基板之第2主面形成覆蓋前述配線 層上的第2保護層之步驟; 將前述第2保護層之一部分去除,形成露出前述 配線層之一部分之開口部的步驟; 將導電端子形成於在前述開口部露出之前述配 線層上的步驟;以及 將兩述半導體基板分割成複數個半導體晶片之 步驟。 316883(修正本) 2 1269413 δ.如申請專利範圍第5至7項中任— 製造方法,复中,义、f @ # 、之+蛉體裝置之 成。 中剛述弟1保護層係由環氧樹脂所構 9.,申請專利範圍第5至7項中任—項之半壯署 4造方法,其中,將用以保持美衣 眭骖π (tape)接著於前述第^呆護層之表面。 10·如申請專利範圍第8項之半導體裝置之製造方法,其 中,將用以保持前述半導體基板之導電性膠帶、 接著於前述第1保護層之表面。 _ 316883(修正本) 3
TW094113209A 2004-04-27 2005-04-26 Semiconductor device and method of the same TWI269413B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130676A JP4746847B2 (ja) 2004-04-27 2004-04-27 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200536067A TW200536067A (en) 2005-11-01
TWI269413B true TWI269413B (en) 2006-12-21

Family

ID=35238713

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094113209A TWI269413B (en) 2004-04-27 2005-04-26 Semiconductor device and method of the same

Country Status (5)

Country Link
US (1) US7511320B2 (zh)
JP (1) JP4746847B2 (zh)
KR (1) KR100689133B1 (zh)
CN (1) CN100380646C (zh)
TW (1) TWI269413B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI272683B (en) * 2004-05-24 2007-02-01 Sanyo Electric Co Semiconductor device and manufacturing method thereof
JP4376715B2 (ja) * 2004-07-16 2009-12-02 三洋電機株式会社 半導体装置の製造方法
JP2009158830A (ja) * 2007-12-27 2009-07-16 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
DE102009029184A1 (de) * 2009-09-03 2011-03-10 Robert Bosch Gmbh Herstellungsverfahren für ein verkapptes mikromechanisches Bauelement, entsprechendes mikromechanisches Bauelement und Kappe für ein mikromechanisches Bauelement
JP5232185B2 (ja) * 2010-03-05 2013-07-10 株式会社東芝 半導体装置の製造方法
JP2012009545A (ja) * 2010-06-23 2012-01-12 Toshiba Corp 半導体装置の製造方法
TWI426584B (zh) * 2010-12-22 2014-02-11 矽品精密工業股份有限公司 半導體封裝件及其製法
US9553021B2 (en) * 2012-09-03 2017-01-24 Infineon Technologies Ag Method for processing a wafer and method for dicing a wafer

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000195861A (ja) * 1998-12-25 2000-07-14 Texas Instr Japan Ltd 半導体装置およびその製造方法
KR100377472B1 (ko) 1999-12-10 2003-03-26 앰코 테크놀로지 코리아 주식회사 반도체패키지 및 그 제조방법
SG99939A1 (en) * 2000-08-11 2003-11-27 Casio Computer Co Ltd Semiconductor device
US6379982B1 (en) * 2000-08-17 2002-04-30 Micron Technology, Inc. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
JP2002305234A (ja) * 2001-04-05 2002-10-18 Matsushita Electric Ind Co Ltd シリコンウェハ裏面のエッチング方法およびシリコンウェハの保護テープ
JP2003017495A (ja) * 2001-07-04 2003-01-17 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
KR100426330B1 (ko) 2001-07-16 2004-04-08 삼성전자주식회사 지지 테이프를 이용한 초박형 반도체 패키지 소자
JP4212293B2 (ja) * 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
JP4215571B2 (ja) * 2002-06-18 2009-01-28 三洋電機株式会社 半導体装置の製造方法
JP3612310B2 (ja) * 2002-06-18 2005-01-19 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
JP2005317578A (ja) 2005-11-10
KR100689133B1 (ko) 2007-03-08
TW200536067A (en) 2005-11-01
CN100380646C (zh) 2008-04-09
JP4746847B2 (ja) 2011-08-10
CN1691318A (zh) 2005-11-02
US20050248030A1 (en) 2005-11-10
US7511320B2 (en) 2009-03-31
KR20060046697A (ko) 2006-05-17

Similar Documents

Publication Publication Date Title
TWI269413B (en) Semiconductor device and method of the same
TWI232560B (en) Semiconductor device and its manufacture
TWI227050B (en) Semiconductor device and method for manufacturing the same
JP4307284B2 (ja) 半導体装置の製造方法
TWI261343B (en) Semiconductor device and method of manufacturing the same
US7498636B2 (en) Semiconductor device and method of manufacturing the same
TWI338911B (en) Stacked structures and methods for fabricating stacked structures and semiconductor devices
TWI269374B (en) Method for making a semiconductor device
TWI329931B (en) Semiconductor device and manufacturing method of the same, camera module
KR100659625B1 (ko) 반도체 장치 및 그 제조 방법
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
TW200845318A (en) Semiconductor device and manufacturing method therefor
US11764161B2 (en) Ground connection for semiconductor device assembly
JP4834369B2 (ja) 半導体装置
JP3970210B2 (ja) 半導体装置の製造方法
US7375397B2 (en) Semiconductor device having an SOI structure and method for manufacturing the same
TW200837978A (en) Light-emitting diode chip package and packaging method thereof
JP2005026582A (ja) 半導体装置及びその半導体装置の製造方法
JP2007158078A (ja) 半導体装置とその製造方法
JP4845986B2 (ja) 半導体装置
KR100998040B1 (ko) 반도체 패키지용 기판과, 이를 구비하는 반도체 패키지,및 상기 반도체 패키지의 제조방법
JP2009170731A (ja) 半導体装置
JP2005136056A (ja) 半導体装置の製造方法およびその検査方法
JP2004327748A (ja) 半導体装置及びその製造方法
JPS5839024A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees