JP4376715B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4376715B2
JP4376715B2 JP2004210188A JP2004210188A JP4376715B2 JP 4376715 B2 JP4376715 B2 JP 4376715B2 JP 2004210188 A JP2004210188 A JP 2004210188A JP 2004210188 A JP2004210188 A JP 2004210188A JP 4376715 B2 JP4376715 B2 JP 4376715B2
Authority
JP
Japan
Prior art keywords
insulating film
via hole
semiconductor substrate
etching
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004210188A
Other languages
English (en)
Other versions
JP2006032695A (ja
Inventor
光雄 梅本
雅孝 星野
博 寺尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Sanyo Electric Co Ltd
Fujitsu Semiconductor Ltd
Original Assignee
NEC Corp
Sanyo Electric Co Ltd
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Sanyo Electric Co Ltd, Fujitsu Semiconductor Ltd filed Critical NEC Corp
Priority to JP2004210188A priority Critical patent/JP4376715B2/ja
Priority to TW094120550A priority patent/TWI257152B/zh
Priority to KR1020050063547A priority patent/KR100734445B1/ko
Priority to US11/182,024 priority patent/US7094701B2/en
Priority to CNB2005100846552A priority patent/CN100382247C/zh
Publication of JP2006032695A publication Critical patent/JP2006032695A/ja
Priority to KR1020060104894A priority patent/KR100725565B1/ko
Application granted granted Critical
Publication of JP4376715B2 publication Critical patent/JP4376715B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02372—Disposition of the redistribution layers connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Description

本発明は、半導体装置の製造方法に関し、特に、貫通電極を有する半導体装置の製造方法に関するものである。
近年、三次元実装技術として、また新たなパッケージ技術として、ＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）が注目されている。ＣＳＰとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
従来より、ＣＳＰの一種として、貫通電極を有したＢＧＡ型の半導体装置が知られている。このＢＧＡ型の半導体装置は、半導体基板を貫通してパッド電極と接続された貫通電極を有する。また、当該半導体装置は、当該裏面上に半田等の金属部材から成るボール状の導電端子が格子状に複数配列されたものである。
そして、この半導体装置を電子機器に組み込む際には、各導電端子を回路基板（例えばプリント基板）上の配線パターンに接続している。
このようなＢＧＡ型の半導体装置は、側部に突出したリードピンを有するＳＯＰ（Ｓｍａｌｌ Ｏｕｔｌｉｎｅ Ｐａｃｋａｇｅ）やＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）等の他のＣＳＰ型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。
次に、従来例に係る貫通電極を有したＢＧＡ型の半導体装置の製造方法を図面を参照して説明する。図２４及び図２５は、従来例に係る半導体装置の製造方法を説明する断面図である。
図２４に示すように、最初に、表面に第１の絶縁膜である層間絶縁膜７２を介してパッド電極７１が形成された半導体基板７０を準備する。次に、必要に応じて支持体７３を、半導体基板７０の表面に樹脂層７４を介して接着する。次に、半導体基板７０の裏面に不図示のマスクパターンを形成して当該半導体基板７０をエッチングし、当該裏面のうちパッド電極７１に対応する位置から当該表面に至って半導体基板７０を貫通するビアホール７６を形成する。さらに、ビアホール７６の底部で露出する層間絶縁膜７２をエッチングして除去する。次に、ビアホール７６内を含む半導体基板７０の裏面上に第２の絶縁膜である絶縁膜７７を形成する。
次に、図２５に示すように、ビアホール７６の底部の絶縁膜７７を、反応性イオンエッチングによりエッチングしてパッド電極７１を露出する。次に、ビアホール７６内に、パッド電極と電気的に接続された不図示の貫通電極を形成する。また、上記貫通電極と電気的に接続した不図示の配線層を半導体基板７０の裏面上に形成し、さらに、上記配線層上を含む半導体基板７０の裏面上に不図示の保護層を形成する。そして、上記保護層の一部を開口して上記配線層の一部を露出し、その配線層上に不図示の導電端子を形成する。その後、半導体基板７０をダイシングにより複数の半導体チップに切断分離する。
上述した従来例に係る半導体装置の製造方法のうち、絶縁膜７７を形成する工程では、絶縁膜７７をＣＶＤ法で形成すると、ビアホール７６の底部において、成膜材料から成るガスの供給が不十分になる。これにより、ビアホール７６の底部の絶縁膜７７が、半導体基板７０の裏面上の絶縁膜７７よりも薄い膜厚を有して形成される。
そこで、反応性イオンエッチングによりビアホール７６の底部の絶縁膜７７をエッチングしてパッド電極７１を露出する工程では、上記膜厚の差を利用して、ビアホール７６の底部の絶縁膜７７を、エッチング用のマスクを用いずにエッチングして除去する。その際、ビアホール７６の底部の絶縁膜７７は、半導体基板７０の裏面上の絶縁膜７７よりも先にエッチングされて、パッド電極７１が露出される。ここで、上記エッチングを行う際、ビアホール７６の側壁の絶縁膜７７を残存させつつ、かつパッド電極７１を露出するように、エッチングを制御する必要がある。
なお、関連した技術文献としては、例えば以下の特許文献が挙げられる。
特開２００３−３０９２２１号公報
しかしながら、図２５に示すように、上記反応性イオンエッチングによるビアホール７６の底部の絶縁膜７７のエッチング工程では、半導体基板７０のうちビアホール７６の開口部における角部７０ａ,７０ｂの絶縁膜７７に対して電界集中が生じ、反応性イオンの濃度が他の部位に比して高くなっていた。これにより、当該角部７０ａ,７０ｂの絶縁膜７７のエッチングが加速され、その膜厚が極めて薄くなるか、もしくは絶縁膜７７が完全に除去されてしまう恐れがあった。
また、角部７０ａ,７０ｂ以外のビアホール７６の側壁に形成された絶縁膜７７も上記エッチングにより除去されて目減りする傾向にあった。従って、上記エッチングの後、ビアホール７６内に不図示の貫通電極を形成すると、当該貫通電極と半導体基板７０との絶縁不良が生じる場合があった。
結果として、完成した半導体装置の信頼性が低下すると共に、その歩留まりが低下していた。
そこで本発明は、貫通電極を有する半導体装置の製造方法において、半導体装置の信頼性及び歩留まりの向上を図る。
本発明の半導体装置の製造方法は、上記課題に鑑みて為されたものであり、以下の特徴を有するものである。即ち、本発明の半導体装置の製造方法は、表面に第１の絶縁膜を介してパッド電極が形成された半導体基板を準備し、半導体基板の裏面のパッド電極に対応する位置から当該半導体基板の表面に貫通するビアホールを形成する工程と、ビアホールの底部で露出する第１の絶縁膜をエッチングして除去する工程と、ビアホール内を含む半導体基板の裏面上に第２の絶縁膜を形成する工程と、ビアホールの開口部の縁から当該ビアホールの内側へ向かって突出するオーバーハング部を有する第３の絶縁膜を、第２の絶縁膜上に形成する工程と、第３の絶縁膜をマスクとして、ビアホールの底部の第２の絶縁膜をエッチングしてパッド電極を露出する工程と、ビアホール内に、パッド電極と電気的に接続された貫通電極を形成する工程と、半導体基板を複数の半導体チップに切断して分離する工程と、を有することを特徴とする半導体装置の製造方法。ここで、第３の絶縁膜は、ＣＶＤ法により、非コンフォーマルな条件で成膜されることを特徴とする。
また、本発明の半導体装置の製造方法は、表面に第１の絶縁膜を介してパッド電極が形成された半導体基板を準備し、半導体基板の裏面の前記パッド電極に対応する位置から当該半導体基板の表面に貫通するビアホールを形成する工程と、ビアホールの底部で露出する第１の絶縁膜をエッチングして除去する工程と、ビアホール内を含む半導体基板の裏面上に第２の絶縁膜を形成する工程と、ビアホール内を除く第２の絶縁膜上にスパッタ法により金属層を形成する工程と、金属層をマスクとして、ビアホールの底部の第２の絶縁膜をエッチングしてパッド電極を露出する工程と、金属層を除去する工程と、ビアホール内に、パッド電極と電気的に接続された貫通電極を形成する工程と、半導体基板を複数の半導体チップに切断して分離する工程と、を有することを特徴とする。
また、本発明の半導体装置の製造方法は、上記工程に加えて、半導体基板の裏面上に、貫通電極と接続された配線層を形成する工程と、配線層上に導電端子を形成する工程と、を有することを特徴とする。
本発明によれば、ビアホール内の底部の絶縁膜をエッチングにより除去してパッド電極を露出する際、半導体基板の裏面上に形成されてビアホールの開口部の縁でオーバーハング部を有した絶縁膜を、マスクとして用いる。もしくはビアホールの開口部を除く半導体基板の裏面の一部上に形成された金属層（即ちメタル層）をマスクとして用いる。
このエッチングにより、ビアホール内の底部の絶縁膜のみを除去してパッド電極を露出することが可能となる。従って、従来にみられたようなビアホール内の貫通電極と半導体基板との絶縁不良を極力抑止することが可能となる。
結果として、貫通電極を有する半導体装置の製造方法において、半導体装置の信頼性及び歩留まりの向上を図ることが可能となる。
次に、本発明の第１の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図１乃至図９は、本実施形態に係る半導体装置の製造方法を説明する断面図である。なお、図１乃至図９は、半導体基板のうち、不図示のダイシングラインの近傍を示している。
最初に、図１に示すように、不図示の電子デバイスが形成された半導体基板１０を準備する。不図示の電子デバイスは、例えばＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）や赤外線センサ等の受光素子、もしくは発光素子であるものとする。もしくは、不図示の電子デバイスは、上記受光素子や発光素子以外の電子デバイスであってもよい。
さらに、半導体基板１０の表面には、不図示の電子デバイスと接続された外部接続用電極であるパッド電極１１が形成されている。パッド電極１１は、第１の絶縁膜である層間絶縁膜１２を介して半導体基板１０の表面に形成されている。
ここで、半導体基板１０は例えばシリコン（Ｓｉ）から成り、好ましくは約１３０μｍの膜厚を有している。また、パッド電極１１は、例えばアルミニウム（Ａｌ）から成り、好ましくは約１μｍの膜厚を有して形成される。また、層間絶縁膜１２は、例えばＢＰＳＧから成り、好ましくは約０．８μｍの膜厚を有して形成される。
また、半導体基板１０の表面には、必要に応じて支持体１３が形成されてもよい。この支持体１３は、樹脂層１４を介して半導体基板１０の表面に形成されている。ここで、不図示の電子デバイスが受光素子や発光素子である場合、支持体１３は、例えばガラスのような透明もしくは半透明の性状を有した材料により形成されている。不図示の電子デバイスが受光素子や発光素子ではない場合、支持体１３は、透明もしくは半透明の性状を有さない材料により形成されるものであってもよい。また、支持体１３はテープ状のものであってもよい。この支持体１３は、後の工程において除去されるものであってもよい。もしくは、支持体１３は、除去されずに残されてもよい。
次に、図２に示すように、半導体基板１０の裏面上に、選択的に第１のレジスト層１５ａを形成する。即ち、第１のレジスト層１５ａは、半導体基板１０の裏面上のうち、パッド電極１１に対応する位置に開口部を有している。次に、この第１のレジスト層１５ａをマスクとして、好ましくはドライエッチング法により、半導体基板１０をエッチングする。このエッチングにより、パッド電極１１に対応する位置の半導体基板１０を当該裏面から当該表面に至って貫通するビアホール１６が形成される。ビアホール１６の底部では、層間絶縁膜１２が露出され、その下方にパッド電極１１が接している。さらに、第１のレジスト層１５ａをマスクとして、ドライエッチングもしくはウェットエッチングにより、ビアホール１６の底部で露出する層間絶縁膜１２をエッチングして薄膜化するか、もしくは完全に除去する。あるいは、層間絶縁膜１２のエッチング工程は、この段階では行われずに、後述する他のエッチング工程と同時に行われてもよい。
次に、第１のレジスト層１５ａを除去した後、図３に示すように、ビアホール１６内を含む半導体基板１０の裏面上に、第２の絶縁膜である絶縁膜１７を形成する。ここで、絶縁膜１７は、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成り、例えばプラズマＣＶＤ法によって形成される。このプラズマＣＶＤ法は、コンフォーマルな成膜条件、即ち、ある面上において絶縁膜１７が略均一な膜厚を以って形成される条件（複数存在する）を有していることが好ましい。このときの上記膜厚は、約１μｍ〜２μｍであることが好ましい。このコンフォーマルな成膜条件としては、例えばその１つとして、低圧の反応室内において、プラズマ化された成膜材料のガスの供給がビアホール１６内で過剰とならない状態で、長時間にわたり成膜が行われるという条件が挙げられる。
ただし、ビアホール１６の底部の面上に形成される絶縁膜１７の膜厚は、半導体基板１０の裏面上に形成される絶縁膜１７の膜厚に比して、薄く形成される。この膜厚の差異は、成膜材料が、半導体基板１０の裏面上に比して、ビアホール１６の底部に到達しづらいことに起因して生じるものである。
次に、図４に示すように、絶縁膜１７上に、第３の絶縁膜である補強用絶縁膜１８を形成する。このときの補強用絶縁膜１８の膜厚は、約１μｍ〜２μｍであることが好ましい。補強用絶縁膜１８は、半導体基板１０の裏面におけるビアホール１６の開口部の縁から、当該ビアホールの内側へ向かって突出するオーバーハング部１８ａを有するようにして形成される。
この補強用絶縁膜１８は、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成り、例えばプラズマＣＶＤ法によって形成される。このプラズマＣＶＤ法は、非コンフォーマルな成膜条件、即ち、ある面上において絶縁膜１７が略均一な膜厚を以って形成されない条件（複数存在する）を有する。この非コンフォーマルな成膜条件としては、例えばその１つとして、プラズマ化された成膜材料のガスの供給がビアホール１６内で過剰となり、かつ印加電圧が低いという条件が挙げられる。当該プラズマＣＶＤ法は、絶縁膜１７を形成する際のコンフォーマルな成膜条件によるプラズマＣＶＤ法に比して、短時間で成膜することができる。
また、上記非コンフォーマルな成膜条件によるプラズマＣＶＤ法は、コンフォーマルな成膜条件によるプラズマＣＶＤ法に比してその製造コストが低い。これにより、オーバーハング部１８ａを有した補強用絶縁膜１８を形成する際の製造コストを極力低く抑えることが可能となる。
次に、図５のように、補強用絶縁膜１８をマスクとして、ビアホール１６の底部の絶縁膜１７（層間絶縁膜１２が残存している場合はこれも含む）をエッチングして除去する。このエッチングは、例えば反応性イオンエッチングであることが好ましいが、その他のエッチングであってもよい。
ここで、補強用絶縁膜１８のオーバーハング部１８ａにより、ビアホール１６の開口部の近傍における補強用絶縁膜１８の開口径は、当該ビアホール１６の開口径よりも小さくなっている。このオーバーハング部１８ａが、エッチングガスの流れを、ビアホール１６の側壁に極力及ばせないように制限するため、ビアホール１６の底部において、エッチングされる絶縁膜１７（もしくは絶縁膜１７及び層間絶縁膜１２）の領域が、当該ビアホール１６の側壁にまで及ぶことがない。また、当該ビアホール１６の側壁の絶縁膜１７が上記エッチングにより目減りすることを極力抑止することができる。
上記エッチングにより、ビアホール１６の側壁に形成された絶縁膜１７を残存させつつ、当該底部の絶縁膜１７を除去してパッド電極１１を露出することができる。
次に、図６に示すように、ビアホール１６を含む半導体基板１０の裏面の絶縁膜１７及び補強用絶縁膜１８上に、バリアシード層２０を形成する。バリアシード層２０は、不図示のバリアメタル層とシード層とから成る積層構造を有している。ここで、上記バリアメタル層は、例えばチタンタングステン（ＴｉＷ）層、チタンナイトライド（ＴｉＮ）層、もしくはタンタルナイトライド（ＴａＮ）層等の金属から成る。上記シード層は、後述する配線層２２をメッキ形成するための電極となるものであり、例えば銅（Ｃｕ）等の金属から成る。
バリアシード層２０は、例えば、スパッタ法、ＣＶＤ法、無電界メッキ法、もしくはその他の成膜方法によって形成される。
なお、ビアホール１６の側壁の絶縁膜１７もしくは補強用絶縁膜１８がシリコン窒化膜（ＳｉＮ膜）により形成されている場合には、当該シリコン窒化膜（ＳｉＮ膜）が銅拡散に対するバリアとなるため、バリアシード層２０は、銅（Ｃｕ）から成るシード層のみから成る単層構造を有していてもよい。
次に、ビアホール１６内を含むバリアシード層２０上に、例えば電界メッキ法により、例えば銅（Ｃｕ）から成る貫通電極２１、及びこの貫通電極２１と連続した配線層２２を形成する。メッキ膜厚は、貫通電極２１がビアホール１６内に完全もしくは不完全に埋め込まれるような厚さに調整される。ここで、貫通電極２１及び配線層２２は、バリアシード層２０を介して、ビアホール１６の底部で露出するパッド電極１１と電気的に接続される。また、ビアホール１６内の側壁は、絶縁膜１７及び補強用絶縁膜１８に覆われているため、従来にみられたようなビアホール内の貫通電極と半導体基板との絶縁不良が極力抑止される。
次に、図７に示すように、半導体基板１０の裏面の配線層２２上に、配線層２２を所定のパターンにパターニングするための第２のレジスト層１５ｂを選択的に形成する。第２のレジスト層１５ｂは、所定のパターンに対応して残存させる配線層２２の領域上に形成される。残存させる配線層２２の領域は、少なくともビアホール１６の形成位置を含む。
次に、第２のレジスト層１５ｂをマスクとして、不要な配線層２２及びバリアシード層２０をエッチングして除去する。もしくは、少なくとも不要な配線層２２をエッチングして除去する。このエッチングにより、配線層２２が所定の配線パターンにパターニングされる。
次に、図８に示すように、第２のレジスト層１５ｂを除去した後、半導体基板１０の裏面上に、これを覆うようにして、例えばレジスト材料等から成る保護層２３を形成する。保護層２３のうち配線層２２に対応する位置には開口部が設けられる。そして、当該開口部で露出する配線層２２上に、例えばハンダ等の金属から成るボール状の導電端子２４が形成される。
次に、図９に示すように、半導体基板１０の不図示のダイシングラインに沿ってダイシングを行い、当該半導体基板１０及びそれに積層された各層を切断分離する。これにより、複数の半導体置チップ１０Ａ及びそれに積層された各層から成る半導体装置が完成する。
上述したように、本実施形態の製造方法では、ビアホール１６の底部の絶縁膜１７（層間絶縁膜１２が残存している場合はこれも含む）をエッチングする際、補強用絶縁膜１８のオーバーハング部１８ａが、エッチングガスの流れを、ビアホール１６の側壁に極力及ばせないように制限する。これにより、ビアホール１６の底部において、エッチングされる絶縁膜１７の領域が、当該ビアホールの側壁にまで及ぶことを極力抑止することができる。また、当該ビアホール１６の側壁の絶縁膜１７が上記エッチングにより目減りすることを極力抑止することができる。即ち、ビアホール１６内の貫通電極２１と半導体基板１０との絶縁を保ちつつ、かつパッド電極１１を露出することが可能となる。
従って、従来にみられたようなビアホール内の貫通電極と半導体チップとの絶縁不良を極力抑止することが可能となる。結果として、貫通電極を有する半導体装置の製造方法において、半導体装置の信頼性及び歩留まりの向上を図ることが可能となる。
次に、本発明の第２の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図１０乃至図１７は、本実施形態に係る半導体装置の製造方法を説明する断面図である。なお、図１０乃至図１７は、第１の実施形態に係る図１０乃至図１７に示したものと同一の構成要素については、同一の符号を付して説明する。
最初に、図１０に示すように、不図示の電子デバイスが形成された半導体基板１０を準備する。さらに、半導体基板１０の表面には、不図示の電子デバイスから延びるパッド電極１１が形成されている。パッド電極１１は、第１の絶縁膜である層間絶縁膜１２を介して半導体基板１０の表面に形成されている。また、半導体基板１０の表面には、必要に応じて支持体１３が形成されてもよい。この支持体１３は、樹脂層１４を介して半導体基板１０の表面に形成されている。
次に、半導体基板１０裏面上に、ハードマスク３７を形成する。ハードマスク３７は、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）のような硬質膜から成り、例えばＣＶＤ法により形成される。もしくは、ハードマスク３７は、シリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）以外の硬質材料から成り、ＣＶＤ法以外の成膜方法により形成されてもよい。
次に、ハードマスク３７上に、パッド電極１１に対応する位置で開口するようにして、第１のレジスト層３５ａを選択的に形成する。そして、この第１のレジスト層３５ａをマスクとして、ハードマスク３７を選択的にエッチングして除去する。このエッチングにより、ハードマスク３７のうちパッド電極１１に対応する位置に、開口部３７ａが形成される。
次に、第１のレジスト層３５ａを除去した後、図１１に示すように、ハードマスク３７をマスクとして、好ましくはドライエッチング法により、半導体基板１０をエッチングする。このエッチングにより、半導体基板１０の裏面から当該表面に至って貫通するビアホール１６が形成される。ここで、ビアホール１６は、ハードマスク３７の開口部３７ａよりも大きい開口径を有して形成される。即ち、上記開口部３７ａの縁は、ビアホール１６の内側へ向かって突出する。
これは、半導体基板１０の裏面のうちハードマスク３７の開口部３７ａの縁に位置する箇所では、エッチングの際に電界集中が生じて、当該エッチングが、ハードマスク３７の開口部３７ａの縁の下部に回り込むようにして進行するためである。
次に、ハードマスク３７をマスクとして、ドライエッチングもしくはウェとエッチングにより、ビアホール１６の底部で露出する層間絶縁膜１２をエッチングして薄膜化するか、もしくは完全に除去する。あるいは、層間絶縁膜１２のエッチング工程は、この段階では行われずに、後述する他のエッチング工程と同時に行われてもよい。
次に、図１２に示すように、ビアホール１６内及び半導体基板１０の裏面のハードマスク３７上に、これらを覆うようにして、第２の絶縁膜である絶縁膜３８を形成する。絶縁膜３８は、半導体基板１０の裏面におけるビアホール１６の開口部の縁から、当該ビアホール１６の内側へ向かって突出するオーバーハング部３８ａを有するようにして形成される。
この絶縁膜３８は、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成り、例えばプラズマＣＶＤ法によって形成される。もしくは、絶縁膜３８は、プラズマＣＶＤ法以外の成膜方法により形成されてもよい。
ここで、ビアホール１６の底部の面上に形成される絶縁膜３８は、半導体基板１０の裏面のハードマスク３７上に形成される絶縁膜３８に比して、薄い膜厚を有して形成される。この膜厚の差異は、成膜材料が半導体基板１０の裏面上に比して、ビアホール１６の底部に到達しづらいことに起因して生じるものである。
次に、図１３に示すように、絶縁膜３８をマスクとして、ビアホール１６の底部の絶縁膜３８（層間絶縁膜１２が残存している場合はこれも含む）をエッチングして除去する。このエッチングは、例えば反応性イオンエッチングであることが好ましいが、その他のエッチングであってもよい。
ここで、絶縁膜３８のオーバーハング部３８ａの存在により、ビアホール１６の開口部の近傍における絶縁膜３８の開口径は、当該ビアホール１６の開口径よりも小さくなっている。このオーバーハング部３８ａが、エッチングガスの流れを、ビアホール１６の側壁に極力及ばせないように制限するため、ビアホール１６の底部において、エッチングされる絶縁膜３８（もしくは絶縁膜３８及び層間絶縁膜１２）の領域が、当該ビアホールの側壁にまで及ぶことがない。また、当該ビアホール１６の側壁の絶縁膜３８が上記エッチングにより目減りすることを極力抑止することができる。
上記エッチングにより、ビアホール１６の側壁に形成された絶縁膜３８を残存させつつ、当該底部の絶縁膜３８を除去してパッド電極１１を露出することができる。
次に、図１４に示すように、ビアホール１６を含む半導体基板１０の裏面の絶縁膜３８上に、バリアシード層４０を形成する。バリアシード層４０は、第１の実施形態におけるバリアシード層２０と同様の金属層から成り、当該バリアシード層２０の成膜方法と同様の成膜方法により形成される。
次に、ビアホール１６内を含むバリアシード層４０上に、例えば銅（Ｃｕ）から成る貫通電極４１、及びこの貫通電極４１と連続した配線層４２を、例えば電界メッキ法により形成する。即ち、貫通電極４１及び配線層４２は、第１の実施形態における貫通電極２１配線層２２と同様の金属から成り、当該貫通電極２１及び配線層２２の形成方法と同様の方法により形成される。ここで、貫通電極４１及び配線層４２は、バリアシード層４０を介して、ビアホール１６の底部で露出するパッド電極１１と電気的に接続される。また、ビアホール１６内の側壁は、絶縁膜３８に覆われているため、従来にみられたようなビアホール内の貫通電極と半導体基板との絶縁不良が極力抑止される。
次に、図１５に示すように、半導体基板１０の裏面の配線層４２上に、配線層４２を所定のパターンにパターニングするための第２のレジスト層３５ｂを選択的に形成する。第２のレジスト層３５ｂは、所定のパターンに対応して残存させる配線層４２の領域上に形成される。残存させる配線層４２の領域は、少なくともビアホール１６の形成位置を含む領域である。
次に、第２のレジスト層３５ｂをマスクとして、不要な配線層４２及びバリアシード層４０をエッチングして除去する。もしくは、少なくとも不要な配線層４２をエッチングして除去する。このエッチングにより、配線層４２が所定の配線パターンにパターニングされる。
次に、図１６に示すように、第２のレジスト層３５ｂを除去した後、半導体基板１０の裏面上に、これを覆うようにして、第１の実施形態の保護層２３と同様の材料から成る保護層４３を形成する。保護層４３のうち配線層４２に対応する位置には開口部が設けられる。そして、当該開口部で露出する配線層４２上に、第１の実施形態の導電端子２４と同様の導電端子４４が形成される。
次に、図１７に示すように、半導体基板１０の不図示のダイシングラインに沿ってダイシングを行い、当該半導体基板１０及びそれに積層された各層を切断分離する。これにより、複数の半導体置チップ１０Ａ及びそれに積層された各層から成る半導体装置が完成する。
上述したように、本実施形態の製造方法では、ビアホール１６の底部の絶縁膜３８（層間絶縁膜１２が残存している場合はこれも含む）をエッチングする際、ハードマスク３７上に形成された絶縁膜３８のオーバーハング部３８ａが、エッチングガスの流れを、ビアホール１６の側壁に極力及ばせないように制限する。これにより、ビアホール１６の底部において、エッチングされる絶縁膜３８の領域が、当該ビアホールの側壁にまで及ぶことを極力抑止することができる。また、当該ビアホール１６の側壁の絶縁膜３８が上記エッチングにより目減りすることを極力抑止することができる。即ち、ビアホール１６内の貫通電極４１と半導体基板１０との絶縁を保ちつつ、かつパッド電極１１を露出することが可能となる。
従って、従来にみられたようなビアホール内の貫通電極と半導体チップとの絶縁不良を極力抑止することが可能となる。結果として、貫通電極を有する半導体装置の製造方法において、半導体装置の信頼性及び歩留まりの向上を図ることが可能となる。
次に、本発明の第３の実施形態に係る半導体装置の製造方法について図面を参照して説明する。図１８乃至図２３は、本実施形態に係る半導体装置の製造方法を説明する断面図である。なお、図１８乃至図２３は、第１の実施形態に係る図１乃至図９に示したものと同一の構成要素については、同一の符号を付して説明する。
最初に、図１８に示すように、第１の実施形態と同様に、半導体基板１０を貫通するビアホール１６を形成する。さらに、ドライエッチングもしくはウェットエッチングにより、ビアホール１６の底部で露出する層間絶縁膜１２をエッチングして薄膜化するか、もしくは完全に除去する。あるいは、層間絶縁膜１２のエッチング工程は、この段階では行われずに、後述する他のエッチング工程と同時に行われてもよい。
次に、当該ビアホール１６内を含む半導体基板１０の裏面上に、第２の絶縁膜である絶縁膜５７を形成する。絶縁膜５７は、第１の実施形態における絶縁膜１７と同様に、例えばシリコン酸化膜（ＳｉＯ２膜）もしくはシリコン窒化膜（ＳｉＮ膜）から成り、例えばＣＶＤ法により形成される。
次に、半導体基板１０裏面の絶縁膜５７上にメタル層５８を選択的に形成する。即ち、メタル層５８は、半導体基板１０の裏面におけるビアホール１６の開口部に対応して開口するように形成される。なお、図示しないが、メタル層５８は、ビアホール１６の開口部の縁でビアホール１６の内側へ向かって突出するオーバーハング部を有するようにして形成されてもよい。
メタル層５８は、例えばアルミニウム（Ａｌ）等の金属から成る。メタル層５８は、例えばチタン（Ｔｉ）、タングステン（Ｗ）等の金属、もしくはそれらの化合物等から成るものであってもよい。メタル層５８は、例えばスパッタ法もしくはその他の方法により形成される。
ここで、メタル層５８がスパッタ法により形成される場合、当該スパッタ法は、半導体装置の製造工程で一般的に用いられているような、低いバイアス電圧によるスパッタ法を用いることができる。この低いバイアス電圧によるスパッタ法によれば、その低いバイアス電圧ゆえに、メタル層５８はビアホール１６内には形成されずに、絶縁膜５７上のみに形成される。また、上記スパッタ法によるメタル層５８の形成工程は、第１の実施形態の補強用絶縁膜１８、もしくは第２の実施形態のハードマスク３７の形成工程に比して安価に行うことが可能となる。
次に、図１９に示すように、メタル層５８をマスクとして、ビアホール１６の底部の絶縁膜５７（層間絶縁膜１２が残存している場合はこれも含む）をエッチングして除去する。このエッチングは、例えば反応性イオンエッチングであることが好ましいが、その他のエッチングであってもよい。
ここで、上記エッチングの際、ビアホール１６の開口部の近傍におけるメタル層５８が、エッチングガスの流れを、当該ビアホール１６の側壁にまで極力及ばせないように制限する。これにより、少なくとも、当該ビアホール１６の側壁の絶縁膜５７が上記エッチングにより目減りすることを極力抑止することができる。ただし、メタル層５８がビアホール１６の開口部の縁で不図示のオーバーハング部を有して形成されていない場合、ビアホール１６の底部では、第１及び第２の実施形態に比して、エッチングされる絶縁膜５７（もしくは絶縁膜５７及び層間絶縁膜１２）の領域が、当該ビアホール１６の側壁に近接し易くなる傾向にある。当然ながら、メタル層５８が上記オーバーハング部を有して形成されている場合、当該オーバーハング部によりエッチングガスの流れがビアホール１６の底部に及ばないように制限されるため、エッチングされる絶縁膜５７の領域が当該ビアホール１６の側壁に近接し易くなる傾向を回避することができる。
従って、上記エッチングにより、ビアホール１６の側壁に形成された絶縁膜５７を残存させつつ、当該底部の絶縁膜５７を除去してパッド電極１１を露出することができる。
上記エッチングの後、メタル層５８を除去する。メタル層５８の除去は、例えばウェットエッチングもしくはそれ以外の方法により行われる。
次に、図２０に示すように、ビアホール１６を含む半導体基板１０の裏面の絶縁膜５７上に、バリアシード層６０を形成する。バリアシード層６０は、第１の実施形態におけるバリアシード層２０と同様の金属層から成り、当該バリアシード層２０の成膜方法と同様の成膜方法により形成される。
次に、ビアホール１６内を含むバリアシード層６０上に、例えば銅（Ｃｕ）から成る貫通電極６１、及びこの貫通電極６１と連続した配線層６２を、例えば電界メッキ法により形成する。即ち、貫通電極６１及び配線層６２は、第１の実施形態における貫通電極２１及び配線層２２と同様の金属から成り、当該貫通電極２１及び配線層２２の形成方法と同様の方法により形成される。ここで、貫通電極６１は、バリアシード層６０を介して、ビアホール１６の底部で露出するパッド電極１１と電気的に接続される。また、ビアホール１６内の側壁は、絶縁膜５７に覆われているため、従来にみられたようなビアホール内の貫通電極と半導体基板との絶縁不良が極力抑止される。
次に、図２１に示すように、半導体基板１０の裏面の配線層６２上に、配線層６２を所定のパターンにパターニングするためのレジスト層５５を選択的に形成する。レジスト層５５は、所定のパターンに対応して残存させる配線層６２の領域上に形成される。残存させる配線層６２の領域は、少なくともビアホール１６の形成位置を含む。
次に、レジスト層５５をマスクとして、不要な配線層６２及びバリアシード層６０をエッチングして除去する。もしくは、少なくとも不要な配線層６２をエッチングして除去する。このエッチングにより、配線層６２が所定の配線パターンにパターニングされる。
次に、図２２に示すように、レジスト層５５を除去した後、半導体基板１０の裏面上に、これを覆うようにして、第１の実施形態の保護層２３と同様の材料から成る保護層６３を形成する。保護層６３のうち配線層６２に対応する位置には開口部が設けられる。そして、当該開口部で露出する配線層６２上に、第１の実施形態の導電端子２４と同様の導電端子６４が形成される。
次に、図２３に示すように、半導体基板１０の不図示のダイシングラインに沿ってダイシングを行い、当該半導体基板１０及びそれに積層された各層を切断分離する。これにより、複数の半導体チップ１０Ａ及びそれに積層された各層から成る半導体装置が完成する。
上述したように、本実施形態の製造方法では、ビアホール１６の底部の絶縁膜５７（層間絶縁膜１２が残存している場合はこれも含む）をエッチングする際、ビアホール１６の開口部の近傍におけるメタル層５８が、エッチングガスの流れを、当該ビアホール１６の側壁にまで極力及ばせないように制限する。これにより、当該ビアホール１６の側壁の絶縁膜５７が上記エッチングにより目減りすることを極力抑止することができる。従って、従来にみられたようなビアホール内の貫通電極と半導体チップとの絶縁不良を極力抑止することが可能となる。結果として、貫通電極を有する半導体装置の製造方法において、半導体装置の信頼性及び歩留まりの向上を図ることが可能となる。
なお、上述した第１、第２の及び第３の実施形態において、貫通電極２１,４１,６１及び配線層２２，４２，６２を形成する工程は、上述した工程に限定されず、その他の工程により形成されてもよい。例えば、貫通電極２１,４１,６１及び配線層２２，４２，６２を形成する工程は、バリアシード層２０，４０，６０上のうち配線層２２，４２，６２を形成しない領域に、配線層２２，４２，６２のパターンニングのための不図示のレジスト層を形成し、これをマスクとしたメッキ法により行われてもよい。
また、貫通電極２１,４１,６１及び配線層２２,４２,６２は、銅（Ｃｕ）以外の金属から成り、メッキ法以外の方法により形成されてもよい。例えば、貫通電極２１,４１,６１及び配線層２２,４２,６２は、ＣＶＤ法により形成されてもよい。もしくは、貫通電極２１,４１,６１及び配線層２２,４２,６２は、スズ（Ｓｎ）をメッキ形成した後に銅（Ｃｕ）のメッキ形成を行うことにより形成されてもよい。もしくは貫通電極２１,４１,６１及び配線層２２,４２,６２は、アルミニウム（Ａｌ）もしくはアルミニウム合金等から成り、例えば、スパッタ法により形成されてもよい。また、貫通電極２１,４１,６１と配線層２２,４２,６２は、それぞれ別工程によって形成されてもよい。
また、上述した第１、第２の及び第３の実施形態は、配線層２２,４２,６２、もしくは導電端子２４,４４,６４の形成に制限されない。即ち、ビアホール１６の開口部で露出する貫通電極２１,４１,６１と不図示の回路基板との電気的な接続が可能であれば、配線層２２,４２,６２もしくは導電端子２４,４４,６４は必ずしも形成される必要は無い。例えば、ビアホール１６の開口部で露出する貫通電極２１,４１,６１が、配線層２２,４２,６２及び導電端子２４,４４,６４を介さずに不図示の回路基板と接続されてもよい。もしくは、配線層２２,４２,６２を介さずに、ビアホール１６の開口部で露出する貫通電極２１,４１,６１上に導電端子２４,４４,６４が形成され、当該導電端子２４,４４,６４が不図示の回路基板と接続されてもよい。
本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の第３の実施形態に係る半導体装置の製造方法を説明する断面図である。 従来例に係る半導体装置の製造方法を説明する断面図である。 従来例に係る半導体装置の製造方法を説明する断面図である。

Claims (5)

  1. 表面に第１の絶縁膜を介してパッド電極が形成された半導体基板を準備し、
    前記半導体基板の裏面の前記パッド電極に対応する位置から当該半導体基板の表面に貫通するビアホールを形成する工程と、
    前記ビアホールの底部で露出する第１の絶縁膜をエッチングして除去する工程と、
    前記ビアホール内を含む前記半導体基板の裏面上に第２の絶縁膜を形成する工程と、
    前記ビアホールの開口部の縁から当該ビアホールの内側へ向かって突出するオーバーハング部を有する第３の絶縁膜を、前記第２の絶縁膜上に形成する工程と、
    前記第３の絶縁膜をマスクとして、前記ビアホールの底部の第２の絶縁膜をエッチングして前記パッド電極を露出する工程と、
    前記ビアホール内に、前記パッド電極と電気的に接続された貫通電極を形成する工程と、
    前記半導体基板を複数の半導体チップに切断分離する工程と、を有することを特徴とする半導体装置の製造方法。
  2. 前記第３の絶縁膜は、ＣＶＤ法により、非コンフォーマルな条件で成膜されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 表面に第１の絶縁膜を介してパッド電極が形成された半導体基板を準備し、
    前記半導体基板の裏面の前記パッド電極に対応する位置から当該半導体基板の表面に貫通するビアホールを形成する工程と、
    前記ビアホールの底部で露出する第１の絶縁膜をエッチングして除去する工程と、
    前記ビアホール内を含む前記半導体基板の裏面上に第２の絶縁膜を形成する工程と、
    前記ビアホール内を除く前記第２の絶縁膜上にスパッタ法により金属層を形成する工程と、
    前記金属層をマスクとして、前記ビアホールの底部の第２の絶縁膜をエッチングして前記パッド電極を露出する工程と、
    前記金属層を除去する工程と、
    前記ビアホール内に、前記パッド電極と電気的に接続された貫通電極を形成する工程と、
    前記半導体基板を複数の半導体チップに切断分離する工程と、を有することを特徴とする半導体装置の製造方法。
  4. 前記半導体基板の裏面上に、前記貫通電極と接続された配線層を形成する工程を有することを特徴とする請求項１、２、３のうちいずれか１項に記載の半導体装置の製造方法。
  5. 前記配線層上に導電端子を形成する工程を有することを特徴とする請求項４項記載の半導体装置の製造方法。
JP2004210188A 2004-07-16 2004-07-16 半導体装置の製造方法 Expired - Fee Related JP4376715B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004210188A JP4376715B2 (ja) 2004-07-16 2004-07-16 半導体装置の製造方法
TW094120550A TWI257152B (en) 2004-07-16 2005-06-21 Manufacturing method of semiconductor device
KR1020050063547A KR100734445B1 (ko) 2004-07-16 2005-07-14 반도체 장치의 제조 방법
US11/182,024 US7094701B2 (en) 2004-07-16 2005-07-15 Manufacturing method of semiconductor device
CNB2005100846552A CN100382247C (zh) 2004-07-16 2005-07-15 半导体装置的制造方法
KR1020060104894A KR100725565B1 (ko) 2004-07-16 2006-10-27 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004210188A JP4376715B2 (ja) 2004-07-16 2004-07-16 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006032695A JP2006032695A (ja) 2006-02-02
JP4376715B2 true JP4376715B2 (ja) 2009-12-02

Family

ID=35732901

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004210188A Expired - Fee Related JP4376715B2 (ja) 2004-07-16 2004-07-16 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7094701B2 (ja)
JP (1) JP4376715B2 (ja)
KR (2) KR100734445B1 (ja)
CN (1) CN100382247C (ja)
TW (1) TWI257152B (ja)

Families Citing this family (82)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4850392B2 (ja) * 2004-02-17 2012-01-11 三洋電機株式会社 半導体装置の製造方法
JP2005235860A (ja) * 2004-02-17 2005-09-02 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4139803B2 (ja) * 2004-09-28 2008-08-27 シャープ株式会社 半導体装置の製造方法
JP4443379B2 (ja) * 2004-10-26 2010-03-31 三洋電機株式会社 半導体装置の製造方法
TWI303864B (en) * 2004-10-26 2008-12-01 Sanyo Electric Co Semiconductor device and method for making the same
JP4873517B2 (ja) * 2004-10-28 2012-02-08 オンセミコンダクター・トレーディング・リミテッド 半導体装置及びその製造方法
KR100618343B1 (ko) * 2004-10-28 2006-08-31 삼성전자주식회사 패키징 기판의 제조방법 및 이를 이용한 패키징 방법.
US7485967B2 (en) * 2005-03-10 2009-02-03 Sanyo Electric Co., Ltd. Semiconductor device with via hole for electric connection
US7485968B2 (en) 2005-08-11 2009-02-03 Ziptronix, Inc. 3D IC method and device
JP4882350B2 (ja) * 2005-11-22 2012-02-22 セイコーエプソン株式会社 半導体装置の製造方法
JP4812512B2 (ja) * 2006-05-19 2011-11-09 オンセミコンダクター・トレーディング・リミテッド 半導体装置の製造方法
KR100761468B1 (ko) * 2006-07-13 2007-09-27 삼성전자주식회사 반도체 장치 및 그 형성 방법
JP5103854B2 (ja) * 2006-10-02 2012-12-19 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板および電子機器
JP4380718B2 (ja) 2007-03-15 2009-12-09 ソニー株式会社 半導体装置の製造方法
US8049324B1 (en) * 2007-05-03 2011-11-01 Maxim Integrated Products, Inc. Preventing access to stub traces on an integrated circuit package
JP2008300718A (ja) * 2007-06-01 2008-12-11 Toshiba Corp 半導体装置および半導体装置の製造方法
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
JP4937842B2 (ja) * 2007-06-06 2012-05-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR100895813B1 (ko) * 2007-06-20 2009-05-06 주식회사 하이닉스반도체 반도체 패키지의 제조 방법
KR100907896B1 (ko) * 2007-06-22 2009-07-14 주식회사 동부하이텍 시스템 인 패키지의 금속 전극 형성방법
JP5245135B2 (ja) * 2007-06-30 2013-07-24 株式会社ザイキューブ 貫通導電体を有する半導体装置およびその製造方法
JP5302522B2 (ja) * 2007-07-02 2013-10-02 スパンション エルエルシー 半導体装置及びその製造方法
US7910837B2 (en) 2007-08-10 2011-03-22 Napra Co., Ltd. Circuit board, electronic device and method for manufacturing the same
US7682924B2 (en) 2007-08-13 2010-03-23 Micron Technology, Inc. Methods of forming a plurality of capacitors
US8034702B2 (en) * 2007-08-16 2011-10-11 Micron Technology, Inc. Methods of forming through substrate interconnects
JP5656341B2 (ja) 2007-10-29 2015-01-21 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置およびその製造方法
TWI394260B (zh) * 2007-10-31 2013-04-21 Adl Engineering Inc 具有多晶粒之半導體元件封裝結構及其方法
US8388851B2 (en) 2008-01-08 2013-03-05 Micron Technology, Inc. Capacitor forming methods
CN101286505B (zh) * 2008-05-26 2012-06-13 日月光半导体制造股份有限公司 具有天线的半导体封装结构
JP2009295676A (ja) * 2008-06-03 2009-12-17 Oki Semiconductor Co Ltd 半導体装置及びその製造方法
JP5289830B2 (ja) * 2008-06-06 2013-09-11 ルネサスエレクトロニクス株式会社 半導体装置
JP2009295859A (ja) * 2008-06-06 2009-12-17 Oki Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP5455538B2 (ja) * 2008-10-21 2014-03-26 キヤノン株式会社 半導体装置及びその製造方法
JP2010114201A (ja) * 2008-11-05 2010-05-20 Oki Semiconductor Co Ltd 半導体装置の製造方法
JP4278007B1 (ja) 2008-11-26 2009-06-10 有限会社ナプラ 微細空間への金属充填方法
JP5596919B2 (ja) * 2008-11-26 2014-09-24 キヤノン株式会社 半導体装置の製造方法
US20110217832A1 (en) * 2009-09-30 2011-09-08 Digvijay Raorane Method of filling a deep trench in a substrate
JP5600919B2 (ja) * 2009-10-06 2014-10-08 セイコーエプソン株式会社 半導体装置
CN102598225B (zh) 2009-10-16 2014-12-03 英派尔科技开发有限公司 向半导体晶片应用膜的设备和方法、处理半导体晶片的方法
FR2950732A1 (fr) * 2009-11-27 2011-04-01 Commissariat Energie Atomique Procede ameliore de remplissage d'une cavite pratiquee dans un substrat et ayant un rapport de forme eleve
US20110207323A1 (en) * 2010-02-25 2011-08-25 Robert Ditizio Method of forming and patterning conformal insulation layer in vias and etched structures
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
FR2959866A1 (fr) * 2010-05-06 2011-11-11 St Microelectronics Crolles 2 Procede de realisation d'au moins une liaison traversante electriquement conductrice au sein d'un substrat semi-conducteur dans un circuit integre et circuit integre correspondant.
KR101097628B1 (ko) * 2010-06-21 2011-12-22 삼성전기주식회사 인쇄회로기판 및 이의 제조방법
US8518788B2 (en) 2010-08-11 2013-08-27 Micron Technology, Inc. Methods of forming a plurality of capacitors
TWI500132B (zh) * 2010-11-23 2015-09-11 Xintec Inc 半導體裝置之製法、基材穿孔製程及其結構
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
KR101801137B1 (ko) 2011-02-21 2017-11-24 삼성전자주식회사 반도체 장치 및 그 제조 방법
JP2012227328A (ja) 2011-04-19 2012-11-15 Sony Corp 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器
KR20130034261A (ko) * 2011-09-28 2013-04-05 에스케이하이닉스 주식회사 반도체 장치의 제조방법
JP5957840B2 (ja) * 2011-10-04 2016-07-27 ソニー株式会社 半導体装置の製造方法
US9076680B2 (en) 2011-10-18 2015-07-07 Micron Technology, Inc. Integrated circuitry, methods of forming capacitors, and methods of forming integrated circuitry comprising an array of capacitors and circuitry peripheral to the array
US8946043B2 (en) 2011-12-21 2015-02-03 Micron Technology, Inc. Methods of forming capacitors
JP2013131600A (ja) * 2011-12-21 2013-07-04 Seiko Epson Corp 半導体装置の製造方法、半導体装置、センサー及び電子機器
KR101896517B1 (ko) 2012-02-13 2018-09-07 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
KR101867961B1 (ko) 2012-02-13 2018-06-15 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그 제조방법
FR2987937B1 (fr) * 2012-03-12 2014-03-28 Altatech Semiconductor Procede de realisation de plaquettes semi-conductrices
JP5984134B2 (ja) 2012-05-15 2016-09-06 ローム株式会社 半導体装置およびその製造方法、電子部品
US8652926B1 (en) 2012-07-26 2014-02-18 Micron Technology, Inc. Methods of forming capacitors
JP5655825B2 (ja) * 2012-07-30 2015-01-21 セイコーエプソン株式会社 半導体装置、半導体装置の製造方法、回路基板および電子機器
KR102031908B1 (ko) 2013-02-06 2019-10-14 삼성전자주식회사 관통 전극을 갖는 반도체 소자 및 그 형성 방법
JP6081387B2 (ja) * 2014-01-30 2017-02-15 株式会社東芝 半導体装置および半導体装置の製造方法
US10083893B2 (en) 2014-01-30 2018-09-25 Toshiba Memory Corporation Semiconductor device and semiconductor device manufacturing method
FR3018151A1 (fr) * 2014-07-04 2015-09-04 Commissariat Energie Atomique Procede de realisation d'un niveau d'interconnexion electrique
JP5871038B2 (ja) * 2014-08-19 2016-03-01 セイコーエプソン株式会社 半導体装置及び電子デバイス
KR102411064B1 (ko) 2015-03-10 2022-06-21 삼성전자주식회사 관통전극을 갖는 반도체 소자 및 그의 제조방법
JP2016225471A (ja) 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP6479578B2 (ja) * 2015-05-29 2019-03-06 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
CN106328579B (zh) * 2015-06-24 2019-09-27 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
US9953941B2 (en) 2015-08-25 2018-04-24 Invensas Bonding Technologies, Inc. Conductive barrier direct hybrid bonding
JP2018157110A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体装置およびその製造方法
JP7069586B2 (ja) * 2017-04-27 2022-05-18 セイコーエプソン株式会社 Ｍｅｍｓ素子、電子機器および移動体
JP7005988B2 (ja) * 2017-04-27 2022-01-24 セイコーエプソン株式会社 Ｍｅｍｓ素子、電子機器および移動体
WO2019028136A1 (en) 2017-08-04 2019-02-07 Lam Research Corporation SELECTIVE DEPOSITION OF SILICON NITRIDE ON HORIZONTAL SURFACES
US10763108B2 (en) * 2017-08-18 2020-09-01 Lam Research Corporation Geometrically selective deposition of a dielectric film
EP3460835B1 (en) * 2017-09-20 2020-04-01 ams AG Method for manufacturing a semiconductor device and semiconductor device
CN108022898A (zh) * 2017-12-29 2018-05-11 苏州晶方半导体科技股份有限公司 一种半导体器件及其制作方法
JP2019153694A (ja) * 2018-03-02 2019-09-12 東芝メモリ株式会社 半導体装置およびその製造方法
JP7278184B2 (ja) * 2019-09-13 2023-05-19 キオクシア株式会社 半導体装置の製造方法
US11289370B2 (en) * 2020-03-02 2022-03-29 Nanya Technology Corporation Liner for through-silicon via
US11482506B2 (en) * 2020-03-31 2022-10-25 Taiwan Semiconductor Manufacturing Company Limited Edge-trimming methods for wafer bonding and dicing
US11652025B2 (en) 2021-01-15 2023-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation to enlarge electrochemical plating window

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03163835A (ja) * 1989-11-21 1991-07-15 Nec Corp バイアホール電極構造
JP3544340B2 (ja) * 1999-05-07 2004-07-21 新光電気工業株式会社 半導体装置の製造方法
EP1050905B1 (en) * 1999-05-07 2017-06-21 Shinko Electric Industries Co. Ltd. Method of producing a semiconductor device with insulating layer
US6451705B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Self-aligned PECVD etch mask
JP2003045877A (ja) * 2001-08-01 2003-02-14 Sharp Corp 半導体装置およびその製造方法
JP2003258156A (ja) * 2002-03-05 2003-09-12 Ngk Spark Plug Co Ltd 配線基板
JP4212293B2 (ja) * 2002-04-15 2009-01-21 三洋電機株式会社 半導体装置の製造方法
TWI229435B (en) * 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP4511148B2 (ja) * 2002-10-11 2010-07-28 三洋電機株式会社 半導体装置の製造方法
JP4746847B2 (ja) * 2004-04-27 2011-08-10 三洋電機株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN100382247C (zh) 2008-04-16
TWI257152B (en) 2006-06-21
US7094701B2 (en) 2006-08-22
KR100734445B1 (ko) 2007-07-02
KR20060115986A (ko) 2006-11-13
TW200605281A (en) 2006-02-01
KR100725565B1 (ko) 2007-06-07
JP2006032695A (ja) 2006-02-02
CN1722370A (zh) 2006-01-18
US20060024966A1 (en) 2006-02-02
KR20060050151A (ko) 2006-05-19

Similar Documents

Publication Publication Date Title
JP4376715B2 (ja) 半導体装置の製造方法
JP4373866B2 (ja) 半導体装置の製造方法
KR100658547B1 (ko) 반도체 장치 및 그 제조 방법
JP4443379B2 (ja) 半導体装置の製造方法
JP4873517B2 (ja) 半導体装置及びその製造方法
JP4850392B2 (ja) 半導体装置の製造方法
JP4775007B2 (ja) 半導体装置及びその製造方法
JP4966487B2 (ja) 半導体装置及びその製造方法
US20090121323A1 (en) Semiconductor device and method of fabricating the same
JP2005235859A (ja) 半導体装置及びその製造方法
JP2005235860A (ja) 半導体装置及びその製造方法
JP2010251791A (ja) 半導体装置及びその製造方法
JP4845368B2 (ja) 半導体装置及びその製造方法
US7781334B2 (en) Method of manufacturing a semiconductor device with through-chip vias
JP5036127B2 (ja) 半導体装置の製造方法
JP4845986B2 (ja) 半導体装置
JP5258735B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061109

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090302

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090318

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090909

R150 Certificate of patent or registration of utility model

Ref document number: 4376715

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120918

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130918

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees