JPH03163835A - バイアホール電極構造 - Google Patents
バイアホール電極構造Info
- Publication number
- JPH03163835A JPH03163835A JP30406289A JP30406289A JPH03163835A JP H03163835 A JPH03163835 A JP H03163835A JP 30406289 A JP30406289 A JP 30406289A JP 30406289 A JP30406289 A JP 30406289A JP H03163835 A JPH03163835 A JP H03163835A
- Authority
- JP
- Japan
- Prior art keywords
- via hole
- electrode
- sio2 film
- deposited
- source pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052681 coesite Inorganic materials 0.000 abstract description 10
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 10
- 229910052682 stishovite Inorganic materials 0.000 abstract description 10
- 229910052905 tridymite Inorganic materials 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 7
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 4
- 238000004544 sputter deposition Methods 0.000 abstract description 4
- 238000009713 electroplating Methods 0.000 abstract description 3
- 229910018885 Pt—Au Inorganic materials 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 239000000377 silicon dioxide Substances 0.000 abstract 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract 5
- 238000005530 etching Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 101100083253 Caenorhabditis elegans pho-1 gene Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005070 ripening Effects 0.000 description 1
- 230000008961 swelling Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「産業上の利用分野〕
本発明は半導体装置のバイアホール電極構造に関するも
のである。
のである。
『従来の技術〕
高周波高出力用のＧａＡｓ−ＦＥＴ，Ｈ．Ｊ−ＦＥ Ｔ
， Ｇ ａ Ａ ｓ Ｉ Ｃなど、使用周波数帯域
がＸバンド（８．２０〜１ ２．４ＧＨｚ），Ｋａバン
ド（２６．５〜４０．０ＧＨｚ）におよぶ素子には、寄
生インダクタンスを低減するために、ソース電極のボン
デイングワイヤを排除し、替りにソース屯極か，ｉ，
Ｆｌ″′導体』人板をζ“１通して火而に白接接地する
、バイアホール構造が適用されている。
， Ｇ ａ Ａ ｓ Ｉ Ｃなど、使用周波数帯域
がＸバンド（８．２０〜１ ２．４ＧＨｚ），Ｋａバン
ド（２６．５〜４０．０ＧＨｚ）におよぶ素子には、寄
生インダクタンスを低減するために、ソース電極のボン
デイングワイヤを排除し、替りにソース屯極か，ｉ，
Ｆｌ″′導体』人板をζ“１通して火而に白接接地する
、バイアホール構造が適用されている。
従来技術によるバイアホール電極ｔＭ ３Ｆｆについて
、第２図（ａ）〜（Ｃ）を参照して説明する。
、第２図（ａ）〜（Ｃ）を参照して説明する。
はじめに第２図（ａ）に示すように、厚さ３０〜４０μ
ｍに仕上げられたＧａＡｓ基板１の表面２にＰＥＴのソ
ースパッド電極（ Ｔ’ ｉ−Ｐ ｔ−ＡＵの三層構造
〉５が形戊されている。
ｍに仕上げられたＧａＡｓ基板１の表面２にＰＥＴのソ
ースパッド電極（ Ｔ’ ｉ−Ｐ ｔ−ＡＵの三層構造
〉５が形戊されている。
つぎに第２図（ｂ）に示すように、Ｇ ａ Ａ ｓ基板
１の裏面４にフォトレジスト６を形成し、例えばＨ２Ｓ
Ｏ４−Ｈ２０２系のエッチング液を用いて、裏面４から
表面２にソースパッド電極５に達するバイアホール７を
開口する。
１の裏面４にフォトレジスト６を形成し、例えばＨ２Ｓ
Ｏ４−Ｈ２０２系のエッチング液を用いて、裏面４から
表面２にソースパッド電極５に達するバイアホール７を
開口する。
つぎに第２図（ｃ）に示すように、フオ１・レジスト６
を除去し、蒸着またはスパツタによりＴｉＡ ｕ ８を
堆積してから、電解メッキ法でＡ ＩＪ ９を堆積して
接地電極が完戒する。
を除去し、蒸着またはスパツタによりＴｉＡ ｕ ８を
堆積してから、電解メッキ法でＡ ＩＪ ９を堆積して
接地電極が完戒する。
従来技術によるバイアホール電極構造の問題点について
、第３図（ａ）〜（ｄ）を参照して説明する， ソースパッド電極５を直接（３ ；：Ｌ Ａ ｓ基板１
に形或した構造では、第３図（ａ・）に示すようにバイ
アホール７の開口がソースパッド電［ｉ５に達したあと
、さらにエッチングを進めると第３図（ｂ）に示すよう
に、ソースパッド電極５とＧａＡｓ基板１間のイオン化
傾向の差により電池作用が生じて、局所的な異常エッチ
ングが進行し逆テーパ１０が発生ずる。
、第３図（ａ）〜（ｄ）を参照して説明する， ソースパッド電極５を直接（３ ；：Ｌ Ａ ｓ基板１
に形或した構造では、第３図（ａ・）に示すようにバイ
アホール７の開口がソースパッド電［ｉ５に達したあと
、さらにエッチングを進めると第３図（ｂ）に示すよう
に、ソースパッド電極５とＧａＡｓ基板１間のイオン化
傾向の差により電池作用が生じて、局所的な異常エッチ
ングが進行し逆テーパ１０が発生ずる。
第３図（ｃ）に示すように、この逆テーパ１ｏでは蒸着
またはスパッタによるＴ ｉ − Ａ ｕ ８の被覆性
が悪く、空洞１１が生じて、第３図（ｄ）に示すように
、後工程で素子を容器にマウントーボンディングすると
きの熟処理〈３００〜４ｏｏ℃〉で空洞１１が熟膨張し
て、ソースパッド電極５に膨れ１３が生じてしまう， 膨れ１３の発生したロットは外観不良として捨てられる
。
またはスパッタによるＴ ｉ − Ａ ｕ ８の被覆性
が悪く、空洞１１が生じて、第３図（ｄ）に示すように
、後工程で素子を容器にマウントーボンディングすると
きの熟処理〈３００〜４ｏｏ℃〉で空洞１１が熟膨張し
て、ソースパッド電極５に膨れ１３が生じてしまう， 膨れ１３の発生したロットは外観不良として捨てられる
。
極端な場合はマンホールの器が開いたようになり、たと
えオーブンになっていなくても直接接地の効果がなくな
るからである。
えオーブンになっていなくても直接接地の効果がなくな
るからである。
本発明のバイアホール電極構造は、表面電極と半導体基
板との境界面のバイアホール周辺に絶縁膜を介在させて
、半導体素子の表面電極から半導体基板を貫通し裏面電
極へ接地するものである。
板との境界面のバイアホール周辺に絶縁膜を介在させて
、半導体素子の表面電極から半導体基板を貫通し裏面電
極へ接地するものである。
本発明の一実施例について、第１図（ａ）〜（ｅ〉を参
照して説明する。
照して説明する。
はじめに第１図（ａ＞に示すように、Ｇ ａ Ａ ｓ基
板］の表面２のソースパッド電極５に位置する領域に、
厚さ１０００人のＳｉ０２膜３を形成する。このときＳ
ｉＯ２膜３の寸法はバイアホール７の開口径より一回り
大きくする。
板］の表面２のソースパッド電極５に位置する領域に、
厚さ１０００人のＳｉ０２膜３を形成する。このときＳ
ｉＯ２膜３の寸法はバイアホール７の開口径より一回り
大きくする。
つぎに第１図（ｂ）に示すように、スパッタ法によりＴ
ｉ−Ｐ ｔ − Ａ ｕを堆積し、フォトリソグラフ
ィによりＳｉｏ２ｒＰＪ３を覆うソースパッド電極５を
形成する。
ｉ−Ｐ ｔ − Ａ ｕを堆積し、フォトリソグラフ
ィによりＳｉｏ２ｒＰＪ３を覆うソースパッド電極５を
形成する。
つきに第１図（ｃ）４こ示ずように、裏面４のＳｉ０２
膜３に対応する領域にフォトレジスト６のパターンを形
成し、Ｈ２Ｓ○４＋Ｈ２０２系のエッヂング液により、
Ｓ ｉ０２ １悦３に達ずるバイアホール７を開口する
。
膜３に対応する領域にフォトレジスト６のパターンを形
成し、Ｈ２Ｓ○４＋Ｈ２０２系のエッヂング液により、
Ｓ ｉ０２ １悦３に達ずるバイアホール７を開口する
。
つぎに第１図（ｄ）に示すように、フォトレジスト６を
除去してがち、ＣＦ，＋１０〜２０％Ｈ２ガスを用いた
ＲＩＥ法によりパイアボール７に露出したＳｉ０２膜３
をエッチング除去する。
除去してがち、ＣＦ，＋１０〜２０％Ｈ２ガスを用いた
ＲＩＥ法によりパイアボール７に露出したＳｉ０２膜３
をエッチング除去する。
最後に第１図（ｅ）に示すように、スパッタによりＴ
ｉ −Ａ ｕ ８を堆積し、下地の導電パスとして電解
メッキ法により厚さ３０μｍのＡｕ９を堆積させる。
ｉ −Ａ ｕ ８を堆積し、下地の導電パスとして電解
メッキ法により厚さ３０μｍのＡｕ９を堆積させる。
なおＳ ｉ ０２膜３の替りにＳｉＮ膜など他の絶縁膜
を用いることができる。
を用いることができる。
本発明においてソースパッド電極の下地に絶縁膜を介在
させることにより、バイアホール開口時５ に基板との電池作用がなくなり、逆テーパの発生を防止
することができた。
させることにより、バイアホール開口時５ に基板との電池作用がなくなり、逆テーパの発生を防止
することができた。
Ｓｉ（）２Ｍによる接地抵抗の増大もなく、半導体容器
へのマウント−ボンディング工程における表面（ソース
パッド〉電極の膨れを解消することができた。
へのマウント−ボンディング工程における表面（ソース
パッド〉電極の膨れを解消することができた。
第１図（ａ）〜（ｅ）は本発明のパイアボール電極構造
を工程順に示す断面図、第２図（ａ）〜（Ｃ）、第３図
（ａ）〜（ｄ）は従来技術によるバイアホール電極構造
を工程順に示す断面図である。 １・・・Ｇ ａ Ａ ｓ基板、２・・・表面、３・・・
Ｓｉ０２膜、４・・・裏面、５・・・ソースパッド電極
、６・・・フォトレジスト、７・・・バイアホール、８
・・・Ｔ ｉ −ＡＵ、９・・・Ａｕ、１０・・・逆テ
ーパ、１１・・・空洞、１２・・・裏面電極、１３・・
・膨れ。
を工程順に示す断面図、第２図（ａ）〜（Ｃ）、第３図
（ａ）〜（ｄ）は従来技術によるバイアホール電極構造
を工程順に示す断面図である。 １・・・Ｇ ａ Ａ ｓ基板、２・・・表面、３・・・
Ｓｉ０２膜、４・・・裏面、５・・・ソースパッド電極
、６・・・フォトレジスト、７・・・バイアホール、８
・・・Ｔ ｉ −ＡＵ、９・・・Ａｕ、１０・・・逆テ
ーパ、１１・・・空洞、１２・・・裏面電極、１３・・
・膨れ。
Claims (1)
- 半導体素子の表面電極から半導体基板を貫通し裏面電極
へ接地するバイアホール接地構造において、表面電極と
半導体基板との境界面のバイアホール周辺に絶縁膜を介
在させたことを特徴とするバイアホール電極構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30406289A JPH03163835A (ja) | 1989-11-21 | 1989-11-21 | バイアホール電極構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30406289A JPH03163835A (ja) | 1989-11-21 | 1989-11-21 | バイアホール電極構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03163835A true JPH03163835A (ja) | 1991-07-15 |
Family
ID=17928577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30406289A Pending JPH03163835A (ja) | 1989-11-21 | 1989-11-21 | バイアホール電極構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03163835A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7288486B2 (en) | 2005-12-01 | 2007-10-30 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device having via holes |
| CN100382247C (zh) * | 2004-07-16 | 2008-04-16 | 三洋电机株式会社 | 半导体装置的制造方法 |
| WO2022137347A1 (ja) * | 2020-12-22 | 2022-06-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
-
1989
- 1989-11-21 JP JP30406289A patent/JPH03163835A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382247C (zh) * | 2004-07-16 | 2008-04-16 | 三洋电机株式会社 | 半导体装置的制造方法 |
| US7288486B2 (en) | 2005-12-01 | 2007-10-30 | Mitsubishi Electric Corporation | Method for manufacturing semiconductor device having via holes |
| WO2022137347A1 (ja) * | 2020-12-22 | 2022-06-30 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4650543A (en) | Method of forming electrode pattern of semiconductor device | |
| EP0652590B1 (en) | Method of fabricating a semiconductor device with a bump electrode | |
| JP2003297854A (ja) | 半導体装置及びその製造方法 | |
| JP3053675B2 (ja) | 半導体装置およびその製造方法 | |
| JPH03163835A (ja) | バイアホール電極構造 | |
| JPH08107120A (ja) | 高周波半導体集積回路装置，及びその製造方法 | |
| JPH03198342A (ja) | 半導体装置の製造方法 | |
| JP2751242B2 (ja) | 半導体装置の製造方法 | |
| JP2001028371A (ja) | 半導体装置及びその製造方法 | |
| JP2000299338A (ja) | 突起電極を有するベアチップｉｃ及び突起電極の形成方法 | |
| JPH06342796A (ja) | 突起電極の形成方法 | |
| JPH04278543A (ja) | 半導体装置及びその製造方法 | |
| JPS6336548A (ja) | 半導体装置及びその製造方法 | |
| JPH118249A (ja) | 配線の製法 | |
| JPH10199886A (ja) | 半導体装置及びその製造方法 | |
| JPH10189606A (ja) | 半導体装置のバンプ及びその製造方法 | |
| JPS6240770A (ja) | 半導体装置の製造方法 | |
| JP3297688B2 (ja) | 半導体装置における突起電極形成方法 | |
| JPS6378552A (ja) | スル−ホ−ルの形成方法 | |
| JPS62281356A (ja) | 半導体装置の製造方法 | |
| JPH0237724A (ja) | 半導体装置の突起型電極の形成方法 | |
| JPH05183059A (ja) | 電極と配線との組み合わせ構造およびその形成方法 | |
| JPS59155149A (ja) | 集積回路装置の製造方法 | |
| JPH05251449A (ja) | 突起電極及びその形成方法 | |
| JPS63305533A (ja) | 半導体装置の製造方法 |