CN106328579B - 半导体器件的形成方法 - Google Patents
半导体器件的形成方法 Download PDFInfo
- Publication number
- CN106328579B CN106328579B CN201510354360.6A CN201510354360A CN106328579B CN 106328579 B CN106328579 B CN 106328579B CN 201510354360 A CN201510354360 A CN 201510354360A CN 106328579 B CN106328579 B CN 106328579B
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- semiconductor devices
- minute
- forming method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 90
- 238000000034 method Methods 0.000 title claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 131
- 239000002184 metal Substances 0.000 claims abstract description 131
- 238000005530 etching Methods 0.000 claims abstract description 72
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000005516 engineering process Methods 0.000 claims abstract description 22
- 238000004544 sputter deposition Methods 0.000 claims abstract description 19
- 238000000926 separation method Methods 0.000 claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 239000000463 material Substances 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 18
- 230000007704 transition Effects 0.000 claims description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 15
- 239000004411 aluminium Substances 0.000 claims description 13
- 229910052802 copper Inorganic materials 0.000 claims description 11
- 239000010949 copper Substances 0.000 claims description 11
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052786 argon Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 8
- 239000007789 gas Substances 0.000 claims description 8
- 229910001338 liquidmetal Inorganic materials 0.000 claims description 8
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 238000005137 deposition process Methods 0.000 claims description 7
- 229910052721 tungsten Inorganic materials 0.000 claims description 7
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 7
- 239000010937 tungsten Substances 0.000 claims description 7
- 229910001316 Ag alloy Inorganic materials 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 5
- 229910052797 bismuth Inorganic materials 0.000 claims description 5
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical group [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000004332 silver Substances 0.000 claims description 5
- 229910001128 Sn alloy Inorganic materials 0.000 claims description 4
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- YBMDPYAEZDJWNY-UHFFFAOYSA-N 1,2,3,3,4,4,5,5-octafluorocyclopentene Chemical compound FC1=C(F)C(F)(F)C(F)(F)C1(F)F YBMDPYAEZDJWNY-UHFFFAOYSA-N 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 3
- 238000005345 coagulation Methods 0.000 claims description 2
- 230000015271 coagulation Effects 0.000 claims description 2
- 238000010438 heat treatment Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- 239000010936 titanium Substances 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 239000004020 conductor Substances 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005611 electricity Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910016570 AlCu Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- VIKNJXKGJWUCNN-XGXHKTLJSA-N norethisterone Chemical compound O=C1CC[C@@H]2[C@H]3CC[C@](C)([C@](CC4)(O)C#C)[C@@H]4[C@@H]3CCC2=C1 VIKNJXKGJWUCNN-XGXHKTLJSA-N 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- BKOOMYPCSUNDGP-UHFFFAOYSA-N 2-methylbut-2-ene Chemical group CC=C(C)C BKOOMYPCSUNDGP-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- CUZMQPZYCDIHQL-VCTVXEGHSA-L calcium;(2s)-1-[(2s)-3-[(2r)-2-(cyclohexanecarbonylamino)propanoyl]sulfanyl-2-methylpropanoyl]pyrrolidine-2-carboxylate Chemical compound [Ca+2].N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1.N([C@H](C)C(=O)SC[C@@H](C)C(=O)N1[C@@H](CCC1)C([O-])=O)C(=O)C1CCCCC1 CUZMQPZYCDIHQL-VCTVXEGHSA-L 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002305 electric material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有金属互连层、覆盖所述金属互连层表面的隔离层、覆盖所述隔离层表面的半导体层、以及贯穿所述半导体层、隔离层并暴露出金属互连层的开口；形成覆盖所述半导体层表面、开口的侧壁和底部的绝缘层；采用溅射工艺形成位于所述绝缘层表面的金属掩膜层，所述金属掩膜层暴露出开口底部的绝缘层；以所述金属掩膜层为掩膜刻蚀所述绝缘层形成侧墙层，所述侧墙层暴露出开口底部的金属互连层；形成侧墙层后，在所述开口内形成导电插塞，所述导电插塞的底部与金属互连层电连接。所述金属掩膜层可有效保护半导体层不被破坏，形成的半导体器件，例如惯性传感器的性能优越。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体器件的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展，对半导体器件的制造工艺提出了更高的要求，形成的半导体器件也应用到各个领域，例如，制造的惯性传感器(inertial sensor CCT)用于解决导航、定向和运动载体控制等。现有技术半导体器件的形成方法包括：
请参考图1，提供内部形成有CMOS晶体管的硅衬底100，所述硅衬底100表面形成有金属互连层110、覆盖所述金属互连层110表面的隔离层120、覆盖所述隔离层120表面的半导体层130、以及贯穿所述半导体层130、隔离层120并暴露出金属互连层110的开口140；
请参考图2，形成覆盖所述半导体层130表面、所述开口140的侧壁和底部的绝缘层150；
请参考图3，刻蚀所述绝缘层150形成侧墙160，所述侧墙160覆盖开口140侧壁；
请参考图4，形成侧墙160后，在所述开口140(如图3所示)内形成导电插塞170，所述导电插塞170的底部与金属互连层110电连接。
然而，现有技术形成的半导体器件的性能有待进一步提高。
发明内容
本发明解决的问题是提供一种半导体器件的形成方法，形成的半导体器件，例如惯性传感器的性能优越。
为解决上述问题，本发明提供一种半导体器件的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有金属互连层、覆盖所述金属互连层表面的隔离层、覆盖所述隔离层表面的半导体层、以及贯穿所述半导体层、隔离层并暴露出金属互连层的开口；形成覆盖所述半导体层表面、开口的侧壁和底部的绝缘层；采用溅射工艺形成位于所述绝缘层表面的金属掩膜层，所述金属掩膜层暴露出开口底部的绝缘层；以所述金属掩膜层为掩膜刻蚀所述绝缘层形成侧墙层，所述侧墙层暴露出开口底部的金属互连层；形成侧墙层后，在所述开口内形成导电插塞，所述导电插塞的底部与金属互连层电连接。
可选的，所述金属掩膜层的材料为铝、铜、银或钨。
可选的，所述溅射工艺的工艺参数为：压力0毫托-10毫托；功率1000瓦-30000瓦；通入氩气的流量0标准立方厘米/分钟-100标准立方厘米/分钟。
可选的，所述金属掩膜层的厚度为2000埃-3000埃。
可选的，刻蚀所述绝缘层形成侧墙层的步骤包括：采用第一刻蚀工艺去除开口底部的绝缘层的厚度占绝缘层总厚度1/2-2/3；采用第二刻蚀工艺去除开口底部剩余厚度的绝缘层，暴露出开口底部的金属互连层，其中第二刻蚀工艺的刻蚀腔室压强小于第一刻蚀工艺的刻蚀腔室压强。
可选的，所述第一刻蚀工艺的工艺参数为：刻蚀腔室压强为60毫托-80毫托，源功率为900W-1000W，偏置功率为1100W-1200W，通入氧气的流量为5标准毫升/分钟-10标准毫升/分钟，三氟甲烷的流量为25标准毫升/分钟-40标准毫升/分钟，四氟化碳的流量为70标准毫升/分钟-90标准毫升/分钟。
可选的，所述第二刻蚀工艺的工艺参数为：刻蚀腔室压强为20毫托-40毫托，源功率为1400W-1500W，偏置功率为1600W-1800W，通入氧气的流量为15标准毫升/分钟-30标准毫升/分钟，氩气的流量为700标准毫升/分钟-900标准毫升/分钟，八氟环戊烯的流量为10标准毫升/分钟-20标准毫升/分钟。可选的，所述导电插塞的形成工艺为液态金属低压沉积工艺、原子层沉积工艺或电镀工艺。
可选的，所述液态金属低压沉积工艺的步骤为：加热装有用于形成导电插塞的待熔化金属的密闭容器，使上述金属熔化；对上述密闭容器抽真空，直至熔化的金属开始填充入开口时停止，保持1分钟-5分钟；之后通过向密闭容器中通入惰性气体，使密闭容器中的压强增加至大气压强，使熔化的金属流入到开口中，再慢慢凝固成型，形成导电插塞。
可选的，所述密闭容器的材料为无铅材料，所述密闭容器的熔点应至少比所述待熔化金属的熔点高50摄氏度。
可选的，所述导电插塞的材料为铋锡银合金、铋锡合金、铜、铝或钨。
可选的，所述金属互连层包括金属层和位于所述金属层表面的过渡层，所述过渡层的电阻介于金属层和导电插塞之间。
可选的，所述金属层的材料为Al、Cu、Ag中的一种或多种。
可选的，所述过渡层的材料为氮化钛。
可选的，所述过渡层的厚度为1200埃-1500埃。
与现有技术相比，本发明的技术方案具有以下优点：
在形成绝缘层后，采用溅射工艺形成金属掩膜层，所述金属掩膜层暴露出开口底部的绝缘层，在后续以该金属掩膜层为掩膜刻蚀开口底部的绝缘层形成侧墙层时，可以有效保护半导体层不被破坏，形成的半导体器件尤其是惯性传感器的性能优越，不易漏电，而且上述形成方法工艺步骤少，工艺简单。
进一步的，刻蚀所述绝缘层形成侧墙层的步骤包括：采用第一刻蚀工艺去除开口底部的绝缘层的厚度占绝缘层总厚度1/2-2/3；采用第二刻蚀工艺去除开口底部剩余厚度的绝缘层，暴露出开口底部的金属互连层，其中第二刻蚀工艺的刻蚀腔室压强小于第一刻蚀工艺的刻蚀腔室压强。分步刻蚀的方法，可在暴露底部的金属互连层的同时，有效保护金属互连层底部的半导体衬底不被破坏，进一步优化形成的半导体器件的性能。
进一步的，所述金属互连层包括金属层和位于所述金属层表面的过渡层，所述过渡层的电阻介于金属层和导电插塞之间，可有效降低金属层和导电插塞间的接触，提高半导体器件中信号的传递速度，提高器件的响应速度和灵敏度。
附图说明
图1-4是现有技术半导体器件的形成过程的剖面结构示意图；
图5是本发明一实施例中半导体器件的形成过程的剖面结构示意图；
图6-图10本发明又一实施例中半导体器件的形成过程的剖面结构示意图。
具体实施方式
正如背景技术所述，现有技术形成的半导体器件的性能有待进一步提高。
经过分析得知，随着工艺节点的进一步增加，用于填充形成导电插塞的开口140的深宽比(大于等于3:1)较大，要形成深宽比如此大的开口，对刻蚀工艺提出了更高的要求，尤其是在图3所示的刻蚀绝缘层150形成侧墙160的过程中，如果刻蚀工艺控制不当，极易对半导体层130或硅衬底100造成损伤，产生漏电流，影响半导体器件的性能。
请参考图5，在本发明的一个实施例中，提供硅衬底180，所述硅衬底180内形成有深宽比为3:1的硅孔190，采用溅射工艺向所述硅衬底180溅射铝形成铝层195，经研究发现，溅射的铝均匀覆盖所述硅衬底100表面，然而对于硅孔内的铝分布却呈现差异，具体的，分别对硅孔各个部位(图中虚线所示A、B、C处)的成分作了分析后得知，硅孔的侧壁上部A处铝的原子百分比含量最高，为5.032％，硅孔的侧壁下部B处次之，为1.822％，硅孔的底部C处的铝的原子百分比含量最少，为0.381％。也就是说，采用溅射工艺沉积金属时，金属在深宽比较大的孔或开口内的分布呈现规律性，即金属主要在孔或开口侧壁上方沉积，而几乎不在孔或开口的底部沉积。基于此，本发明的实施例中利用溅射工艺沉积金属的这一特点，将溅射工艺沉积的金属作为掩膜，刻蚀绝缘层形成侧墙，可以有效保护半导体层，避免刻蚀工艺对所述半导体层造成损伤。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图6，提供半导体衬底200，所述半导体衬底200表面形成有金属互连层210、覆盖所述金属互连层210表面的隔离层220、覆盖所述隔离层220表面的半导体层230、以及贯穿所述半导体层230、隔离层220并暴露出金属互连层210的开口240。
所述半导体衬底200用于为后续工艺提供基础。所述半导体衬底200可以为硅衬底、锗衬底、绝缘体上硅衬底等，其内部可以形成有各种晶体管，例如CMOS晶体管。在本发明的实施例中，所述半导体衬底200为硅衬底，其内部形成有CMOS晶体管，后续用于形成惯性传感器。
所述金属互连层210用于后续传递电信号，所述金属互连层210与半导体衬底200内的晶体管电连接，且后续所述金属互连层210还与导电插塞接触，以实现与外部电信号的电连接。所述金属互连层210的材料为导电材料，为降低电损耗，所述金属互连层210选择电阻较小的导电材料，例如铝、铜或银。
进一步的，所述金属互连层210包括金属层2101和位于所述金属层2101表面的过渡层2102，所述过渡层2102的电阻介于金属层2101和后续形成的导电插塞之间，以降低金属层2101和导电插塞间的接触电阻。其中，所述金属层2101的材料为Al、Cu、Ag中的一种或多种，例如AlCu合金，所述过渡层2102的材料为氮化钛。为较好的降低前述接触电阻，并且在后续工艺中将过渡层2102作为刻蚀工艺的阻挡层，所述过渡层2102的厚度可选择为1200埃-1500埃。在本发明的实施例中，所述金属层2101的材料为AlCu合金，所述过渡层2102的材料为氮化钛，其厚度为1400埃。
所述隔离层220用于隔离金属互连层210和半导体层230。所述隔离层220的材料为氧化硅、氮化硅或氮氧化硅等，厚度为1.5微米-3微米。所述隔离层220的形成工艺为沉积工艺或氧化工艺。本发明的实施例中，所述隔离层220的材料为氧化硅，其厚度为2微米。
所述半导体层230用于形成构成惯性传感器的其他部件，例如质量块，震动块。所述半导体层230的材料为硅、锗或其他具有半导体性能的材料。所述半导体衬底230的厚度为30-40微米。本发明的实施例中，所述半导体衬底230为厚度为33微米的硅片。
所述开口240用于后续填充导电材料形成导电插塞。所述开口240的深宽比大于等于3:1，所述开口240的形成工艺为干法刻蚀工艺。所述开口240的形成步骤包括：形成覆盖所述半导体层230的硬掩膜层(未图示)，以及位于所述硬掩膜层表面的图形化的光刻胶层(未图示)，所述图形化的光刻胶层具有定义出开口的图形；以所述图形化的光刻胶层为掩膜刻蚀所述硬掩膜层和半导体层230，形成开口240，之后再去除光刻胶层和硬掩膜层。本发明的实施例中，采用上述方法刻蚀形成的开口240的深宽比为10:1。
需要说明的是，本发明的实施例中，由于有图形化的光刻胶层和硬掩膜层的保护，因此刻蚀形成开口240的过程中并不会对其余部分的半导体层230造成破坏。
请参考图7，形成覆盖所述半导体层230表面、开口240的侧壁和底部的绝缘层250。
所述绝缘层250用于隔离半导体层230和后续形成的导电插塞。所述绝缘层250的形成工艺为沉积工艺，例如化学气相沉积工艺。所述绝缘层250的厚度为7000埃-8000埃，以起到较好的隔离效果。所述绝缘层250的材料为氧化硅、氮化硅或氮氧化硅等。本发明的实施例中，所述绝缘层250的材料为氧化硅，其厚度为7800埃。
需要说明的是，上述沉积工艺形成的绝缘层250，虽然可以起到隔离半导体层230和后续形成的导电插塞的作用，但是由于开口240的底部也沉积有绝缘层250，该部分绝缘层250阻碍了后续形成的导电插塞和底部的金属互连层210实现电连接。因此，开口240的底部沉积的部分绝缘层250在后续工艺中需要被去除。然而，经沉积绝缘层250后的开口240的深宽比进一步增大，为刻蚀去除开口240底部的部分绝缘层250增加了难度。正如背景技术所述，极易造成半导体层230的损坏，或者开口240底部的金属互连层210被刻蚀后断开，半导体衬底200也遭到破坏。
请参考图8，采用溅射工艺形成位于所述绝缘层250表面的金属掩膜层260，所述金属掩膜层260暴露出开口240底部的绝缘层250。
正如前文所述，经研究后发现，采用溅射工艺沉积金属时，金属在深宽比较大的孔或开口内的分布呈现规律性，即金属主要在孔或开口侧壁上方沉积，而几乎不在孔或开口的底部沉积。基于此，发明人发现可以利用溅射工艺沉积金属的这一特点，将溅射工艺沉积的金属作为掩膜，解决本申请的刻蚀绝缘层形成侧墙的过程中所遇到的技术问题，且工艺简单，工艺步骤少。
为形成质量较好的金属掩膜层260，所述溅射工艺的工艺参数为：压力0毫托-10毫托；功率1000瓦-30000瓦；通入氩气的流量0标准立方厘米/分钟-100标准立方厘米/分钟，所述金属掩膜层的材料为铝、铜、银或钨。考虑到后续金属掩膜层260作为刻蚀形成侧墙层时的掩膜，为较好的起到掩膜的作用，所述金属掩膜层260的厚度为2000埃-3000埃。本发明的实施例中，溅射工艺的工艺参数为压力10毫升，功率10000瓦，通入氩气的流量为60标准立方厘米/分钟，金属掩膜层260的材料为铝，其厚度为2500埃。
需要说明的是，采用溅射工艺形成所述金属掩膜层260，与其他传统形成掩膜层的工艺相比，省略了在掩膜薄膜表面形成图形化的光刻胶，刻蚀掩膜薄膜形成掩膜层，然后去除图形化的光刻胶的步骤，工艺步骤少，工艺简单。
请参考图9，以所述金属掩膜层260为掩膜刻蚀所述绝缘层250(如图8所示)形成侧墙层270，所述侧墙层270暴露出开口240底部的金属互连层210。
刻蚀所述绝缘层250形成侧墙层270的工艺为干法刻蚀工艺。为避免刻蚀绝缘层250时过刻蚀导致底部金属互连层210被断开，造成半导体衬底200损伤，刻蚀所述绝缘层形成侧墙层的步骤可包括：采用第一刻蚀工艺去除开口底部的绝缘层的厚度占绝缘层总厚度1/2-2/3；采用第二刻蚀工艺去除开口底部剩余厚度的绝缘层，暴露出开口底部的金属互连层，其中第二刻蚀工艺的刻蚀腔室压强小于第一刻蚀工艺的刻蚀腔室压强。本发明的实施例中，采用上述方式形成侧墙层，其中，所述第一刻蚀工艺的工艺参数为：刻蚀腔室压强为60毫托-80毫托，源功率为900W-1000W，偏置功率为1100W-1200W，通入氧气的流量为5标准毫升/分钟-10标准毫升/分钟，三氟甲烷的流量为25标准毫升/分钟-40标准毫升/分钟，四氟化碳的流量为70标准毫升/分钟-90标准毫升/分钟；所述第二刻蚀工艺的工艺参数为：刻蚀腔室压强为20毫托-40毫托，源功率为1400W-1500W，偏置功率为1600W-1800W，通入氧气的流量为15标准毫升/分钟-30标准毫升/分钟，氩气的流量为700标准毫升/分钟-900标准毫升/分钟，八氟环戊烯的流量为10标准毫升/分钟-20标准毫升/分钟。
在本发明的一个实例中，所述第一刻蚀工艺的工艺参数为刻蚀腔室压强为75毫托，源功率为1000W，偏置功率为1100W，通入氧气的流量为10标准毫升/分钟，三氟甲烷的流量为35标准毫升/分钟，四氟化碳的流量为80标准毫升/分钟，刻蚀的绝缘层250的厚度为5000埃；所述第二刻蚀工艺的工艺参数为刻蚀腔室压强为30毫托，源功率为1500W，偏置功率为1700W，通入氧气的流量为20标准毫升/分钟，氩气的流量为800标准毫升/分钟，八氟环戊烯的流量为16标准毫升/分钟，刻蚀了剩余的绝缘层250，为2800埃。上述工艺参数下，正好刻蚀完开口240底部的绝缘层250，暴露出金属互连层210中的过渡层2102。
需要说明的是，在本发明的其他实施例中，刻蚀形成侧墙层270的过程中，还可能刻蚀掉部分厚度的过渡层2102或金属层2101，只要保证金属互连层210不会在刻蚀形成侧墙层270时完全断开即可。
所述侧墙层270覆盖半导体层230顶部表面，并覆盖开口240侧壁，同时暴露出开口240底部的金属互连层210。其中，所述侧墙层270覆盖开口240侧壁用于后续隔离半导体层230和导电插塞；所述侧墙层270暴露出开口240底部的金属互连层210，则是用于后续实现导电插塞和金属互连层210的连接，最终实现电信号传输至半导体衬底内的晶体管内。需要说明的是，对于覆盖半导体层230顶部表面的部分侧墙层270，并不会对后续工艺造成影响。
请参考图10，形成侧墙层270后，在所述开口240(如图9所示)内形成导电插塞280，所述导电插塞280的底部与金属互连层210电连接。
所述导电插塞280用于后续传递电信号。由于金属掩膜层260材料为金属材料，如前文提到的铝、铜、银或钨，所述金属掩膜层260同样可以起到传递电信号的作用，并不会对后续工艺造成影响。因此，可以在不去除金属掩膜层260的基础上，直接向开口240内填充导电材料形成导电插塞280。
考虑到开口240侧壁上方形成有金属掩膜层260，为使该部分金属掩膜层260不影响形成的导电插塞280的质量，可采用以下工艺填充开口240形成导电插塞280：液态金属低压沉积工艺、原子层沉积工艺或电镀工艺。其中，所述液态金属低压沉积工艺的步骤为：加热装有用于形成导电插塞的待熔化金属(例如铋锡合金(Bi-Sn)或铋锡银合金(Bi-Sn-Ag))的密闭容器，使上述金属熔化；对上述密闭容器逐渐抽真空，直至熔化的金属开始填充入开口240时停止，保持1分钟-5分钟；之后通过向密闭容器中通入惰性气体，例如氮气，使密闭容器中的压强逐渐增加至大气压强，使熔化的金属逐步流入到开口240中，再慢慢凝固成型，形成导电插塞。由于熔化的金属逐步流入到开口240时的速度极为缓慢，因此可以将开口240填充满，且不留空隙，形成的导电插塞280的质量较好。所述导电插塞280的材料为铋锡银合金、铋锡合金、铜、铝或钨。本发明的实施例中，所述导电插塞280的形成工艺为液态金属低压沉积工艺，其材料为铋锡银合金。
需要说明的是，进行上述液态金属低压沉积工艺时，用于放置待熔化金属的密闭容器应为无铅(lead free)材料，避免对合金造成污染。且，该密闭容器的熔点应至少比所述待熔化金属的熔点高50摄氏度，例如合金的熔点为220摄氏度，那么该容器的熔点则至少为270摄氏度。
需要说明的是，本发明的实施例中，形成导电插塞280的步骤还包括：平坦化工艺，将填充满开口的导电薄膜平坦化直至暴露出半导体层230表面。
上述步骤结束后，本发明实施例的半导体器件的制作完成。在形成绝缘层后，采用溅射工艺形成金属掩膜层，所述金属掩膜层暴露出开口底部的绝缘层，在后续以该金属掩膜层为掩膜刻蚀开口底部的绝缘层形成侧墙层时，可以有效保护半导体层不被破坏，形成的半导体器件尤其是惯性传感器的性能优越，不易漏电，而且上述形成方法工艺步骤少，工艺简单。
进一步的，刻蚀所述绝缘层形成侧墙层的步骤包括：采用第一刻蚀工艺去除开口底部的绝缘层的厚度占绝缘层总厚度1/2-2/3；采用第二刻蚀工艺去除开口底部剩余厚度的绝缘层，暴露出开口底部的金属互连层，其中第二刻蚀工艺的刻蚀腔室压强小于第一刻蚀工艺的刻蚀腔室压强。分步刻蚀的方法，可在暴露底部的金属互连层的同时，有效保护金属互连层底部的半导体衬底不被破坏，进一步优化形成的半导体器件的性能。
进一步的，所述金属互连层包括金属层和位于所述金属层表面的过渡层，所述过渡层的电阻介于金属层和导电插塞之间，可有效降低金属层和导电插塞间的接触，提高半导体器件中信号的传递速度，提高器件的响应速度和灵敏度。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (14)
1.一种半导体器件的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有金属互连层、覆盖所述金属互连层表面的隔离层、覆盖所述隔离层表面的半导体层、以及贯穿所述半导体层、隔离层并暴露出金属互连层的开口；
形成覆盖所述半导体层表面、开口的侧壁和底部的绝缘层；
采用溅射工艺形成位于所述绝缘层表面的金属掩膜层，所述金属掩膜层暴露出开口底部的绝缘层，所述金属掩模层还延伸至所述开口上方的部分侧壁；
以所述金属掩膜层为掩膜刻蚀所述绝缘层形成侧墙层，所述侧墙层暴露出开口底部的金属互连层；
形成侧墙层后，在上方部分侧壁具有所述金属掩模层的所述开口内形成导电插塞，所述导电插塞的形成工艺为液态金属低压沉积工艺，所述导电插塞的底部与金属互连层电连接。
2.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属掩膜层的材料为铝、铜、银或钨。
3.如权利要求1所述的半导体器件的形成方法，其特征在于，所述溅射工艺的工艺参数为：压力0毫托-10毫托；功率1000瓦-30000瓦；通入氩气的流量0标准立方厘米/分钟-100标准立方厘米/分钟。
4.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属掩膜层的厚度为2000埃-3000埃。
5.如权利要求1所述的半导体器件的形成方法，其特征在于，刻蚀所述绝缘层形成侧墙层的步骤包括：采用第一刻蚀工艺去除开口底部的绝缘层的厚度占绝缘层总厚度1/2-2/3；采用第二刻蚀工艺去除开口底部剩余厚度的绝缘层，暴露出开口底部的金属互连层，其中第二刻蚀工艺的刻蚀腔室压强小于第一刻蚀工艺的刻蚀腔室压强。
6.如权利要求5所述的半导体器件的形成方法，其特征在于，所述第一刻蚀工艺的工艺参数为：刻蚀腔室压强为60毫托-80毫托，源功率为900W-1000W，偏置功率为1100W-1200W，通入氧气的流量为5标准毫升/分钟-10标准毫升/分钟，三氟甲烷的流量为25标准毫升/分钟-40标准毫升/分钟，四氟化碳的流量为70标准毫升/分钟-90标准毫升/分钟。
7.如权利要求5所述的半导体器件的形成方法，其特征在于，所述第二刻蚀工艺的工艺参数为：刻蚀腔室压强为20毫托-40毫托，源功率为1400W-1500W，偏置功率为1600W-1800W，通入氧气的流量为15标准毫升/分钟-30标准毫升/分钟，氩气的流量为700标准毫升/分钟-900标准毫升/分钟，八氟环戊烯的流量为10标准毫升/分钟-20标准毫升/分钟。
8.如权利要求1所述的半导体器件的形成方法，其特征在于，所述液态金属低压沉积工艺的步骤为：加热装有用于形成导电插塞的待熔化金属的密闭容器，使上述金属熔化；对上述密闭容器抽真空，直至熔化的金属开始填充入开口时停止，保持1分钟-5分钟；之后通过向密闭容器中通入惰性气体，使密闭容器中的压强增加至大气压强，使熔化的金属流入到开口中，再慢慢凝固成型，形成导电插塞。
9.如权利要求8所述的半导体器件的形成方法，其特征在于，所述密闭容器的材料为无铅材料，所述密闭容器的熔点应至少比所述待熔化金属的熔点高50摄氏度。
10.如权利要求1所述的半导体器件的形成方法，其特征在于，所述导电插塞的材料为铋锡银合金、铋锡合金、铜、铝或钨。
11.如权利要求1所述的半导体器件的形成方法，其特征在于，所述金属互连层包括金属层和位于所述金属层表面的过渡层，所述过渡层的电阻介于金属层和导电插塞之间。
12.如权利要求11所述的半导体器件的形成方法，其特征在于，所述金属层的材料为Al、Cu、Ag中的一种或多种。
13.如权利要求11所述的半导体器件的形成方法，其特征在于，所述过渡层的材料为氮化钛。
14.如权利要求11所述的半导体器件的形成方法，其特征在于，所述过渡层的厚度为1200埃-1500埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510354360.6A CN106328579B (zh) | 2015-06-24 | 2015-06-24 | 半导体器件的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510354360.6A CN106328579B (zh) | 2015-06-24 | 2015-06-24 | 半导体器件的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106328579A CN106328579A (zh) | 2017-01-11 |
| CN106328579B true CN106328579B (zh) | 2019-09-27 |
Family
ID=57728583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510354360.6A Active CN106328579B (zh) | 2015-06-24 | 2015-06-24 | 半导体器件的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106328579B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111863610A (zh) * | 2020-05-12 | 2020-10-30 | 中国电子科技集团公司第十一研究所 | 一种制备电极孔的方法及计算机可读存储介质 |
| CN114068710A (zh) * | 2020-08-03 | 2022-02-18 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及半导体结构的形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382247C (zh) * | 2004-07-16 | 2008-04-16 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101740490B (zh) * | 2008-11-26 | 2013-06-05 | 佳能株式会社 | 半导体装置制造方法和半导体装置 |
| JP5655825B2 (ja) * | 2012-07-30 | 2015-01-21 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
-
2015
- 2015-06-24 CN CN201510354360.6A patent/CN106328579B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100382247C (zh) * | 2004-07-16 | 2008-04-16 | 三洋电机株式会社 | 半导体装置的制造方法 |
| CN101740490B (zh) * | 2008-11-26 | 2013-06-05 | 佳能株式会社 | 半导体装置制造方法和半导体装置 |
| JP5655825B2 (ja) * | 2012-07-30 | 2015-01-21 | セイコーエプソン株式会社 | 半導体装置、半導体装置の製造方法、回路基板および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106328579A (zh) | 2017-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9287166B2 (en) | Barrier for through-silicon via | |
| US7615395B2 (en) | Method for containing a device and a corresponding device | |
| KR100303873B1 (ko) | 집적회로구조물의하부패턴화된금속층과전기적으로연결되는비아에저저항성알루미늄플러그를형성하는방법 | |
| CN103964366B (zh) | 封闭的mems器件的内部电接触 | |
| US8101517B2 (en) | Semiconductor device and method for making same | |
| US8293635B2 (en) | Method and system for forming conductive bumping with copper interconnection | |
| US7863180B2 (en) | Through substrate via including variable sidewall profile | |
| TW200951062A (en) | System and method of encapsulation | |
| JPH07211776A (ja) | 半導体基板に導体路を形成する方法 | |
| JP2011091242A (ja) | 半導体装置の製造方法 | |
| FR2830683A1 (fr) | Realisation d'inductance et de via dans un circuit monolithique | |
| CN106328579B (zh) | 半导体器件的形成方法 | |
| KR102274848B1 (ko) | 배리어층 제거 방법 및 반도체 구조체 형성 방법 | |
| CN108321083A (zh) | 半导体结构及其形成方法 | |
| CN110211923A (zh) | 金属互连结构及其制作方法 | |
| CN101955152A (zh) | 具有倒y形通孔的圆片级气密性封装方法 | |
| KR100364260B1 (ko) | 반도체 집적 회로의 제조 방법 | |
| TWI833606B (zh) | 半導體裝置結構及其製備方法 | |
| TWI825936B (zh) | 具有阻障部的半導體元件結構 | |
| TWI825823B (zh) | 具有氟捕捉層之半導體元件結構的製備方法 | |
| US20220013446A1 (en) | High Temperature Barrier Film For Molten Wafer Infusion | |
| US11659660B2 (en) | Oxide liner stress buffer | |
| KR20030089567A (ko) | 반도체 소자의 구리배선 형성방법 | |
| TW201814870A (zh) | 半導體裝置及其製造方法 | |
| KR100574922B1 (ko) | 반도체장치의 다층배선구조 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |