TWI825936B - 具有阻障部的半導體元件結構 - Google Patents

Abstract

一種半導體元件結構，包含：設置於一半導體基板上方的一第一介電層、及設置於該第一介電層內的一第一導電層。該半導體元件結構也包含設置於該第一導電層上方的一蓋層、及將該第一導電層及該蓋層與該第一介電層分隔的一第一阻障層。該半導體元件結構還包含設置於該蓋層上方的一阻障部、及設置於該第一介電層上方且覆蓋該阻障部的一第二介電層，其中該阻障部包含CuMgO。此外，該半導體元件結構包含設置於該蓋層上方且被該第二介電層環繞的一導電插塞，其中該導電插塞的一底部被該阻障部環繞。

Description

具有阻障部的半導體元件結構

本申請案主張美國第17/831,591及17/831,594號專利申請案之優先權（即優先權日為「2022年6月3日」），其內容以全文引用之方式併入本文中。

本揭露係有關於一種半導體元件結構，特別是關於一種具有阻障部的半導體元件結構。

對於許多現代化的應用來說，半導體元件是不可或缺的。隨著電子技術的進步，半導體元件的尺寸變得越來越小，同時提供了更多的功能且包含更多的積體電路。由於半導體元件的小型化，提供不同功能的各種類型和尺寸的半導體元件被集成並封裝於單一模組中。再者，實施了許多製造操作以集成各種類型的半導體元件。

然而，半導體元件的製造和集成涉及許多複雜的步驟和操作，半導體元件內的集成變得越來越複雜。半導體元件的製造和集成的複雜性增加可能會造成缺陷，因此，需要不斷地改進半導體元件的製造過程以解決這些問題。

上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之「先前技術」的任一部分，不構成本揭露之先前技術。

本揭露的一實施例提供一種半導體元件結構，該半導體元件結構包含：設置於一半導體基板上方的一第一介電層、及設置於該第一介電層內的一第一導電層。該半導體元件結構也包含設置於該第一導電層上方的一蓋層、及將該第一導電層及該蓋層與該第一介電層分隔的一第一阻障層。該半導體元件結構還包含設置於該蓋層上方的一阻障部、及設置於該第一介電層上方且覆蓋該阻障部的一第二介電層，其中該阻障部包含CuMgO。此外，該半導體元件結構包含設置於該蓋層上方且被該第二介電層環繞的一導電插塞，其中該導電插塞的一底部被該阻障部環繞。

在一實施例中，該第一導電層的一底表面及複數側壁被該第一阻障層覆蓋，且該第一阻障層包括Ta、TaN或其組合。在一實施例中，該蓋層設置於該第一介電層內。在一實施例中，該蓋層包含CuMg，且該蓋層直接接觸該阻障部。在一實施例中，該蓋層與該第一介電層及該第二介電層分隔。在一實施例中，該阻障部的一頂表面高於該第一介電層的一頂表面。

在一實施例中，該半導體元件結構更包括將該導電插塞與該第二介電層分隔的一第二阻障層、及設置於該第二介電層上方且覆蓋該第二阻障層及該導電插塞的一第三阻障層。在一實施例中，該第二阻障層及該第三阻障層包含Ti、TiN或其組合。在一實施例中，該第二阻障層直接接觸該阻障部及該蓋層。在一實施例中，該半導體元件結構更包括設置於該第三阻障層上方的一第二導電層，其中該第二導電層電性連接至該第一導電層。

本揭露的另一實施例提供一種半導體元件結構。該半導體元件結構包含設置於一半導體基板上方的一第一介電層、及設置於該第一介電層內的一第一導電層。該半導體元件結構也包含覆蓋該第一導電層的複數側壁及一底表面的一第一阻障層、及設置於該第一導電層上方且被該第一阻障層環繞的一蓋層。該半導體元件結構還包含設置於該蓋層上方的一阻障部、及設置於該第一介電層上方且覆蓋該阻障部的一第二介電層。此外，該半導體元件結構包含設置於該第二介電層上方的一第二導電層、及設置於該第二介電層內將該第二導電層電性連接至該第一導電層的一導電插塞。

在一實施例中，該蓋層的一厚度大於該阻障部的一厚度。在一實施例中，該第一阻障層及該阻障部包含不同的材料。在一實施例中，該阻障部的一頂表面高於該第一阻障層的一頂表面。在一實施例中，該蓋層包含CuMg，且該阻障部包含CuMgO。在一實施例中，該半導體元件結構更包含覆蓋該導電插塞的複數側壁及一底表面的一第二阻障層，其中該第二阻障層直接接觸該阻障部及該蓋層。

在一實施例中，該半導體元件結構更包含將該第二導電層與該第二介電層分隔的一第三阻障層，其中該導電插塞及該第二阻障層被該第三阻障層覆蓋並直接接觸該第三阻障層。在一實施例中，該阻障部的一頂表面高於該第二阻障層的一底表面。在一實施例中，該阻障部的該頂表面高於該導電插塞的一底表面。在一實施例中，該蓋層的一頂表面高於該第二阻障層的該底表面。

本揭露的又另一實施例提供一種半導體元件結構的製備方法。該製備方法包含：在一半導體基板上方形成一第一介電層、及在該第一介電層內形成一第一開口。該製備方法也包含在該第一開口內形成一第一導電層及一第一阻障層，其中該第一阻障層將該第一導電層與該第一介電層分隔。該製備方法還包含局部去除該第一導電層以形成一凹口、及以一覆蓋材料填充該凹口，其中該覆蓋材料的一部分突出於該第一介電層。此外，該製備方法包含在該第一介電層上方形成一第二介電層，其中在形成該第二介電層的期間，該覆蓋材料的該部分轉化為一阻障部。

在一實施例中，該覆蓋材料突出於該第一介電層的部分被氧化形成該阻障部。在一實施例中，該覆蓋材料包含CuMg，且該阻障部包含CuMgO。在一實施例中，在形成該第二介電層之前，該覆蓋材料的一底表面與該第一介電層的一頂表面之間的一第一距離大於該覆蓋材料的一頂表面與該第一介電層的該頂表面之間的一第二距離。在一實施例中，在形成該第二介電層之後，該覆蓋材料的一剩餘部分的一厚度大於該阻障部的一厚度。在一實施例中，該覆蓋材料的該剩餘部分被該第一阻障層環繞並直接接觸該第一阻障層。

在一實施例中，該製備方法更包含在該第二介電層內形成一第二開口以露出該阻障部、形成內襯該第二開口的一第二阻障層、及以一導電插塞填充該第二開口的一剩餘部分。在一實施例中，在形成該第二阻障層的期間，該阻障部被局部去除。在一實施例中，在形成該第二阻障層的期間，該蓋層被局部去除。在一實施例中，藉由一濺鍍製程形成該第二阻障層。在一實施例中，該製備方法更包括在該第二介電層上方形成一第三阻障層、及在該第三阻障層上方形成一第二導電層，其中該第二導電層電性連接至該第一導電層。

本揭露提供了一種半導體元件結構及其製備方法的實施例。在一些實施例中，半導體元件結構包含設置於第一介電層內的第一導電層、設置於第一導電層上方的蓋層、及將第一導電層及蓋層與第一介電層分隔的第一阻障層。在一些實施例中，半導體元件結構也包含設置於蓋層上方的阻障部。阻障部可作為擴散阻障以消除蓋層與阻障部上方的第二介電層之間的擴散及反應。阻障部的材料可選擇具有低接觸電阻率的材料，例如低於鉭（Ta）的接觸電阻率，因此，能夠提升半導體元件結構的性能。

上文已相當廣泛地概述本揭露之特徵及技術優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的之其他特徵和優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例作為修改或設計其他結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。

以下揭露的內容提供許多不同的實施例或範例，用於實施所提供標的的不同特徵。構件和排列的具體範例描述如下以簡化本揭露，而這些當然僅為範例，並非意圖加以限制。在以下描述中，在第二特徵上方或上形成第一特徵可包含第一特徵和第二特徵被形成為直接接觸的這種實施例，也可包含在第一特徵和第二特徵之間形成額外的特徵使得第一特徵和第二特徵可不直接接觸的這種實施例。另外，在本揭露的各種範例中可能會使用重複的參考符號及/或用字，重複的目的在於簡化與清楚說明，並非用以限定所討論的各種實施例及/或配置之間的關係。

再者，空間相對用語例如「在…之下」、「在…下方」、「下」、「在…上方」、「上」等，是用以方便描述一構件或特徵與其他構件或特徵在圖式中的相對關係。這些空間相對用語旨在涵蓋除了圖式中所示之方位以外，元件在使用或操作時的不同方位。裝置可被另外定位（例如旋轉90度或其他方位），而本文所使用的空間相對敘述亦可相對應地進行解釋。

圖1是剖面示意圖，例示一些實施例的半導體元件結構100。如圖1所示，根據一些實施例，半導體元件結構100包含設置於一半導體基板101上方的一第一介電層103。在一些實施例中，半導體元件結構100也包含設置於第一介電層103內的一第一導電層119'、一蓋層131'、及一第一阻障層117。

在一些實施例中，蓋層131'設置於第一導電層119'上方，且第一阻障層117將蓋層131'及第一導電層119'與第一介電層103分隔。在一些實施例中，第一導電層119'的多個側壁SW1及底表面BS1被第一阻障層117覆蓋。再者，根據一些實施例，半導體元件結構100包含設置於蓋層131'上方的一阻障部143'。

在一些實施例中，阻障部143'被設置於第一介電層103上方的一第二介電層141覆蓋。在一些實施例中，阻障部143'直接接觸蓋層131'。在一些實施例中，第一阻障層117將蓋層131'與第一介電層103分隔。在一些實施例中，阻障部143'將蓋層131'與第二介電層141分隔。

另外，蓋層131'具有一厚度T1，阻障部143'具有一厚度T2。在一些實施例中，蓋層131'的厚度T1大於阻障部143'的厚度T2。 在一些實施例中，半導體元件結構100包含設置於第二介電層141內的一第二阻障層157及一導電插塞159。在一些實施例中，第二阻障層157將導電插塞159與第二介電層141隔開。

在一些實施例中，導電插塞159的側壁SW2及底表面BS2被第二阻障層157覆蓋。再者，根據一些實施例，第二阻障層157直接接觸阻障部143'及蓋層131'。 在一些實施例中，導電插塞159的一底部部分159B被阻障部143'環繞。

在一些實施例中，半導體元件結構100包含設置於第二介電層141上方的一第三阻障層167、及設置於第三阻障層167上方的一第二導電層169。在一些實施例中，第三阻障層167覆蓋且直接接觸第二阻障層157及導電插塞159。在一些實施例中，第二導電層169電性連接至第一導電層119'。

在一些實施例中，蓋層131'包含CuMg，且阻障部143'包含CuMgO。在一些實施例中，藉由沉積一覆蓋材料形成蓋層131'，且在形成第二介電層141的期間將覆蓋材料從第一介電層103突出的一部分轉化形成阻障部143'。例如，覆蓋材料從第一介電層103突出的部分被氧化而形成阻障部143'，且覆蓋材料的剩餘部分成為蓋層131'。

如以上所述，可以在相同的製程步驟中同時形成阻障部143'及第二介電層141，因此，能夠減少製程時間及成本。另外，由於阻障部143'的材料選擇具有低接觸電阻率（Rc）的材料，例如低於鉭（Ta）的接觸電阻率，因此經由蓋層131'的導電路徑表現出提升的電連接性，因此，能夠提升半導體元件結構100的性能。

圖2是流程圖，例示一些實施例的半導體元件結構100的製備方法10，且方法10包含步驟S11、步驟S13、步驟S15、步驟S17、步驟S19、步驟S21、步驟S23、步驟S25及步驟S27。圖2的步驟S11至步驟S27結合後續的圖式詳細說明。

圖3至圖22是剖面示意圖，例示一些實施例形成半導體元件結構100的中間階段。如圖3所示，提供一半導體基板101。半導體基板101可為半導體晶圓，例如矽晶圓。

或者半導體基板101可替代性地或附加地包含元素半導體材料、化合物半導體材料及/或合金半導體材料。元素半導體材料的範例可包含但不限於結晶矽、多晶矽、非晶矽、鍺及/或金剛石。化合物半導體材料的範例可包含但不限於碳化矽、砷化鎵、磷化鎵、磷化銦、砷化銦及/或銻化銦。合金半導體材料的範例可包含但不限於SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP及/或GaInAsP。

在一些實施例中，半導體基板101包含一磊晶層。例如，半導體基板101具有覆蓋於塊狀半導體上的磊晶層。在一些實施例中，半導體基板101為絕緣體上半導體基板，其可包含一基板、基板上方的一埋入氧化層及埋入氧化層上方的一半導體層，例如絕緣體上矽（SOI）基板、絕緣體上矽鍺（SGOI）基板或絕緣體上鍺（GOI）基板。可以使用氧離子佈植分離法（SIMOX）、晶圓接合及/或其他適用的方法來製造絕緣體上半導體基板。

根據一些實施例，如圖3所示，在半導體基板101上方形成一第一介電層103。對應的步驟例示於圖2所示之方法10中的步驟S11。在一些實施例中，第一介電層103由氧化矽、氮化矽、氮氧化矽、低k介電材料或其他適合的材料所構成。可藉由沉積製程例如化學氣相沉積（CVD）製程、物理氣相沉積（PVD）製程、原子層沉積形成（ALD）製程、旋塗製程或另一種適合的方法形成第一介電層103。

然後，繼續參照圖3，在第一介電層103上方形成具有一開口108的一圖案化遮罩105。在一些實施例中，第一介電層103從開口108局部地露出。在一些實施例中，第一介電層103及圖案化遮罩105包含不同的材料，因此在後續的蝕刻製程中蝕刻選擇性有所不同。

之後，根據一些實施例，以圖案化遮罩105為遮罩在第一介電層103上進行蝕刻製程，使得一開口110（也稱為第一開口）形成於第一介電層10內，如圖4所示。對應的步驟例示於圖2所示之方法10中的步驟S13。在一些實施例中，開口110不穿透第一介電層103。蝕刻製程可為濕式蝕刻製程、乾式蝕刻製程或其組合。

根據一些實施例，在第一介電層103內形成開口110之後，可去除圖案化遮罩105，如圖5所示。在一些實施例中，藉由剝離製程、灰化製程、蝕刻製程或其他適合的製程去除圖案化遮罩105。

接著，根據一些實施例，形成內襯開口110且位於第一介電層103上方的一阻障材料113，如圖6所示。在一些實施例中，阻障材料113形成為覆蓋開口110的多個側壁及底表面。在一些實施例中，阻障材料113包含鉭（Ta）、氮化鉭（TaN）或其組合。 然而，也可使用任何其他適合的材料，例如鈦（Ti）、氮化鈦（TiN）、鈷鎢（CoW）。再者，可藉由沉積製程例如CVD製程、PVD製程、ALD製程、金屬有機化學氣相沉積（MOCVD）製程、濺鍍製程、電鍍製程或其他適合的製程形成阻障材料113。

然後，根據一些實施例，在阻障材料113上方形成一導電材料115，其填充開口110的一剩餘部分，如圖7所示。 在一些實施例中，導電材料115包含銅（Cu）。 然而，也可使用任何其他適合的材料，例如鋁（Al）、鎢（W）、鈦（Ti）、鉭（Ta）、金（Au）、銀（Ag）。用於形成導電材料115的一些製程與用於形成阻障材料113的製程相似或相同，此處不再贅述。

之後，根據一些實施例，在阻障材料113及導電材料115上進行平坦化製程直到露出第一​​介電層103，如圖8所示。在進行平坦化製程之後，阻障材料113及導電材料115的剩餘部分分別形成一第一阻障層117及一第一導電層119。在一些實施例中，開口110被第一阻障層117及第一導電層119填充，且第一導電層119被第一阻障層117環繞。平坦化製程可包含化學機械研磨（CMP）製程。對應的步驟例示於圖2所示之方法10中的步驟S15。

接著，根據一些實施例，局部去除第一導電層119，以在第一導電層119'的剩餘部分（也稱為凹陷的第一導電層119'）上形成一凹口122，如圖9所示。對應的步驟為圖2所示之方法10中的步驟S17。在一些實施例中，施加蝕刻製程以充分地局部去除（例如，回蝕）第一導電層119，使得具有深度D1的凹口122形成於凹陷的第一導電層119'上方。蝕刻製程可包含濕式蝕刻製程、乾式蝕刻製程或其組合。

然後，根據一些實施例，形成一覆蓋材料125填充凹口122並延伸至第一介電層103的頂表面TS1上方，如圖10所示。在一些實施例中，覆蓋材料125位於第一介電層103的頂表面TS1上方的部分具有深度D2，其小於深度D1（亦即，凹口122的深度）。在一些實施例中，覆蓋材料125包含但不限於CuMg。

用於形成覆蓋材料125的一些製程與用於形成阻障材料113的製程相似或相同，此處不再贅述。在形成覆蓋材料125之後，在覆蓋材料125上方形成一圖案化遮罩127。在一些實施例中，在第一導電層119'正上方形成圖案化遮罩127。

之後，根據一些實施例，使用圖案化遮罩127作為遮罩在覆蓋材料125上進行蝕刻製程，如圖11所示。蝕刻製程可包含濕式蝕刻製程、乾式蝕刻製程或其組合。在進行蝕刻製程之後，得到剩餘的覆蓋材料135。

在一些實施例中，剩餘的覆蓋材料135包含一第一部分131及設置於第一部分131上方的一第二部分133。在一些實施例中，剩餘的覆蓋材料135的第一部分131設置（亦即，嵌入）於第一介電層103內，且剩餘的覆蓋材料135的第二部分133突出至第一介電層103的頂表面TS1上方。剩餘的覆蓋材料135的第一部分131具有深度D1，其定義為剩餘的覆蓋材料135的底表面BS3與第一介電層103的頂表面TS1之間的距離，且剩餘的覆蓋材料135的第二部分133具有深度D2，其定義為剩餘的覆蓋材料135的頂表面TS2與第一介電層103的頂表面TS1之間的距離。在一些實施例中，深度D1大於深度D2。對應的步驟為圖2所示之方法10中的步驟S19。

根據一些實施例，在蝕刻覆蓋材料125之後，可去除圖案化遮罩127，如圖12所示。在一些實施例中，藉由剝離製程、灰化製程、蝕刻製程或其他適合的製程去除圖案化遮罩127。在一些實施例中，剩餘的覆蓋材料135的第二部分133突出至第一介電層103上方。

接著，根據一些實施例，在第一介電層103上方形成一第二介電層141並覆蓋剩餘的覆蓋材料135，如圖13所示。在一些實施例中，在形成第二介電層141的期間，剩餘的覆蓋材料135的第二部分133（亦即，剩餘的覆蓋材料135從第一介電層103突出的部分）被轉化為阻障部143。對應的步驟為圖2所示之方法10中的步驟S21。

在一些實施例中，第二介電層141由氧化矽所構成，且（剩餘的）覆蓋材料135從第一介電層103突出的第二部分133被氧化而形成阻障部143，而（剩餘的）覆蓋材料135（以下稱為蓋層）的第一部分131保持未氧化。然而，在一些其他實施例中，第二介電層141由氮化矽、氮氧化矽、低k介電材料或其他適合的材料所構成。可藉由沉積製程例如CVD製程、PVD製程、ALD製程、旋塗製程或其他合適的方法形成第二介電層141。在一些實施例中，蓋層131的厚度T1大於阻障部143的厚度T2。

然後，根據一些實施例，在第二介電層141上方形成具有一開口148的一圖案化遮罩145，如圖14所示。在一些實施例中，第二介電層141從開口148局部地露出，且開口148位於阻障部143的正上方。在一些實施例中，第二介電層141及圖案化遮罩145包含不同的材料，因此在後續的蝕刻製程中蝕刻選擇性有所不同。

之後，根據一些實施例，使用圖案化遮罩145作為遮罩在第二介電層141上進行蝕刻製程，以在第二介電層141內形成一開口150（也稱為第二開口），如圖15所示。在一些實施例中，阻障部143至少局部地從開口150露出。對應的步驟例示於圖2所示之方法10中的步驟S23。蝕刻製程可為濕式蝕刻製程、乾式蝕刻製程或其組合。

根據一些實施例，在第二介電層141內形成開口150之後，可去除圖案化遮罩145，如圖16所示。在一些實施例中，藉由剝離製程、灰化製程、蝕刻製程或其他適合的製程去除圖案化遮罩145。

根據一些實施例，形成內襯開口150且位於第二介電層141上方的一阻障材料153，如圖17所示。在一些實施例中，在形成阻障材料153的期間，阻障部143被局部去除，進而得到蝕刻的阻障部143'。在一些實施例中，在形成阻障材料153的期間，蓋層131被局部去除，進而得到蝕刻的蓋層131'。

在一些實施例中，阻障材料153形成為覆蓋開口150的多個側壁及底表面，且阻障材料153直接接觸蝕刻的阻障部143'及蝕刻的蓋層131'。然而，在一些實施例中，在形成阻障材料153的期間，阻障部143被局部去除，而蓋層131大致上保持完整。在本揭露的內文中，「大致上」意指較佳為至少90％，更佳為95％，甚至更佳為98％，且最佳為99％。

在一些實施例中，阻障材料153包含鈦（Ti）、氮化鈦（TiN）或其組合。 然而，也可使用任何其他適合的材料，例如鉭（Ta）、氮化鉭（TaN）、鈷鎢（CoW）。在一些實施例中，藉由濺鍍製程形成阻障材料153，且在濺鍍製程期間阻障部143及蓋層131各自被局部去除，進而得到蝕刻的阻障部143'及蝕刻的蓋層131'，如圖17所示。

然後，根據一些實施例，在阻障材料153上方形成一導電材料155，其填充開口150的一剩餘部分，如圖18所示。 在一些實施例中，導電材料155包含鎢（W）。 然而，可使用任何其他適合的材料，例如銅（Cu）、鋁（Al）、鈦（Ti）、鉭（Ta）、金（Au）、銀（Ag）。 再者，可藉由沉積製程例如CVD製程、PVD製程、ALD製程、MOCVD製程、濺鍍製程、電鍍製程或其他適合的製程形成導電材料155。

之後，根據一些實施例，在阻障材料153及導電材料155上進行平坦化製程，直到露出第二介電層141，如圖19所示。在進行平坦化製程之後，阻障材料153及導電材料155的剩餘部分分別形成一第二阻障層157及一導電插塞159。在一些實施例中，開口150被第二阻障層157及導電插塞159填充，且導電插塞159被第二阻障層157環繞。平坦化製程可包含CMP製程。對應的步驟例示於圖2所示之方法10中的步驟S25。

在一些實施例中，阻障部143'的頂表面TS5高於第一介電層103的頂表面TS1。在一些實施例中，第一阻障層117的頂表面TS3與第一介電層103的頂表面TS1大致上齊平。在一些實施例中，阻障部143'的頂表面TS5高於第一阻障層117的頂表面TS3。

再者，在一些實施例中，阻障部143'的頂表面TS5高於第二阻障層157的底表面BS3。在一些實施例中，阻障部143'的頂面TS5高於導電插塞159的底表面BS2。在一些實施例中，蓋層131'的頂表面TS4高於第二阻障層157的底表面BS3。然而，在形成第二阻障層157的步驟期間蓋層131大致上保持完整的一些實施例中，蓋層131的頂表面低於第二阻障層157的底表面BS3或大致上與其齊平。

根據一些實施例，在形成第二阻障層157及導電插塞159之後，在第二介電層141上方形成一阻障材料161覆蓋第二阻障層157及導電插塞159，如圖20所示。在一些實施例中，阻障材料161形成為直接接觸第二阻障層157及導電插塞159。

在一些實施例中，阻障材料161包含鈦（Ti）、氮化鈦（TiN）或其組合。 然而，可使用任何其他適合的材料，例如鉭（Ta）、氮化鉭（TaN）、鈷鎢（CoW）。 再者，可藉由沉積製程例如CVD製程、PVD製程、ALD製程、MOCVD製程、濺鍍製程、電鍍製程或其他適合的製程形成阻障材料161。

接著，根據一些實施例，在阻障材料161上方形成一導電材料163，如圖21所示。在一些實施例中，導電材料163包含鋁（Al）、銅（Cu）或其組合。然而，可使用任何其他適合的材料，例如鎢（W）、鈦（Ti）、鉭（Ta）、金（Au）、銀（Ag）。用於形成導電材料163的一些製程與用於形成阻障材料161的製程相似或相同，此處不再贅述。在一些實施例中，一圖案化遮罩165形成於導電材料163上方，如圖21所示。

然後，根據一些實施例，使用圖案化遮罩165作為遮罩，在導電材料163及阻障材料161上進行蝕刻製程，如圖22所示。蝕刻製程可包含乾式蝕刻製程、濕式蝕刻製程或其組合。在進行蝕刻製程之後，得到一第三阻障層167（亦即，阻障材料161的剩餘部分）及位於第三阻障層167上方的一第二導電層169（亦即，導電材料163的剩餘部分）。對應的步驟例示於圖2所示之方法10中的步驟S27。

根據一些實施例，在得到第三阻障層167及第二導電層169之後，可去除圖案化遮罩165，以得到半導體元件結構100，如圖1所示。在一些實施例中，藉由剝離製程、灰化製程、蝕刻製程或其他適合的製程去除圖案化遮罩165。在一些實施例中，第二介電層141內的導電插塞159將第二導電層169電性連接至第一導電層119'。

在一些實施例中，阻障部143'的材料選擇具有低接觸電阻率的材料。例如，阻障部143'包含CuMgO，且CuMgO的接觸電阻率低於鉭（Ta）的接觸電阻率，因此，經由蓋層131'的導電路徑表現出提升的電連接性，進而以較佳的性能有效地傳輸訊號。如此一來，能夠提升半導體元件結構100的性能。

本揭露提供了半導體元件結構（例如半導體元件結構100）及其製備方法的實施例。 在一些實施例中，半導體元件結構包含設置於一第一介電層（例如，第一介電層103）內的一第一導電層（例如，第一導電層119'）、設置於第一導電層上方的一蓋層（例如，蓋層131'）、及將第一導電層及蓋層與第一介電層分隔的一第一阻障層（例如，第一阻障層117）。在一些實施例中，半導體元件結構也包含設置於蓋層上方的阻障部（例如，阻障部143'）。阻障部可作為擴散阻障以消除蓋層與阻障部上方的第二介電層（例如，第二介電層141）之間的擴散及反應。由於阻障部143'的材料可選擇具有低接觸電阻率的材料，例如低於鉭（Ta）的接觸電阻率，因此經由蓋層的導電路徑表現出提升的電連接性，如此一來，能夠提升半導體元件結構的性能。

在本揭露的一實施例中，提供一種半導體元件結構，該半導體元件結構包含設置於一半導體基板上方的一第一介電層、及設置於該第一介電層內的一第一導電層，該半導體元件結構也包含設置於該第一導電層上方的一蓋層、及將該第一導電層及該蓋層與該第一介電層分隔的一第一阻障層，該半導體元件結構還包含設置於該蓋層上方的一阻障部、及設置於該第一介電層上方且覆蓋該阻障部的一第二介電層，其中該阻障部包含CuMgO，此外，該半導體元件結構包含設置於該蓋層上方且被該第二介電層環繞的一導電插塞，其中該導電插塞的一底部被該阻障部環繞。

在本揭露的另一實施例中，提供一種半導體元件結構，該半導體元件結構包含設置於一半導體基板上方的一第一介電層、及設置於該第一介電層內的一第一導電層。該半導體元件結構也包含覆蓋該第一導電層的複數側壁及一底表面的一第一阻障層、及設置於該第一導電層上方且被該第一阻障層環繞的一蓋層。該半導體元件結構還包含設置於該蓋層上方的一阻障部、及設置於該第一介電層上方且覆蓋該阻障部的一第二介電層。此外，該半導體元件結構包含設置於該第二介電層上方的一第二導電層、及設置於該第二介電層內將該第二導電層電性連接至該第一導電層的一導電插塞。

在本揭露的又另一實施例中，提供一種半導體元件結構的製備方法，該製備方法包含在一半導體基板上方形成一第一介電層、及在該第一介電層內形成一第一開口，該製備方法也包含在該第一開口內形成一第一導電層及一第一阻障層，該製備方法也包含在該第一開口內形成一第一導電層及一第一阻障層，其中該第一阻障層將該第一導電層與該第一介電層分隔，該製備方法還包含局部去除該第一導電層以形成一凹口、及以一覆蓋材料填充該凹口，其中該覆蓋材料的一部分突出於該第一介電層，此外，該製備方法包含在該第一介電層上方形成一第二介電層，其中在形成該第二介電層的期間，該覆蓋材料的該部分轉化為一阻障部。

本揭露的實施例具有一些有利的特徵。在一些實施例中，半導體元件結構包含設置於蓋層上方並將蓋層與上方的介電層分隔之阻障部，藉由選擇具有低接觸電阻率的材料（例如，低於鉭（Ta）的接觸電阻率）作為阻障部的材料，經由蓋層的導電路徑表現出提升的電連接性，因此，能夠提升半導體元件結構的性能。

雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，上述討論的許多製程可用不同的方法實施且以其他製程或其組合加以替代。

再者，本申請案的範圍並不受限於說明書中所述之製程、機械、製造、物質組成物、手段、方法與步驟之特定實施例。所屬技術領域中具有通常知識者可自本揭露的揭示內容理解，可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。

10:方法 100:半導體元件結構 101:半導體基板 103:第一介電層 105:圖案化遮罩 108:開口 110:開口 113:阻障材料 115:導電材料 117:第一阻障層 119:第一導電層 119':第一導電層 122:凹口 125:覆蓋材料 127:圖案化遮罩 131:第一部分 131':蓋層 133:第二部分 135:剩餘的覆蓋材料 141:第二介層 143:阻障部 143':阻障部 145:圖案化遮罩 148:開口 150:開口 153:阻障材料 155:導電材料 157:第二阻障層 159:導電插塞 159B:底部部分 161:阻障材料 163:導電材料 165:圖案化遮罩 167:第三阻障層 169:第二導電層 D1:深度 D2:深度 BS1:底表面 BS2:底表面 BS3:底表面 SW1:側壁 SW2:側壁 T1:厚度 T2:厚度 TS1:頂表面 TS2:頂表面 TS3:頂表面 TS4:頂表面 TS5:頂表面

本揭露的實施方式可從下列的詳細描述並結合參閱附圖得到最佳的理解。需要注意的是，根據在業界的標準實務做法，各種特徵不一定是依照比例繪製。事實上，為了便於清楚討論，各種特徵的尺寸可任意放大或縮小。 圖1是剖面示意圖，例示一些實施例的半導體元件結構。 圖2是流程圖，例示一些實施例的半導體元件結構的製備方法。 圖3是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在半導體基板上方依序形成第一介電層及圖案化遮罩的中間階段。 圖4是剖面示意圖，例示一些實施例在形成半導體元件結構的期間使用圖案化遮罩作為遮罩蝕刻第一介電層以形成開口的中間階段。 圖5是剖面示意圖，例示一些實施例在形成半導體元件結構的期間去除圖案化遮罩的中間階段。 圖6是剖面示意圖，例示一些實施例在形成半導體元件結構的期間形成內襯開口且位於第一介電層上方的阻障材料的中間階段。 圖7是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在開口內及阻障材料上方形成導電材料的中間階段。 圖8是剖面示意圖，例示一些實施例在形成半導體元件結構的期間進行平坦化製程以在開口內形成第一阻障層及第一導電層的中間階段。 圖9是剖面示意圖，例示一些實施例在形成半導體元件結構的期間局部去除第一導電層以形成凹口的中間階段。 圖10是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在凹口內及第一介電層上方形成覆蓋材料並在覆蓋材料上方形成圖案化遮罩的中間階段。 圖11是剖面示意圖，例示一些實施例在形成半導體元件結構的期間使用圖案化遮罩作為遮罩蝕刻覆蓋材料的中間階段。 圖12是剖面示意圖，例示一些實施例在形成半導體元件結構的期間去除圖案化遮罩的中間階段。 圖13是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在留下的覆蓋材料上方形成第二介電層以將留下的覆蓋材料的一部分轉化為阻障部的中間階段。 圖14是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在第二介電層上方形成圖案化遮罩的中間階段。 圖15是剖面示意圖，例示一些實施例在形成半導體元件結構的期間使用圖案化遮罩作為遮罩蝕刻第二介電層以形成開口的中間階段。 圖16是剖面示意圖，例示一些實施例在形成半導體元件結構的期間去除圖案化遮罩的中間階段。 圖17是剖面示意圖，例示一些實施例在形成半導體元件結構的期間形成內襯開口且位於第二介電層上方的阻障材料的中間階段。 圖18是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在開口內及阻障材料上方形成導電材料的中間階段。 圖19是剖面示意圖，例示一些實施例在形成半導體元件結構的期間進行平坦化製程以在開口內形成第二阻障層及導電插塞的中間階段。 圖20是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在第二介電層上方形成阻障材料並覆蓋導電插塞的中間階段。 圖21是剖面示意圖，例示一些實施例在形成半導體元件結構的期間在阻障材料上方依序形成導電材料及圖案化遮罩的中間階段。 圖22是剖面示意圖，例示一些實施例在形成半導體元件結構的期間使用圖案化遮罩作為遮罩蝕刻阻障材料及導電材料以形成第三阻障層及第二導電層的中間階段。

100:半導體元件結構

101:半導體基板

103:第一介電層

117:第一阻障層

119':第一導電層

131':蓋層

141:第二介電層

143':阻障部

157:第二阻障層

159:導電插塞

159B:底部部分

167:第三阻障層

169:第二導電層

BS1:底表面

BS2:底表面

SW1:側壁

SW2:側壁

T1:厚度

T2:厚度

Claims (20)

1. 一種半導體元件結構，包括：一第一介電層，設置於一半導體基板上方；一第一導電層，設置於該第一介電層內；一蓋層，設置於該第一導電層上方；一第一阻障層，將該第一導電層及該蓋層與該第一介電層分隔；一阻障部，設置於該蓋層上方，其中該阻障部包含CuMgO；一第二介電層，設置於該第一介電層上方且覆蓋該阻障部；以及一導電插塞，設置於該蓋層上方且被該第二介電層環繞，其中該導電插塞的一底部被該阻障部環繞。
2. 如請求項1所述之半導體元件結構，其中該第一導電層的一底表面及複數側壁被該第一阻障層覆蓋，且該第一阻障層包括Ta、TaN或其組合。
3. 如請求項1所述之半導體元件結構，其中該蓋層設置於該第一介電層內。
4. 如請求項1所述之半導體元件結構，其中該蓋層包含CuMg，且該蓋層直接接觸該阻障部。
5. 如請求項1所述之半導體元件結構，其中該蓋層與該第一介電層及該第二介電層分隔。
6. 如請求項1所述之半導體元件結構，其中該阻障部的一頂表面高於該第一介電層的一頂表面。
7. 如請求項1所述之半導體元件結構，更包括：一第二阻障層，將該導電插塞與該第二介電層分隔；以及一第三阻障層，設置於該第二介電層上方且覆蓋該第二阻障層及該導電插塞。
8. 如請求項7所述之半導體元件結構，其中該第二阻障層及該第三阻障層包含Ti、TiN或其組合。
9. 如請求項7所述之半導體元件結構，其中該第二阻障層直接接觸該阻障部及該蓋層。
10. 如請求項7所述之半導體元件結構，更包括：一第二導電層，設置於該第三阻障層上方，其中該第二導電層電性連接至該第一導電層。
11. 一種半導體元件結構，包括：一第一介電層，設置於一半導體基板上方；一第一導電層，設置於該第一介電層內；一第一阻障層，覆蓋該第一導電層的複數側壁及一底表面； 一蓋層，設置於該第一導電層上方且被該第一阻障層環繞；一阻障部，設置於該蓋層上方；一第二介電層，設置於該第一介電層上方且覆蓋該阻障部；一第二導電層，設置於該第二介電層上方；以及一導電插塞，設置於該第二介電層內且設置於該蓋層上方，其中該導電插塞的一底部被該阻障部環繞，將該第二導電層電性連接至該第一導電層。
12. 如請求項11所述之半導體元件結構，其中該蓋層的一厚度大於該阻障部的一厚度。
13. 如請求項11所述之半導體元件結構，其中該第一阻障層及該阻障部包含不同的材料。
14. 如請求項11所述之半導體元件結構，其中該阻障部的一頂表面高於該第一阻障層的一頂表面。
15. 如請求項11所述之半導體元件結構，其中該蓋層包含CuMg，且該阻障部包含CuMgO。
16. 如請求項11所述之半導體元件結構，更包括：一第二阻障層，覆蓋該導電插塞的複數側壁及一底表面，其中該第二阻障層直接接觸該阻障部及該蓋層。
17. 如請求項16所述之半導體元件結構，更包括：一第三阻障層，將該第二導電層與該第二介電層分隔，其中該導電插塞及該第二阻障層被該第三阻障層覆蓋並直接接觸該第三阻障層。
18. 如請求項16所述之半導體元件結構，其中該阻障部的一頂表面高於該第二阻障層的一底表面。
19. 如請求項18所述之半導體元件結構，其中該阻障部的該頂表面高於該導電插塞的一底表面。
20. 如請求項18所述之半導體元件結構，其中該蓋層的一頂表面高於該第二阻障層的該底表面。

Images