CN115513178A - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN115513178A
CN115513178A CN202110701079.0A CN202110701079A CN115513178A CN 115513178 A CN115513178 A CN 115513178A CN 202110701079 A CN202110701079 A CN 202110701079A CN 115513178 A CN115513178 A CN 115513178A
Authority
CN
China
Prior art keywords
layer
forming
opening
semiconductor structure
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110701079.0A
Other languages
English (en)
Inventor
张田田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202110701079.0A priority Critical patent/CN115513178A/zh
Publication of CN115513178A publication Critical patent/CN115513178A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种半导体结构及其形成方法，结构包括：衬底；位于衬底上的第一介质层，所述第一介质层内具有若干导电结构，所述第一介质层暴露出所述导电结构表面；位于导电结构上和第一介质层上的停止层，所述停止层内具有第二开口，所述第二开口暴露出部分所述导电结构表面；位于停止层上的第二介质层，所述第二介质层内具有第一开口，所述第二开口顶部与第一开口底部连通；位于第一开口侧壁表面的粘合层；位于第一开口内和第二开口内的电连接层。所述半导体结构的性能得到提升。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
金属互连结构是半导体器件中不可或缺的结构，用于实现有源区与有源区之间的互连、晶体管和晶体管之间的互连、或者不同层金属线之间的互连，完成信号的传输和控制。因此，在半导体制造过程中，金属互连结构的形成对半导体器件的性能以及半导体制造成本有着很大的影响。为了增加器件的密度，在集成电路中的半导体器件的尺寸已经被不断减小，为了实现各个半导体器件的电连接，通常需要多层互连结构。
一般的，在半导体器件制造过程的后端互连工艺中，第一层导电层(M1)需要与下层的有源器件结构(包含源漏区域和栅极结构区域)之间形成电学连接。因此，在形成第一层导电层之前，通常需要预先形成半导体器件的局部互连结构(Local Interconnect)。所述局部互连结构包含：与下层的源漏区之间电连接的第零层导电层(M0)、以及与栅极结构之间电连接的第零层栅导电层(M0G)。
然而，现有技术中具有局部互连结构的半导体结构的制造工艺复杂，且形成的半导体结构的性能有待进一步提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括：基底，位于基底上的隔离结构、位于隔离结构内的栅极结构以及源漏掺杂区，所述源漏掺杂区位于所述栅极结构两侧的基底内；位于衬底上的第一介质层，所述第一介质层内具有若干导电结构，所述第一介质层暴露出所述导电结构表面，所述导电结构与所述栅极结构或源漏掺杂区电连接；位于导电结构上和第一介质层上的停止层，所述停止层内具有第二开口，所述第二开口暴露出部分所述导电结构表面；位于停止层上的第二介质层，所述第二介质层内具有第一开口，所述第二开口顶部与第一开口底部连通；位于第一开口侧壁表面的粘合层；位于第一开口内和第二开口内的电连接层。
可选的，所述粘合层的材料包括金属或金属氮化物，所述金属包括钽、钛；所述金属氮化物包括氮化钽、氮化钛、氮化钨或碳氮化钨。
可选的，所述电连接层的材料包括金属，所述金属包括钨。
可选的，所述第一介质层内具有凹槽；所述导电结构包括位于凹槽侧壁表面和底部表面的阻挡层和位于阻挡层表面的导电层。
可选的，所述阻挡层的材料包括金属氮化物，所述导电层的材料包括金属或金属氮化物，所述金属氮化物包括氮化钛或氮化钽，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
可选的，所述停止层的材料与第二介质层的材料不同。
可选的，所述停止层的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅或碳化硅。
可选的，所述基底上还具有鳍部结构，所述栅极结构横跨所述鳍部结构。
可选的，所述粘合层的厚度范围为：15埃～30埃。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成第一介质层，所述第一介质层内具有若干导电结构，所述第一介质层暴露出所述导电结构表面；在导电结构上和第一介质层上形成第二介质层，所述第二介质层内具有若干第一开口，所述第一开口暴露出部分所述导电结构表面；在所述第一开口侧壁表面形成粘合层，所述粘合层的材料为含金属元素的材料；采用选择性沉积工艺在所述第一开口内形成初始电连接层。
可选的，在所述第一开口侧壁表面形成粘合层的方法包括：在所述第一开口侧壁表面、底部表面和第二介质层表面形成粘合材料层；回刻蚀所述粘合材料层，直至暴露出停止层表面，在所述第一开口侧壁表面形成粘合层。
可选的，形成粘合材料层的工艺包括原子层沉积工艺。
可选的，所述粘合层的材料包括金属或金属氮化物，所述金属包括钽、钛；所述金属氮化物包括氮化钽、氮化钛、氮化钨或碳氮化钨。
可选的，所述粘合层的厚度范围为：15埃～30埃。
可选的，在导电结构上和第一介质层上形成第二介质层之前，还包括：在导电结构上和第一介质层上形成停止层；所述第二介质层位于停止层上，所述第一开口暴露出导电结构上的停止层表面。
可选的，在所述第一开口侧壁表面形成粘合层之后，还包括：去除第一开口底部的停止层，直至暴露出导电结构顶部表面，在所述停止层内形成与第一开口底部连通的第二开口；采用选择性沉积工艺在所述第一开口内和第二开口内形成初始电连接层。
可选的，所述初始电连接层的材料包括金属，所述金属包括钨。
可选的，形成所述初始电连接层的选择性沉积工艺的工艺参数包括：温度为300摄氏度～400摄氏度，反应气体为氢气和六氟化钨的混合气体。
可选的，所述导电结构包括阻挡层和位于阻挡层表面的导电层。
可选的，所述导电结构的形成方法包括：在第一介质层内形成凹槽，所述凹槽暴露出部分衬底表面；在凹槽侧壁表面和底部表面形成阻挡层；在阻挡层表面形成导电层。
可选的，所述阻挡层的材料包括金属氮化物，所述导电层的材料包括金属或金属氮化物，所述金属氮化物包括氮化钛或氮化钽，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
可选的，所述停止层的材料与第二介质层的材料不同。
可选的，所述停止层的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅或碳化硅。
可选的，采用选择性沉积工艺在所述第一开口内形成初始电连接层之后，还包括：在第二介质层上和初始电连接层上形成缓冲层；在缓冲层上形成衬垫层；平坦化所述衬垫层、缓冲层和初始电连接层，直至暴露出第二介质层表面，形成电连接层。
可选的，所述衬垫层和初始电连接层的材料相同。
可选的，平坦化所述衬垫层、缓冲层和初始电连接层的工艺包括化学机械抛光工艺。
可选的，所述缓冲层的材料包括金属氮化物，所述金属氮化物包括氮化钛或氮化钽。
可选的，所述衬底包括：基底；位于基底上的器件层，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构；所述导电结构与所述器件结构电连接。
可选的，所述基底上还具有鳍部结构。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案，通过先在第一开口侧壁形成粘合层，然后再在第一开口内形成初始电连接层。在第一开口内形成初始电连接层时，由于第一开口侧壁有粘合层，所述粘合层的材料为含有金属元素的材料，从而所述初始电连接层与粘合层具有较好的结合力，从而所述粘合层能够填补初始电连接层和第二介质层之间的缝隙，使得初始电连接层和第二介质层整体的致密度能够提高，后续在对初始电连接层平坦化时，能够减少受平坦化工艺损伤的情况，从而提升了半导体结构的性能。
进一步，还包括：在导电结构上和第一介质层上形成停止层，所述第一开口暴露出导电结构上的停止层表面，形成粘合层之后，去除第一开口底部的停止层，直至暴露出导电结构顶部表面，在所述停止层内形成与第一开口底部连通的第二开口。所述粘合层只位于第一开口侧壁表面，从而所述停止层能够保护所述导电结构，减少形成粘合层的工艺以及去除第一开口底部粘合层的工艺对导电结构造成损伤的情况。
进一步，所述粘合层的材料包括金属或金属氮化物，所述金属包括钽、钛；所述金属氮化物包括氮化钽、氮化钛、氮化钨或碳氮化钨。从而在采用选择性沉积工艺在第一开口内和第二开口内形成初始电连接层时，所述初始电连接层的材料无法在粘合层表面生长，从而使得所述初始电连接层从第二开口底部生长起来的结构致密，效果较好。
进一步，形成粘合材料层的工艺包括原子层沉积工艺。所述原子层沉积工艺形成的粘合材料层与第二介质层的结合效果较好，从而形成的粘合层能够填补初始电连接层和第二介质层之间的缝隙，使得初始电连接层和第二介质层整体的致密度能够提高。
附图说明
图1是一实施例中半导体结构的剖面结构示意图；
图2至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有技术中具有局部互连结构的半导体结构的制造工艺复杂，且形成的半导体结构的性能有待进一步提高。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的剖面结构示意图。
请参考图1，提供衬底100；在衬底100上形成第一介质层101和位于第一介质层101内的导电结构，所述导电结构包括阻挡层103和位于阻挡层103上的导电层102；在第一介质层101上和导电结构上形成停止层104；在停止层104上形成第二介质层105；在第二介质层105内和停止层104内形成开口(未图示)；在开口内形成电连接层106。
所述半导体结构的形成过程中，所述电连接层106的材料包括钨，采用选择性沉积工艺形成电连接层106时，选择性沉积工艺形成的电连接层106结构较为致密，适合于在小尺寸结构中生长。然而，采用选择性沉积工艺形成的电连接层106，在生长过程中具有较强的方向性，从而所述电连接层106与第二介质层105之间具有缝隙(如图中区域A所示)，后续在进行化学机械抛光抛光时，抛光液会沿着缝隙流入到导电结构表面，对导电结构造成损伤。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过先在第一开口侧壁形成粘合层，然后再在第一开口内形成初始电连接层。在第一开口内形成初始电连接层时，由于第一开口侧壁有粘合层，所述粘合层的材料为含有金属元素的材料，从而所述初始电连接层与粘合层具有较好的结合力，从而所述粘合层能够填补初始电连接层和第二介质层之间的缝隙，使得初始电连接层和第二介质层整体的致密度能够提高，后续在对初始电连接层平坦化时，能够减少受平坦化工艺损伤的情况，从而提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图8是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图2，提供衬底200。
在本实施例中，所述衬底200包括：基底(未图示)；位于基底上的器件层(未图示)，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构。
在本实施例中，所述基底的材料为硅。
在其他实施例中，所述基底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
在本实施例中，所述基底为平面型基底。
在其他实施例中，所述基底上还具有鳍部结构。
请继续参考图2，在衬底200上形成第一介质层201，所述第一介质层201内具有若干导电结构，所述第一介质层201暴露出所述导电结构表面。
所述导电结构与所述器件结构电连接。
所述导电结构包括阻挡层202和位于阻挡层202表面的导电层203。
所述导电结构的形成方法包括：在第一介质层201内形成凹槽(未图示)，所述凹槽暴露出部分衬底内的器件结构表面；在凹槽侧壁表面和底部表面形成阻挡层202；在阻挡层202表面形成导电层203。
所述阻挡层202的材料包括金属氮化物，所述导电层203的材料包括金属或金属氮化物，所述金属氮化物包括氮化钛或氮化钽，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，所述阻挡层202的材料包括氮化钛，所述导电层203的材料包括钴。
所述第一介质层201的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第一介质层201的材料包括氧化硅。
请参考图3，在导电结构上和第一介质层201上形成停止层204。
所述停止层204用于后续刻蚀第二介质层的刻蚀停止层。
所述停止层204的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述停止层204的材料包括氮化硅、氮氧化硅或碳化硅。
在其他实施例中，能够不形成所述停止层。
请继续参考图3，在停止层204上形成第二介质层205，所述第二介质层205内具有若干第一开口206，所述第一开口206暴露出部分所述停止层204表面。
形成第二介质层205和第一开口206的方法包括：在停止层204上形成初始第二介质层(未图示)；在初始第二介质层上形成图形化层(未图示)，所述图形化层暴露出部分初始第二介质层表面；以所述图形化层为掩膜刻蚀所述初始第二介质层，直至暴露出停止层204表面，形成所述第二介质层205和位于第二介质层205内的第一开口206。
所述停止层204的材料与第二介质层205的材料不同。从而在刻蚀所述初始第二介质层时，所述刻蚀工艺能够停止在停止层204上。
所述第二介质层205的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述第二介质层205的材料包括氧化硅。
在另一实施例中，所述第一开口直接暴露出导电结构表面。
请参考图4，在所述第一开口206侧壁表面形成粘合层207，所述粘合层207的材料为含金属元素的材料。
在所述第一开口206侧壁表面形成粘合层207的方法包括：在所述第一开口206侧壁表面、底部表面和第二介质层205表面形成粘合材料层(未图示)；回刻蚀所述粘合材料层，直至暴露出停止层204表面，在所述第一开口206侧壁表面形成粘合层207。
所述粘合层207只位于第一开口206侧壁表面，从而所述停止层204能够保护所述导电结构，减少形成粘合材料层的工艺以及去除第一开口206底部粘合材料层的工艺对导电结构造成损伤的情况。
形成所述粘合材料层的工艺包括原子层沉积工艺。所述原子层沉积工艺形成的粘合材料层与第二介质层205的结合效果较好，从而形成的粘合层207能够填补后续形成的初始电连接层和第二介质层205之间的缝隙，使得初始电连接层和第二介质层205整体的致密度能够提高。
所述粘合层207的材料包括金属或金属氮化物，所述金属包括钽、钛；所述金属氮化物包括氮化钽、氮化钛、氮化钨或碳氮化钨。
所述粘合层207选用上述材料，一方面，后续在采用选择性沉积工艺在第一开口206内和第二开口内形成初始电连接层时，所述初始电连接层的材料不会在粘合层207表面生长，从而避免了所述初始电连接层的材料在粘合层207表面生长方向与所述初始电连接层的材料在第二开口底部生长方向不一致，使得形成的初始电连接层结构具有孔洞的情况，使得所述初始电连接层从第二开口底部生长起来的结构致密，效果较好。另一方面，上述材料较易被刻蚀，从而容易在第一开口206侧壁形成所述粘合层207。
在本实施例中，所述粘合层207的材料包括氮化钛。形成氮化钛的工艺简单，成本较低。
在本实施例中，所述粘合层207的厚度范围为：15埃～30埃。若所述粘合层207的厚度太薄，即小于15埃，则对改善电连接层和第二介质层粘合效果不明显；若所述粘合层207的厚度太厚，即大于30埃，则使得所述半导体结构的电阻较大，影响半导体结构的性能。
请参考图5，去除第一开口206底部的停止层205，直至暴露出导电结构顶部表面，在所述停止层204内形成与第一开口206底部连通的第二开口208。
去除第一开口206底部的停止层205的工艺包括干法刻蚀工艺。
请参考图6，采用选择性沉积工艺在所述第一开口206内和第二开口208内形成初始电连接层209。
所述选择性沉积工艺能够在较大深宽比的第一开口206内形成结构致密的初始电连接层209，使得后续形成的电连接层的电阻较小，导电效果较好。
所述初始电连接层209的材料包括金属，所述金属包括钨。
形成所述初始电连接层209的选择性沉积工艺的参数包括：温度为300摄氏度～400摄氏度，反应气体为氢气和六氟化钨的混合气体。
在另一实施例中，采用选择性沉积工艺在所述第一开口内形成初始电连接层。
去除第一开口206底部的停止层205之后，还包括，采用湿法去除工艺对第二开口208和第一开口206进行清洗。所述清洗工艺同时也使得所述粘合层207表面在去除第一开口206底部的停止层205过程中形成的表面活性状态消除，进一步避免形成初始电连接层209的材料在粘合层207上生长，进而影响所述初始电连接层209的质量的情况。
请参考图7，在第二介质层205上和初始电连接层209上形成缓冲层210；在缓冲层上形成衬垫层211。
所述衬垫层211和初始电连接层209的材料相同。
所述衬垫层211和初始电连接层209的材料包括金属，所述金属包括钨。
所述缓冲层210的材料包括金属和金属化合物中的一者或两者；所述金属包括钛或钽；所述金属化合物包括氮化钛或氮化钽。
在本实施例中，所述缓冲层210的材料包括氮化钛。所述缓冲层210用于在第二介质层205上形成衬垫层211，同时作为后续平坦化所述衬垫层211和初始电连接层209的停止层。
请参考图8，平坦化所述衬垫层211、缓冲层210和初始电连接层209，直至暴露出第二介质层205表面，形成电连接层212。
平坦化所述衬垫层、缓冲层和初始电连接层的工艺包括化学机械抛光工艺，所述化学机械抛光工艺的抛光液为酸性溶液。
由于第一开口206侧壁有粘合层207，所述粘合层207的材料为含有金属元素的材料，从而所述初始电连接层209与粘合层207具有较好的结合力，从而所述粘合层207能够填补初始电连接层209和第二介质层205之间的缝隙，使得初始电连接层209和第二介质层205整体的致密度能够提高，在对初始电连接层209平坦化时，能够减少受平坦化工艺抛光液损伤的情况，从而提升了半导体结构的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图8，包括：
衬底200，所述衬底包括：基底，位于基底上的隔离结构、位于隔离结构内的栅极结构以及源漏掺杂区，所述源漏掺杂区位于所述栅极结构两侧的基底内；
位于衬底上的第一介质层201，所述第一介质层201内具有若干导电结构，所述第一介质层201暴露出所述导电结构表面；
位于导电结构上和第一介质层201上的停止层204，所述停止层204内具有第二开口，所述第二开口暴露出部分所述导电结构表面，所述导电结构与所述栅极结构或源漏掺杂区电连接；
位于停止层204上的第二介质层205，所述第二介质层205内具有第一开口，所述第二开口顶部与第一开口底部连通；
位于第一开口侧壁表面的粘合层207；
位于第一开口内和第二开口内的电连接层212。
在本实施例中，所述粘合层207的材料包括金属或金属氮化物，所述金属包括钽、钛；所述金属氮化物包括氮化钽、氮化钛、氮化钨或碳氮化钨。
在本实施例中，所述电连接层212的材料包括金属，所述金属包括钨。
在本实施例中，所述第一介质层201内具有凹槽；所述导电结构包括位于凹槽侧壁表面和底部表面的阻挡层202和位于阻挡层202表面的导电层203。
在本实施例中，所述阻挡层202的材料包括金属氮化物，所述导电层203的材料包括金属或金属氮化物，所述金属氮化物包括氮化钛或氮化钽，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，所述停止层204的材料与第二介质层205的材料不同。
在本实施例中，所述停止层204的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅或碳化硅。
在其他实施例中，所述基底上还具有鳍部结构，所述栅极结构横跨所述鳍部结构。
在本实施例中，所述粘合层207的厚度范围为：15埃～30埃。
所述半导体结构，由于第一开口206侧壁有粘合层207，所述粘合层207的材料为含有金属元素的材料，从而所述初始电连接层209与粘合层207具有较好的结合力，从而所述粘合层207能够填补初始电连接层209和第二介质层205之间的缝隙，使得初始电连接层209和第二介质层205整体的致密度能够提高，在对初始电连接层209平坦化时，能够减少受平坦化工艺抛光液损伤的情况，从而提升了半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (29)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括：基底，位于基底上的隔离结构、位于隔离结构内的栅极结构以及源漏掺杂区，所述源漏掺杂区位于所述栅极结构两侧的基底内；
位于衬底上的第一介质层，所述第一介质层内具有若干导电结构，所述第一介质层暴露出所述导电结构表面，所述导电结构与所述栅极结构或源漏掺杂区电连接；
位于导电结构上和第一介质层上的停止层，所述停止层内具有第二开口，所述第二开口暴露出部分所述导电结构表面；
位于停止层上的第二介质层，所述第二介质层内具有第一开口，所述第二开口顶部与第一开口底部连通；
位于第一开口侧壁表面的粘合层；
位于第一开口内和第二开口内的电连接层。
2.如权利要求1所述的半导体结构，其特征在于，所述粘合层的材料包括金属或金属氮化物，所述金属包括钽、钛；所述金属氮化物包括氮化钽、氮化钛、氮化钨或碳氮化钨。
3.如权利要求1所述的半导体结构，其特征在于，所述电连接层的材料包括金属，所述金属包括钨。
4.如权利要求1所述的半导体结构，其特征在于，所述第一介质层内具有凹槽；所述导电结构包括位于凹槽侧壁表面和底部表面的阻挡层和位于阻挡层表面的导电层。
5.如权利要求4所述的半导体结构，其特征在于，所述阻挡层的材料包括金属氮化物，所述导电层的材料包括金属或金属氮化物，所述金属氮化物包括氮化钛或氮化钽，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
6.如权利要求1所述的半导体结构，其特征在于，所述停止层的材料与第二介质层的材料不同。
7.如权利要求6所述的半导体结构，其特征在于，所述停止层的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅或碳化硅。
8.如权利要求1所述的半导体结构，其特征在于，所述基底上还具有鳍部结构，所述栅极结构横跨所述鳍部结构。
9.如权利要求1所述的半导体结构，其特征在于，所述粘合层的厚度范围为：15埃～30埃。
10.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成第一介质层，所述第一介质层内具有若干导电结构，所述第一介质层暴露出所述导电结构表面；
在导电结构上和第一介质层上形成第二介质层，所述第二介质层内具有若干第一开口，所述第一开口暴露出部分所述导电结构表面；
在所述第一开口侧壁表面形成粘合层，所述粘合层的材料为含金属元素的材料；
采用选择性沉积工艺在所述第一开口内形成初始电连接层。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，在所述第一开口侧壁表面形成粘合层的方法包括：在所述第一开口侧壁表面、底部表面和第二介质层表面形成粘合材料层；回刻蚀所述粘合材料层，直至暴露出停止层表面，在所述第一开口侧壁表面形成粘合层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，形成粘合材料层的工艺包括原子层沉积工艺。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述粘合层的材料包括金属或金属氮化物，所述金属包括钽、钛；所述金属氮化物包括氮化钽、氮化钛、氮化钨或碳氮化钨。
14.如权利要求10所述的半导体结构的形成方法，其特征在于，所述粘合层的厚度范围为：15埃～30埃。
15.如权利要求10所述的半导体结构的形成方法，其特征在于，在导电结构上和第一介质层上形成第二介质层之前，还包括：在导电结构上和第一介质层上形成停止层；所述第二介质层位于停止层上，所述第一开口暴露出导电结构上的停止层表面。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，在所述第一开口侧壁表面形成粘合层之后，还包括：去除第一开口底部的停止层，直至暴露出导电结构顶部表面，在所述停止层内形成与第一开口底部连通的第二开口；采用选择性沉积工艺在所述第一开口内和第二开口内形成初始电连接层。
17.如权利要求10所述的半导体结构的形成方法，其特征在于，所述初始电连接层的材料包括金属，所述金属包括钨。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，形成所述初始电连接层的选择性沉积工艺的工艺参数包括：温度为300摄氏度～400摄氏度，反应气体为氢气和六氟化钨的混合气体。
19.如权利要求10所述的半导体结构的形成方法，其特征在于，所述导电结构包括阻挡层和位于阻挡层表面的导电层。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，所述导电结构的形成方法包括：在第一介质层内形成凹槽，所述凹槽暴露出部分衬底表面；在凹槽侧壁表面和底部表面形成阻挡层；在阻挡层表面形成导电层。
21.如权利要求19所述的半导体结构的形成方法，其特征在于，所述阻挡层的材料包括金属氮化物，所述导电层的材料包括金属或金属氮化物，所述金属氮化物包括氮化钛或氮化钽，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
22.如权利要求15所述的半导体结构的形成方法，其特征在于，所述停止层的材料与第二介质层的材料不同。
23.如权利要求22所述的半导体结构的形成方法，其特征在于，所述停止层的材料包括介电材料，所述介电材料包括氮化硅、氮氧化硅或碳化硅。
24.如权利要求10所述的半导体结构的形成方法，其特征在于，采用选择性沉积工艺在所述第一开口内形成初始电连接层之后，还包括：在第二介质层上和初始电连接层上形成缓冲层；在缓冲层上形成衬垫层；平坦化所述衬垫层、缓冲层和初始电连接层，直至暴露出第二介质层表面，形成电连接层。
25.如权利要求24所述的半导体结构的形成方法，其特征在于，所述衬垫层和初始电连接层的材料相同。
26.如权利要求24所述的半导体结构的形成方法，其特征在于，平坦化所述衬垫层、缓冲层和初始电连接层的工艺包括化学机械抛光工艺。
27.如权利要求24所述的半导体结构的形成方法，其特征在于，所述缓冲层的材料包括金属氮化物，所述金属氮化物包括氮化钛或氮化钽。
28.如权利要求10所述的半导体结构的形成方法，其特征在于，所述衬底包括：基底；位于基底上的器件层，所述器件层包括隔离结构和位于隔离结构内的器件结构，所述器件结构包括晶体管、二极管、三极管、电容、电感或导电结构；所述导电结构与所述器件结构电连接。
29.如权利要求28所述的半导体结构的形成方法，其特征在于，所述基底上还具有鳍部结构。
CN202110701079.0A 2021-06-23 2021-06-23 半导体结构及半导体结构的形成方法 Pending CN115513178A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110701079.0A CN115513178A (zh) 2021-06-23 2021-06-23 半导体结构及半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110701079.0A CN115513178A (zh) 2021-06-23 2021-06-23 半导体结构及半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN115513178A true CN115513178A (zh) 2022-12-23

Family

ID=84499550

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110701079.0A Pending CN115513178A (zh) 2021-06-23 2021-06-23 半导体结构及半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN115513178A (zh)

Similar Documents

Publication Publication Date Title
EP2319075B1 (en) Method of fabricating a through silicon via
CN103563080B (zh) 具有嵌入的栅电极的自对准碳电子装置
US7678696B2 (en) Method of making through wafer vias
JP7442504B2 (ja) 接合メモリ装置およびその製作方法
US20190259834A1 (en) Iii-v semiconductor devices with selective oxidation
TWI777359B (zh) 半導體元件與其製造方法
CN107230679B (zh) 高密度存储器单元结构
CN113555440A (zh) 半导体结构
TW202145484A (zh) 半導體裝置
CN113363202A (zh) 半导体结构及其形成方法
CN115513178A (zh) 半导体结构及半导体结构的形成方法
CN113972274B (zh) 半导体结构及半导体结构的形成方法
CN114823486A (zh) 半导体结构的形成方法
CN112349652A (zh) 半导体结构及其形成方法
CN115939136A (zh) 半导体结构及半导体结构的形成方法
TWI825936B (zh) 具有阻障部的半導體元件結構
US20210335813A1 (en) Methods for forming channel structures in three-dimensional memory devices
US20210210412A1 (en) Semiconductor structure and formation method thereof
WO2022062486A1 (zh) 接触窗结构及其形成方法
US20220285275A1 (en) Contact structure and method of forming the same
CN117080157A (zh) 半导体结构的形成方法
CN114256138A (zh) 半导体结构的形成方法
CN112349651A (zh) 半导体结构及其形成方法
CN114256137A (zh) 半导体结构的形成方法
CN115566003A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination