CN113972274B - 半导体结构及半导体结构的形成方法 - Google Patents

半导体结构及半导体结构的形成方法 Download PDF

Info

Publication number
CN113972274B
CN113972274B CN202010724367.3A CN202010724367A CN113972274B CN 113972274 B CN113972274 B CN 113972274B CN 202010724367 A CN202010724367 A CN 202010724367A CN 113972274 B CN113972274 B CN 113972274B
Authority
CN
China
Prior art keywords
isolation
nanostructure
forming
gate
initial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010724367.3A
Other languages
English (en)
Other versions
CN113972274A (zh
Inventor
陈建
纪世良
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010724367.3A priority Critical patent/CN113972274B/zh
Priority to US17/379,487 priority patent/US11881480B2/en
Publication of CN113972274A publication Critical patent/CN113972274A/zh
Application granted granted Critical
Publication of CN113972274B publication Critical patent/CN113972274B/zh
Priority to US18/397,251 priority patent/US20240128265A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及半导体结构的形成方法，结构包括：衬底，所述衬底包括第一区和第二区；位于第一区上的第一隔离结构，以及分别位于第一隔离结构两侧的第一纳米结构和第二纳米结构；位于第二区上的第二隔离结构，所述第二隔离结构顶部低于所述第一隔离结构顶部，以及位于第二隔离结构两侧的第三纳米结构和第四纳米结构；位于第一区上的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面；位于第二区上的第三栅极结构和第四栅极结构，所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触。所述半导体结构的形成得到提升。

Description

半导体结构及半导体结构的形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
鳍式场效应晶体管晶体管(FinFET)架构是当今半导体行业的主力军。但是，随着器件的持续微缩，在沟道长度小到一定值时，FinFET结构又无法提供足够的静电控制以及足够的驱动电流，因此，引入了纳米片(Nanosheet) 结构，即环绕栅极技术(Gate-All-Around，简称GAA，即：环栅)，与FinFET 相比，纳米片的这种环栅特性提供了出色的沟道控制能力。同时，沟道在三维中的极佳分布使得单位面积的有效驱动电流得以优化。
随着更小的轨道高度(Track Height)的需求，单元高度(Cell Height) 的进一步减小将要求标准单元内NMOS和PMOS器件之间的间距更小。但是，对于鳍式场效应晶体管和纳米片而言，工艺限制了这些NMOS和PMOS器件之间的间距。为了扩大这些器件的可微缩性，提出了一种创新的架构，称为叉型纳米片(Forksheet)器件。叉型纳米片可以被认为是纳米片的自然延伸。与纳米片相比，叉型纳米片的沟道由叉形栅极结构控制，这是通过在栅极图案化之前在NMOS和PMOS器件之间引入“介电墙”来实现的。该墙将NMOS 栅沟槽与PMOS栅沟槽物理隔离及电隔离，从而大幅减少了NMOS和PMOS的间距，使得叉型纳米片具有更佳的面积和性能的可微缩性。
然而，叉型纳米片的性能还有待改善。
发明内容
本发明提供一种半导体结构及半导体结构的形成方法，以改善叉型纳米片的性能。
首先，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括第一区和第二区；位于衬底第一区上的第一隔离结构，以及分别位于第一隔离结构两侧的第一纳米结构和第二纳米结构，所述第一纳米结构包括若干沿垂直于衬底表面方向相互分立的第一纳米线，相邻第一纳米线之间具有第一凹槽，所述第二纳米结构包括若干沿垂直于衬底表面方向相互分立的第二纳米线，相邻第二纳米线之间具有第二凹槽；位于第二区上的第二隔离结构，所述第二隔离结构顶部低于所述第一隔离结构顶部，以及位于第二隔离结构两侧的第三纳米结构和第四纳米结构，所述第三纳米结构包括若干沿垂直于衬底表面方向相互分立的第三纳米线，相邻第三纳米线之间具有第三凹槽，所述第四纳米结构包括若干沿垂直于衬底表面方向相互分立的第四纳米线，相邻第四纳米线之间具有第四凹槽；位于第一区上的第一栅极结构和第二栅极结构，所述第一栅极结构位于所述第一纳米结构上和第一凹槽内，所述第二栅极结构位于所述第二纳米结构上和第二凹槽内，且所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面；位于第二区上的第三栅极结构和第四栅极结构，所述第三栅极结构位于所述第三纳米结构上和第三凹槽内，所述第四栅极结构位于所述第四纳米结构上和第四凹槽内，且所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触。
可选的，所述第一隔离结构的高度范围为10纳米～100纳米。
可选的，所述第二隔离结构低于所述第一隔离结构的高度差值范围为0 纳米～50纳米。
可选的，位于第一纳米结构和第二纳米结构之间的所述第一隔离结构宽度范围为2纳米～50纳米；位于第三纳米结构和第四纳米结构之间的所述第二隔离结构宽度范围为2纳米～50纳米。
可选的，还包括：位于第一区上的第一隔离层，所述第一隔离层位于部分所述第一纳米结构侧壁和第二纳米结构侧壁，且所述第一隔离层顶部表面低于所述第一纳米结构顶部表面和第二纳米结构顶部表面；位于第二区上的第二隔离层，所述第二隔离层位于部分所述第三纳米结构侧壁和第四纳米结构侧壁，且所述第二隔离层顶部表面低于所述第三纳米结构顶部表面和第四纳米结构顶部表面。
可选的，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合；所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，还包括：位于衬底上的介质层，所述介质层位于所述第一栅极结构侧壁、第二栅极结构侧壁、第三栅极结构侧壁和第四栅极结构侧壁。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括第一区和第二区；在第一区上形成第一隔离结构以及位于第一隔离结构两侧的第一纳米结构和第二纳米结构，所述第一纳米结构包括若干沿垂直于衬底表面方向相互分立的第一纳米线，相邻第一纳米线之间具有第一凹槽，所述第二纳米结构包括若干沿垂直于衬底表面方向相互分立的第二纳米线，相邻第二纳米线之间具有第二凹槽；在第二区上形成第二隔离结构以及位于第二隔离结构两侧的第三纳米结构和第四纳米结构，所述第二隔离结构顶部低于所述第一隔离结构顶部，所述第三纳米结构包括若干沿垂直于衬底表面方向相互分立的第三纳米线，相邻第三纳米线之间具有第三凹槽，所述第四纳米结构包括若干沿垂直于衬底表面方向相互分立的第四纳米线，相邻第四纳米线之间具有第四凹槽；在第一区上形成第一栅极结构和第二栅极结构，所述第一栅极结构位于所述第一纳米结构上和第一凹槽内，所述第二栅极结构位于所述第二纳米结构上和第二凹槽内，且所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面；在第二区上形成第三栅极结构和第四栅极结构，所述第三栅极结构位于所述第三纳米结构上和第三凹槽内，所述第四栅极结构位于所述第四纳米结构上和第四凹槽内，且所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触。
可选的，所述第一隔离结构和第二隔离结构的形成方法包括：在衬底上形成堆叠材料结构，所述堆叠材料结构包括若干纳米线材料层和位于纳米线材料层上的牺牲材料层的叠层；在第一区上堆叠材料结构内形成第一开口，在第二区上堆叠材料结构内形成第二开口；在第一开口内形成第一隔离结构，在第二开口内形成初始隔离结构；去除第二区上的部分初始隔离结构，在第二区上形成第二隔离结构。
可选的，去除第二区上的部分初始隔离结构的方法包括：在衬底上形成第一掩膜层，所述第一掩膜层暴露出第二区表面；以所述第一掩膜层为掩膜，刻蚀所述第二区上的初始隔离结构，形成所述第二隔离结构。
可选的，刻蚀所述第二区上的初始隔离结构的工艺包括干法刻蚀工艺。
可选的，形成所述第一开口和第二开口的方法包括：在堆叠材料结构上形成第二掩膜层，所述第二掩膜层暴露出部分牺牲材料层表面；以所述第二掩膜层为掩膜，去除部分所述堆叠材料结构，直至暴露出衬底表面，在第一区上堆叠材料结构内形成第一开口，并在第一区上形成初始第一纳米结构和初始第二纳米结构，所述初始第一纳米结构包括若干第一复合层，所述第一复合层包括第一纳米线和位于第一纳米线上的第一牺牲层，所述初始第二纳米结构包括若干第二复合层，所述第二复合层包括第二纳米线和位于第二纳米线上的第二牺牲层，在第二区上堆叠材料结构内形成第二开口，并在第二区上形成初始第三纳米结构和初始第四纳米结构，所述初始第三纳米结构包括若干第三复合层，所述第三复合层包括第三纳米线和位于第三纳米线上的第三牺牲层，所述初始第四纳米结构包括若干第四复合层，所述第四复合层包括第四纳米线和位于第四纳米线上的第四牺牲层。
可选的，在形成第一隔离结构和第二隔离结构后，在形成第一栅极结构和第二栅极结构之前，还包括：在第一区上形成第一伪栅极结构，所述第一伪栅极结构横跨所述初始第一纳米结构、初始第二纳米结构和第一隔离结构；在第二区上形成第二伪栅极结构，所述第二伪栅极结构横跨所述初始第三纳米结构、初始第四纳米结构和第二隔离结构；在衬底上形成介质层，所述介质层位于第一伪栅极结构侧壁和第二伪栅极结构侧壁；去除所述第一伪栅极结构和第二伪栅极结构，在第一区上的介质层内形成第一栅极开口，所述第一栅极开口暴露出部分初始第一纳米结构侧壁表面和部分初始第二纳米结构侧壁表面，在第二区上的介质层内形成第二栅极开口，所述第二栅极开口暴露出部分初始第三纳米结构侧壁表面和部分初始第四纳米结构侧壁表面。
可选的，所述第一纳米结构、第二纳米结构、第三纳米结构和第四纳米结构的形成方法包括：去除所述第一栅极开口暴露出的第一牺牲层和第二牺牲层，在相邻第一纳米线之间形成第一凹槽，在相邻第二纳米线之间形成第二凹槽，形成所述第一纳米结构和第二纳米结构；去除所述第二栅极开口暴露出的第三牺牲层和第四牺牲层，在相邻第三纳米线之间形成第三凹槽，在相邻第四纳米线之间形成第四凹槽，形成所述第三纳米结构和第三纳米结构。
可选的，所述第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构的形成方法包括：在第一栅极开口内、第一凹槽内和第二凹槽内形成第一初始栅极结构，所述第一初始栅极结构横跨所述第一纳米结构、第二纳米结构和第一隔离结构；在第二栅极开口内、第三凹槽内和第四凹槽内形成第二初始栅极结构，所述第二初始栅极结构横跨所述第三纳米结构、第四纳米结构和第二隔离结构；平坦化所述第一初始栅极结构和第二初始栅极结构，直至暴露出所述第一隔离结构顶部表面，在第一区上形成第一栅极结构和第二栅极结构，在第二区上形成第三栅极结构和第四栅极结构。
可选的，在形成第一伪栅结构和第二伪栅极结构之前，还包括：在第一区上形成第一隔离层，所述第一隔离层位于部分所述初始第一纳米结构侧壁和初始第二纳米结构侧壁，且所述第一隔离层顶部表面低于所述初始第一纳米结构顶部表面和初始第二纳米结构顶部表面；在第二区上形成第二隔离层，所述第二隔离层位于部分所述初始第三纳米结构侧壁和初始第四纳米结构侧壁，且所述第二隔离层顶部表面低于所述初始第三纳米结构顶部表面和初始第四纳米结构顶部表面。
可选的，所述第一隔离结构的高度范围为10纳米～100纳米。
可选的，所述第二隔离结构低于所述第一隔离结构的高度差值范围为0 纳米～50纳米。
可选的，位于第一纳米结构和第二纳米结构之间的所述第一隔离结构宽度范围为2纳米～50纳米；位于第三纳米结构和第四纳米结构之间的所述第二隔离结构宽度范围为2纳米～50纳米。
可选的，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合；所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构，所述第二隔离结构顶部低于所述第一隔离结构顶部，从而后续在第一区上形成的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面，使得所述第一栅极结构和第二栅极结构相互隔离；在第二区上形成的第三栅极结构和第四栅极结构，所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触，使得所述第三栅极结构和第四栅极结构电连接，以实现同一衬底上具有不同器件的需求。
本发明技术方案中的半导体结构的形成方法，通过在第一区上形成第一隔离结构，在第二区上形成第二隔离结构，所述第二隔离结构顶部低于所述第一隔离结构顶部，从而后续在第一区上形成的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面，使得所述第一栅极结构和第二栅极结构相互隔离；在第二区上形成第三栅极结构和第四栅极结构，所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触，使得所述第三栅极结构和第四栅极结构电连接，以实现同一衬底上具有不同器件的需求。所述方法简化了生产流程，使得所述第一栅极结构和第二栅极结构能够完全分离开来，避免所述第一栅极结构和第二栅极结构连通而影响半导体结构性能，提升了半导体结构的性能。
附图说明
图1是一实施例中半导体结构的剖面结构示意图；
图2至图9是本发明实施例中半导体结构形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，现有的叉型纳米片的性能还有待改善。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的剖面结构示意图。
请参考图1，包括：衬底100，所述衬底100包括第一区I和第二区II；位于第一区I上的第一隔离结构101，所述第一隔离结构101两侧具有第一纳米结构(未标示)和第二纳米结构(未标示)；位于第二区II上的第二隔离结构103，所述第二隔离结构103两侧具有第三纳米结构(未标示)和第四纳米结构(未标示)；位于第一区I上的第一栅极结构102，所述第一栅极结构102 横跨所述第一隔离结构101、第一纳米结构和第二纳米结构；位于第二区II上的第二栅极结构104和第三栅极结构105，所述第二栅极结构104环绕所述第三纳米结构，所述第三栅极结构105环绕所述第四纳米结构，且所述第二栅极结构104和第三栅极结构105暴露出所述第二隔离结构103顶部表面。
所述半导体结构中，所述第二区II上的第二栅极结构104和第三栅极结构105暴露出所述第一隔离结构101顶部表面。在形成所述第二栅极结构104 和第三栅极结构105的过程中，先形成横跨所述第三纳米结构、第四纳米结构和第二隔离结构103的初始栅极结构，所述初始栅极结构与所述第一栅极结构102同时形成，然后在初始栅极结构表面形成掩膜层，以所述掩膜层为掩膜去除所述第二隔离结构103顶部的初始栅极结构，形成所述第二栅极结构104和第三栅极结构105。
然而，所述半导体结构的尺寸越来越小，在所述初始栅极结构表面形成掩膜层的光刻工艺精准度较难达到要求，使得形成的第二栅极结构104和第三栅极结构105会发生连通的情况，从而影响半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过在第一区上形成第一隔离结构，在第二区上形成第二隔离结构，所述第二隔离结构顶部高于所述第一隔离结构顶部，从而后续在第一区上形成的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面，使得所述第一栅极结构和第二栅极结构相互隔离；在第二区上形成的第三栅极结构和第四栅极结构，所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触，使得所述第三栅极结构和第四栅极结构电连接，以实现同一衬底上具有不同器件的需求。所述方法简化了生产流程，使得所述第一栅极结构和第二栅极结构能够完全分离开来，避免所述第一栅极结构和第二栅极结构有连通从而影响半导体结构性能的情况，提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图9是本发明实施例中半导体结构形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底包括第一区I和第二区II。
在本实施例中，所述衬底200的材料为硅。在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅 (SOI)或者绝缘体上锗(GOI)等。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP等。
接下来，在第一区I上形成第一隔离结构以及位于第一隔离结构两侧的第一纳米结构和第二纳米结构，所述第一纳米结构包括若干沿垂直于衬底表面方向相互分立的第一纳米线，相邻第一纳米线之间具有第一凹槽，所述第二纳米结构包括若干沿垂直于衬底表面方向相互分立的第二纳米线，相邻第二纳米线之间具有第二凹槽。
在第二区II上形成第二隔离结构以及位于第二隔离结构两侧的第三纳米结构和第四纳米结构，所述第二隔离结构顶部高于所述第一隔离结构顶部，所述第三纳米结构包括若干沿垂直于衬底表面方向相互分立的第三纳米线，相邻第三纳米线之间具有第三凹槽，所述第四纳米结构包括若干沿垂直于衬底表面方向相互分立的第四纳米线，相邻第四纳米线之间具有第四凹槽。
所述第一隔离结构、第二隔离结构、第一纳米结构、第二纳米结构第三纳米结构和第四纳米结构的形成过程请参考图3至图8。
请继续参考图2，在第一区I上形成初始第一纳米结构和初始第二纳米结构，所述初始第一纳米结构和初始第二纳米结构之间具有第一开口205；在第二区II上形成初始第三纳米结构和初始第四纳米结构，所述初始第三纳米结构和初始第四纳米结构之间具有第二开口210。
所述初始第一纳米结构包括若干第一复合层，所述第一复合层包括第一纳米线201和位于第一纳米线201上的第一牺牲层202；所述初始第二纳米结构包括若干第二复合层，所述第二复合层包括第二纳米线203和位于第二纳米线203上的第二牺牲层204。
所述初始第三纳米结构包括若干第三复合层，所述第三复合层包括第三纳米线206和位于第三纳米线206上的第三牺牲层207；所述初始第四纳米结构包括若干第四复合层，所述第四复合层包括第四纳米线208和位于第四纳米线208上的第四牺牲层209。
形成所述第一开口205和第二开口210的方法包括：在衬底200上形成堆叠材料结构(未图示)，所述堆叠材料结构包括若干纳米线材料层和位于纳米线材料层上的牺牲材料层的叠层；在堆叠材料结构上形成第二掩膜层(未图示)，所述第二掩膜层暴露出部分牺牲材料层表面；以所述第二掩膜层为掩膜，去除部分所述堆叠材料结构，直至暴露出衬底200表面，在第一区I上堆叠材料结构内形成第一开口205，并在第一区I上形成初始第一纳米结构和初始第二纳米结构，在第二区II上堆叠材料结构内形成第二开口210，并在第二区II上形成初始第三纳米结构和初始第四纳米结构。
所述牺牲材料层的材料包括硅或硅锗；所述纳米线材料层的材料包括硅或硅锗。所述牺牲材料层的材料与纳米线材料层的材料不同，从而后续在去除第一牺牲层202、第二牺牲层204、第三牺牲层207和第四牺牲层209时，所述去除工艺对第一纳米线202、第二纳米线204、第三纳米线206和第四纳米线208的损伤较小。在本实施例中，所述牺牲材料层的材料包括硅锗；所述纳米线材料层的材料包括硅。
继续参考图2，在第一区I上形成第一隔离层211，所述第一隔离层211 位于部分所述初始第一纳米结构侧壁和初始第二纳米结构侧壁，且所述第一隔离层211顶部表面低于所述第一纳米结构初始顶部表面和初始第二纳米结构顶部表面；在第二区II上形成第二隔离层212，所述第二隔离层212位于部分所述初始第三纳米结构侧壁和初始第四纳米结构侧壁，且所述第二隔离层212顶部表面低于所述初始第三纳米结构顶部表面和初始第四纳米结构顶部表面。
所述第一隔离层211和第二隔离层212的形成方法包括：在衬底200上形成隔离材料层(未图示)；平坦化所述隔离材料层，直至暴露出初始第一纳米结构顶部、初始第二纳米结构顶部、初始第三纳米结构顶部和初始第四纳米结构顶部表面，形成初始隔离结构(未图示)；回刻蚀所述初始隔离结构，形成所述第一隔离层211和第二隔离层212。
所述第一隔离层211的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅等材料中的一种或多种的组合。所述第二隔离层212的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅等材料中的一种或多种的组合。
在本实施例中，所述第一隔离层211的材料包括氧化硅；所述第二隔离层212的材料包括氧化硅。
所述第一隔离层211暴露出所述第一牺牲层202和第二牺牲层204侧壁表面，所述第一隔离层212暴露出所述第三牺牲层207和第四牺牲层209侧壁表面，避免后续去除第一牺牲层202、第二牺牲层204、第三牺牲层207和第四牺牲层209时，所述第一隔离层211和第二隔离层212对所述去除工艺造成阻挡。
请参考图3，在第一开口205内形成第一隔离结构213，在第二开口210 内形成初始隔离结构214。
在本实施例中，所述第一隔离结构213和初始隔离结构214同时形成。
所述第一隔离结构213和初始隔离结构214的形成方法包括：在第一开口205内、第二开口210内、初始第一纳米结构表面、初始第二纳米结构表面、初始第三纳米结构表面以及初始第四纳米结构表面形成隔离材料层(未图示)；去除所述初始第一纳米结构表面、初始第二纳米结构表面、初始第三纳米结构表面以及初始第四纳米结构表面的隔离材料层，形成所述第一隔离结构213和初始隔离结构214。
所述第一隔离结构213的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅等材料中的一种或多种的组合。所述初始隔离结构214的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅等材料中的一种或多种的组合。
在本实施例中，所述第一隔离结构213的材料包括氮化硅；所述初始隔离结构214的材料包括氮化硅。
形成所述隔离材料层的工艺包括：化学气相沉积(CVD)、原子层沉积 (ALD)、物理气相沉积(PVD)、热处理工艺；去除所述初始第一纳米结构表面、初始第二纳米结构表面、初始第三纳米结构表面以及初始第四纳米结构表面的隔离材料层的工艺包括：湿法刻蚀工艺或各向同性干法刻蚀工艺。
在本实施例中，形成所述隔离材料层的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的隔离材料层。
在垂直于衬底表面的方向上，所述第一隔离结构213的高度范围为40纳米～80纳米。
在本实施例中，所述第一隔离结构213的高度范围为40纳米～80纳米。
位于初始第一纳米结构和初始第二纳米结构之间的所述第一隔离结构 213宽度范围为2纳米～50纳米。
在本实施例中，位于初始第一纳米结构和初始第二纳米结构之间的第一隔离结构213宽度范围为5纳米～15纳米。所述宽度范围的第一隔离结构213，既保证对后续形成的第一纳米结构和第二纳米结构具有较好的电隔离作用，又避免所述第一隔离结构213宽度太宽导致所述半导体结构占用太大面积。
请参考图4，去除第二区II上的部分初始隔离结构214，在第二区II上形成第二隔离结构216。
去除第二区II上的部分初始隔离结构214的方法包括：在衬底200上形成第一掩膜层215，所述第一掩膜层215暴露出第二区II表面；以所述第一掩膜层215为掩膜，刻蚀所述第二区II上的初始隔离结构214，形成所述第二隔离结构216。
在本实施例中，刻蚀所述第二区II上的初始隔离结构214的工艺包括干法刻蚀工艺。刻蚀初始隔离结构214的同时，部分所述初始第三纳米结构和初始第四纳米结构也同时被去除。
所述第二隔离结构216低于所述第一隔离结构213的高度差值范围为0 纳米～50纳米。在本实施例中，所述第二隔离结构216低于所述第一隔离结构213的范围为5纳米～15纳米，从而后续在平坦化第一初始栅极结构形成第一栅极结构和第二栅极结构时，在平坦化第二初始栅极结构形成第三栅极结构和第四栅极结构时，所述平坦化工艺在暴露出所述第一隔离结构213顶部表面时停止，能够保证形成相互电隔离的第一栅极结构和第二栅极结构，以及形成在第二隔离结构216顶部连通的第三栅极结构和第四栅极结构。
位于初始第三纳米结构和初始第四纳米结构之间的所述第二隔离结构 216的宽度范围为2纳米～50纳米。
在本实施例中，位于初始第三纳米结构和初始第四纳米结构之间的第二隔离结构216的宽度范围为5纳米～15纳米。所述宽度范围的第二隔离结构 216，既保证对后续形成的第三纳米结构和第四纳米结构具有较好的电隔离，又避免所述第二隔离结构216宽度太宽导致所述半导体结构占用太大面积。
所述第二隔离结构216顶部低于第一隔离结构213顶部，从而后续在第一区I上形成的第一栅极结构和第二栅极结构，所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构213顶部表面，使得所述第一栅极结构和第二栅极结构相互隔离；在第二区II上形成第三栅极结构和第四栅极结构，所述第三栅极结构和第四栅极结构在所述第二隔离结构216顶部表面相接触，使得所述第三栅极结构和第四栅极结构电连接，以实现同一衬底上具有不同器件的需求。
请参考图5，在形成第一隔离结构213和第二隔离结构216之后，在第一区I上形成第一伪栅极结构217，所述第一伪栅极结构217横跨所述初始第一纳米结构、初始第二纳米结构和第一隔离结构213；在第二区II上形成第二伪栅极结构218，所述第二伪栅极结构218横跨所述初始第三纳米结构、初始第四纳米结构和第二隔离结构216。
所述第一伪栅极结构217包括第一伪栅介质层(未图示)和位于第一伪栅介质层上的第一伪栅极层(未图示)。所述第二伪栅极结构218包括第二伪栅介质层(未图示)和位于第二伪栅介质层上的第二伪栅极层(未图示)。
所述第一伪栅介质层的材料包括氧化硅或低K(介电常数K小于3.9)材料；所述第一伪栅极层的材料包括硅。所述第二伪栅介质层的材料包括氧化硅或低K(介电常数K小于3.9)材料；所述第二伪栅极层的材料包括硅。
请继续参考图5，在衬底200上形成介质层(未图示)，所述介质层位于所述第一伪栅极结构217侧壁和第二伪栅极结构218侧壁。
所述介质层的形成方法包括：在衬底上、第一伪栅极结构217和第二伪栅极结构218顶部表面和侧壁表面形成介质材料层(未图示)；平坦化所述介质材料层，直至暴露出所述第一伪栅极结构217顶部表面和第二伪栅极结构 218顶部表面，形成所述介质层。
所述介质层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳化硅、氮碳化硅和氮碳氧化硅等材料中的一种或多种的组合。形成所述介质材料层的工艺包括化学气相沉积工艺、热处理工艺或原子层沉积工艺等。
在本实施例中，所述介质层的材料包括氧化硅；形成所述介质材料层的工艺包括化学气相沉积工艺。
请参考图6，去除所述第一伪栅极结构217和第二伪栅极结构218，在第一区I上的介质层内形成第一栅极开口219，所述第一栅极开口219暴露出部分初始第一纳米结构侧壁表面和部分初始第二纳米结构侧壁表面；在第二区 II上的介质层内形成第二栅极开口220，所述第二栅极开口220暴露出部分初始第三纳米结构侧壁表面和部分初始第四纳米结构侧壁表面。
去除所述第一伪栅极结构217和第二伪栅极结构218的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
请参考图7，去除所述第一栅极开口219暴露出的第一牺牲层202和第二牺牲层204，在相邻第一纳米线201之间形成第一凹槽(未标示)，在相邻第二纳米线203之间形成第二凹槽(未标示)，形成所述第一纳米结构和第二纳米结构；去除所述第二栅极开口暴露出的第三牺牲层207和第四牺牲层209，在相邻第三纳米线206之间形成第三凹槽(未标示)，在相邻第四纳米线208 之间形成第四凹槽(未标示)，形成所述第三纳米结构和第三纳米结构。
所述第一纳米结构包括若干沿垂直于衬底200表面方向相互分立的第一纳米线201；所述第二纳米结构包括若干沿垂直于衬底200表面方向相互分立的第二纳米线203；所述第三纳米结构包括若干沿垂直于衬底200表面方向相互分立的第三纳米线206；所述第四纳米结构包括若干沿垂直于衬底200表面方向相互分立的第四纳米线208。
在本实施例中，去除所述第一牺牲层202、第二牺牲层204、第三牺牲层207和第四牺牲层209的工艺包括湿法刻蚀工艺，所述湿法刻蚀工艺对所述第一纳米线202、第二纳米线204、第三纳米线206和第四纳米线208的损伤较小。
接下来，在第一区上形成第一栅极结构和第二栅极结构，所述第一栅极结构位于所述第一纳米结构上和第一凹槽内，所述第二栅极结构位于所述第二纳米结构上和第二凹槽内，且所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面。
在第二区上形成第三栅极结构和第四栅极结构，所述第三栅极结构位于所述第三纳米结构上和第三凹槽内，所述第四栅极结构位于所述第四纳米结构上和第四凹槽内，且所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触。所述第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构的具体形成过程请参考图8和图9。
请参考图8，去除第一牺牲层202、第二牺牲层204、第三牺牲层207和第四牺牲层209之后，在第一栅极开口219内、第一凹槽内和第二凹槽内形成第一初始栅极结构221，所述第一初始栅极结构221横跨所述第一纳米结构、第二纳米结构和第一隔离结构213；在第二栅极开口220内、第三凹槽内和第四凹槽内形成第二初始栅极结构222，所述第二初始栅极结构222横跨所述第三纳米结构、第四纳米结构和第二隔离结构216。
请参考图9，平坦化所述第一初始栅极结构221和第二初始栅极结构222，直至暴露出所述第一隔离结构213顶部表面，在第一区I上形成第一栅极结构 223和第二栅极结构224，所述第一栅极结构223和第二栅极结构224暴露出所述第一隔离结构213顶部表面，在第二区II上形成第三栅极结构225和第四栅极结构226，所述第三栅极结构225和第四栅极结构226在所述第二隔离结构216顶部表面相接触。
所述第一栅极结构223包括第一栅介质层(未图示)和位于第一栅介质层上的第一栅极层(未图示)；所述第二栅极结构224包括第二栅介质层(未图示)和位于第二栅介质层上的第二栅极层(未图示)；所述第三栅极结构225 包括第三栅介质层(未图示)和位于第三栅介质层上的第三栅极层(未图示)；所述第四栅极结构226包括第四栅介质层(未图示)和位于第四栅介质层上的第四栅极层(未图示)。
在本实施例中，所述第一栅极结构223还包括位于第一栅介质层和第一栅极层之间的第一功函数结构(未图示)；所述第二栅极结构224还包括位于第二栅介质层和第二栅极层之间的第二功函数结构(未图示)；所述第三栅极结构225还包括位于第三栅介质层和第三栅极层之间的第三功函数结构(未图示)；所述第四栅极结构226还包括位于第四栅介质层和第四栅极层之间的第四功函数结构(未图示)；所述第一功函数结构材料和第二功函数结构材料的导电类型相反；所述第三功函数结构材料和第四功函数结构材料的导电类型相反。
所述第一栅介质层的材料、第二栅介质层的材料、第三栅介质层的材料和第四栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述第一栅极层的材料、第二栅极层的材料、第三栅极层的材料和第四栅极层的材料包括金属，所述金属包括钨。
所述第一功函数结构的材料包括N型功函数材料和P型功函数材料的一种或多种的组合；所述第二功函数结构的材料包括N型功函数材料和P型功函数材料的一种或多种的组合；所述第三功函数结构的材料包括N型功函数材料和P型功函数材料的一种或多种的组合；所述第四功函数结构的材料包括N型功函数材料和P型功函数材料的一种或多种的组合。所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
由于所述第一功函数结构的材料和第二功函数结构的材料结构较为复杂，一般由一层或多层N型功函数材料和P型功函数材料混合而成，从而后续在采用传统的刻蚀工艺去除第一隔离结构213上的栅极结构和功函数结构时，所述刻蚀工艺的难度较大，较难对所述第一隔离结构213顶部表面的第一初始栅极结构221精准刻蚀，会发生刻蚀不干净导致后续形成的第一栅极结构和第二栅极结构容易发生连通的情况；再有，所述半导体结构的尺寸越来越小，在所述第一隔离结构213上的第一初始栅极结构221表面形成掩膜层的光刻工艺精准度也较难达到要求。
在本实施例中，平坦化所述第一初始栅极结构221和第二初始栅极结构 222的工艺包括化学机械抛光工艺，所述化学机械抛光工艺能够得到表面平整度较好的第一栅极结构223、第二栅极结构224、第三栅极结构225和第四栅极结构226，同时能够将所述第一隔离结构213顶部表面的第一初始栅极结构 221去除干净，确保所述第一栅极结构223和第二栅极结构224能够完全电隔离开来，避免所述第一栅极结构223和第二栅极结构224有连通从而影响半导体结构性能的情况，提升了半导体结构的性能。
至此，所述半导体结构的形成方法，在第一区I上形成的第一栅极结构 223和第二栅极结构224暴露出所述第一隔离结构213顶部表面，使得所述第一栅极结构223和第二栅极结构224相互隔离；在第二区II上形成的所述第三栅极结构225和第四栅极结构226在所述第二隔离结构216顶部表面相接触，使得所述第三栅极结构225和第四栅极结构226电连接，以实现同一衬底200上具有不同器件的需求。所述方法简化了生产流程，使得所述第一栅极结构223和第二栅极结构224能够完全分离开来，避免所述第一栅极结构 223和第二栅极结构224有连通从而影响半导体结构性能的情况，提升了半导体结构的性能。
相应地，本发明实施例还提供一种半导体结构，请继续参考图9，包括：
衬底200，所述衬底包括第一区I和第二区II；
位于第一区I上的第一隔离结构213及分别位于第一隔离结构213两侧的第一纳米结构和第二纳米结构，所述第一纳米结构包括若干沿垂直于衬底200 表面方向相互分立的第一纳米线201，相邻第一纳米线201之间具有第一凹槽 (未图示)，所述第二纳米结构包括若干沿垂直于衬底200表面方向相互分立的第二纳米线203，相邻第二纳米线203之间具有第二凹槽(未图示)；
位于第二区II上的第二隔离结构216，所述第二隔离结构216顶部低于所述第一隔离结构213顶部，以及位于第二隔离结构216两侧的第三纳米结构和第四纳米结构，所述第三纳米结构包括若干沿垂直于衬底200表面方向相互分立的第三纳米线206，相邻第三纳米线206之间具有第三凹槽(未图示)，所述第四纳米结构包括若干沿垂直于衬底200表面方向相互分立的第四纳米线208，相邻第四纳米线208之间具有第四凹槽(未图示)；
位于第一区I上的第一栅极结构223和第二栅极结构224，所述第一栅极结构223位于所述第一纳米结构上和第一凹槽内，所述第二栅极结构224位于所述第二纳米结构上和第二凹槽内，且所述第一栅极结构223和第二栅极结构224暴露出所述第一隔离结构213顶部表面；
位于第二区II上的第三栅极结构225和第四栅极结构226，所述第三栅极结构225位于所述第三纳米结构上和第三凹槽内，所述第四栅极结构226位于所述第四纳米结构上和第四凹槽内，且所述第三栅极结构225和第四栅极结构226在所述第二隔离结构216顶部表面相接触。
在本实施例中，所述第一隔离结构213的高度范围为10纳米～100纳米。
在本实施例中，所述第二隔离结构低于所述第一隔离结构的高度差值范围为0纳米～50纳米。
在本实施例中，位于第一纳米结构和第二纳米结构之间的所述第一隔离结构213宽度范围为2纳米～50纳米；位于第三纳米结构和第四纳米结构之间的所述第二隔离结构216宽度范围为2纳米～50纳米。
在本实施例中，所述第一栅极结构223包括第一栅介质层(未图示)和位于第一栅介质层上的第一栅极层(未图示)；所述第二栅极结构224包括第二栅介质层(未图示)和位于第二栅介质层上的第二栅极层(未图示)；所述第三栅极结构225包括第三栅介质层(未图示)和位于第三栅介质层上的第三栅极层(未图示)；所述第四栅极结构226包括第四栅介质层(未图示)和位于第四栅介质层上的第四栅极层(未图示)。
在本实施例中，所述第一栅极结构223还包括位于第一栅介质层和第一栅极层之间的第一功函数结构(未图示)；所述第二栅极结构224还包括位于第二栅介质层和第二栅极层之间的第二功函数结构(未图示)；所述第三栅极结构225还包括位于第三栅介质层和第三栅极层之间的第三功函数结构(未图示)；所述第四栅极结构226还包括位于第四栅介质层和第四栅极层之间的第四功函数结构(未图示)；所述第一功函数结构材料和第二功函数结构材料的导电类型相反；所述第三功函数结构材料和第四功函数结构材料的导电类型相反。
在本实施例中，还包括：位于第一区I上的第一隔离层211，所述第一隔离层211位于部分所述第一纳米结构侧壁和第二纳米结构侧壁，且所述第一隔离层211顶部表面低于所述第一纳米结构顶部表面和第二纳米结构顶部表面；位于第二区II上的第二隔离层212，所述第二隔离层212位于部分所述第三纳米结构侧壁和第四纳米结构侧壁，且所述第二隔离层212顶部表面低于所述第三纳米结构顶部表面和第四纳米结构顶部表面。
在本实施例中，所述第一隔离结构213的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅等绝缘材料中的一种或多种的组合；所述第二隔离结构216的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅等绝缘材料中的一种或多种的组合。
在本实施例中，还包括：位于衬底200上的介质层(未图示)，所述介质层位于所述第一栅极结构223侧壁、第二栅极结构224侧壁、第三栅极结构侧壁225和第四栅极结构226侧壁。
所述半导体结构，所述第二隔离结构216顶部低于所述第一隔离结构213 顶部，从而后续在第一区I上形成的第一栅极结构223和第二栅极结构224，所述第一栅极结构223和第二栅极结构224暴露出所述第一隔离结构213顶部表面，使得所述第一栅极结构223和第二栅极结构224相互隔离；在第二区II上形成的第三栅极结构225和第四栅极结构226，所述第三栅极结构225 和第四栅极结构226在所述第二隔离结构216顶部表面相接触，使得所述第三栅极结构225和第四栅极结构226电连接，以实现同一衬底上具有不同器件的需求。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括第一区和第二区；
位于衬底第一区上的第一隔离结构，以及分别位于第一隔离结构两侧的第一纳米结构和第二纳米结构，所述第一纳米结构包括若干沿垂直于衬底表面方向相互分立的第一纳米线，相邻第一纳米线之间具有第一凹槽，所述第二纳米结构包括若干沿垂直于衬底表面方向相互分立的第二纳米线，相邻第二纳米线之间具有第二凹槽；
位于第二区上的第二隔离结构，所述第二隔离结构顶部低于所述第一隔离结构顶部，以及位于第二隔离结构两侧的第三纳米结构和第四纳米结构，所述第三纳米结构包括若干沿垂直于衬底表面方向相互分立的第三纳米线，相邻第三纳米线之间具有第三凹槽，所述第四纳米结构包括若干沿垂直于衬底表面方向相互分立的第四纳米线，相邻第四纳米线之间具有第四凹槽；
位于第一区上的第一栅极结构和第二栅极结构，所述第一栅极结构位于所述第一纳米结构上和第一凹槽内，所述第二栅极结构位于所述第二纳米结构上和第二凹槽内，且所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面；
位于第二区上的第三栅极结构和第四栅极结构，所述第三栅极结构位于所述第三纳米结构上和第三凹槽内，所述第四栅极结构位于所述第四纳米结构上和第四凹槽内，且所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触。
2.如权利要求1所述的半导体结构，其特征在于，所述第一隔离结构的高度范围为10纳米~100纳米。
3.如权利要求1所述的半导体结构，其特征在于，所述第二隔离结构低于所述第一隔离结构的高度差值范围为0纳米~50纳米。
4.如权利要求1所述的半导体结构，其特征在于，位于第一纳米结构和第二纳米结构之间的所述第一隔离结构宽度范围为2纳米~50纳米；位于第三纳米结构和第四纳米结构之间的所述第二隔离结构宽度范围为5纳米~15纳米。
5.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一区上的第一隔离层，所述第一隔离层位于部分所述第一纳米结构侧壁和第二纳米结构侧壁，且所述第一隔离层顶部表面低于所述第一纳米结构顶部表面和第二纳米结构顶部表面；位于第二区上的第二隔离层，所述第二隔离层位于部分所述第三纳米结构侧壁和第四纳米结构侧壁，且所述第二隔离层顶部表面低于所述第三纳米结构顶部表面和第四纳米结构顶部表面。
6.如权利要求1所述的半导体结构，其特征在于，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合；所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
7.如权利要求1所述的半导体结构，其特征在于，还包括：位于衬底上的介质层，所述介质层位于所述第一栅极结构侧壁、第二栅极结构侧壁、第三栅极结构侧壁和第四栅极结构侧壁。
8.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区和第二区；
在第一区上形成第一隔离结构以及位于第一隔离结构两侧的第一纳米结构和第二纳米结构，所述第一纳米结构包括若干沿垂直于衬底表面方向相互分立的第一纳米线，相邻第一纳米线之间具有第一凹槽，所述第二纳米结构包括若干沿垂直于衬底表面方向相互分立的第二纳米线，相邻第二纳米线之间具有第二凹槽；
在第二区上形成第二隔离结构以及位于第二隔离结构两侧的第三纳米结构和第四纳米结构，所述第二隔离结构顶部低于所述第一隔离结构顶部，所述第三纳米结构包括若干沿垂直于衬底表面方向相互分立的第三纳米线，相邻第三纳米线之间具有第三凹槽，所述第四纳米结构包括若干沿垂直于衬底表面方向相互分立的第四纳米线，相邻第四纳米线之间具有第四凹槽；
在第一区上形成第一栅极结构和第二栅极结构，所述第一栅极结构位于所述第一纳米结构上和第一凹槽内，所述第二栅极结构位于所述第二纳米结构上和第二凹槽内，且所述第一栅极结构和第二栅极结构暴露出所述第一隔离结构顶部表面；
在第二区上形成第三栅极结构和第四栅极结构，所述第三栅极结构位于所述第三纳米结构上和第三凹槽内，所述第四栅极结构位于所述第四纳米结构上和第四凹槽内，且所述第三栅极结构和第四栅极结构在所述第二隔离结构顶部表面相接触。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一隔离结构和第二隔离结构的形成方法包括：在衬底上形成堆叠材料结构，所述堆叠材料结构包括若干纳米线材料层和位于纳米线材料层上的牺牲材料层的叠层；在第一区上堆叠材料结构内形成第一开口，在第二区上堆叠材料结构内形成第二开口；在第一开口内形成第一隔离结构，在第二开口内形成初始隔离结构；去除第二区上的部分初始隔离结构，在第二区上形成第二隔离结构。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，去除第二区上的部分初始隔离结构的方法包括：在衬底上形成第一掩膜层，所述第一掩膜层暴露出第二区表面；以所述第一掩膜层为掩膜，刻蚀所述第二区上的初始隔离结构，形成所述第二隔离结构。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，刻蚀所述第二区上的初始隔离结构的工艺包括干法刻蚀工艺。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述第一开口和第二开口的方法包括：在堆叠材料结构上形成第二掩膜层，所述第二掩膜层暴露出部分牺牲材料层表面；以所述第二掩膜层为掩膜，去除部分所述堆叠材料结构，直至暴露出衬底表面，在第一区上堆叠材料结构内形成第一开口，并在第一区上形成初始第一纳米结构和初始第二纳米结构，所述初始第一纳米结构包括若干第一复合层，所述第一复合层包括第一纳米线和位于第一纳米线上的第一牺牲层，所述初始第二纳米结构包括若干第二复合层，所述第二复合层包括第二纳米线和位于第二纳米线上的第二牺牲层，在第二区上堆叠材料结构内形成第二开口，并在第二区上形成初始第三纳米结构和初始第四纳米结构，所述初始第三纳米结构包括若干第三复合层，所述第三复合层包括第三纳米线和位于第三纳米线上的第三牺牲层，所述初始第四纳米结构包括若干第四复合层，所述第四复合层包括第四纳米线和位于第四纳米线上的第四牺牲层。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，在形成第一隔离结构和第二隔离结构之后，在形成第一栅极结构和第二栅极结构之前，还包括：在第一区上形成第一伪栅极结构，所述第一伪栅极结构横跨所述初始第一纳米结构、初始第二纳米结构和第一隔离结构；在第二区上形成第二伪栅极结构，所述第二伪栅极结构横跨所述初始第三纳米结构、初始第四纳米结构和第二隔离结构；在衬底上形成介质层，所述介质层位于所述第一伪栅极结构侧壁和第二伪栅极结构侧壁；去除所述第一伪栅极结构和第二伪栅极结构，在第一区上的介质层内形成第一栅极开口，所述第一栅极开口暴露出部分初始第一纳米结构侧壁表面和部分初始第二纳米结构侧壁表面，在第二区上的介质层内形成第二栅极开口，所述第二栅极开口暴露出部分初始第三纳米结构侧壁表面和部分初始第四纳米结构侧壁表面。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一纳米结构、第二纳米结构、第三纳米结构和第四纳米结构的形成方法包括：去除所述第一栅极开口暴露出的第一牺牲层和第二牺牲层，在相邻第一纳米线之间形成第一凹槽，在相邻第二纳米线之间形成第二凹槽，形成所述第一纳米结构和第二纳米结构；去除所述第二栅极开口暴露出的第三牺牲层和第四牺牲层，在相邻第三纳米线之间形成第三凹槽，在相邻第四纳米线之间形成第四凹槽，形成所述第三纳米结构和第三纳米结构。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第一栅极结构、第二栅极结构、第三栅极结构和第四栅极结构的形成方法包括：在第一栅极开口内、第一凹槽内和第二凹槽内形成第一初始栅极结构，所述第一初始栅极结构横跨所述第一纳米结构、第二纳米结构和第一隔离结构；在第二栅极开口内、第三凹槽内和第四凹槽内形成第二初始栅极结构，所述第二初始栅极结构横跨所述第三纳米结构、第四纳米结构和第二隔离结构；平坦化所述第一初始栅极结构和第二初始栅极结构，直至暴露出所述第一隔离结构顶部表面，在第一区上形成第一栅极结构和第二栅极结构，在第二区上形成第三栅极结构和第四栅极结构。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，在形成第一伪栅极结构和第二伪栅极结构之前，还包括：在第一区上形成第一隔离层，所述第一隔离层位于部分所述初始第一纳米结构侧壁和初始第二纳米结构侧壁，且所述第一隔离层顶部表面低于所述初始第一纳米结构顶部表面和初始第二纳米结构顶部表面；在第二区上形成第二隔离层，所述第二隔离层位于部分所述初始第三纳米结构侧壁和初始第四纳米结构侧壁，且所述第二隔离层顶部表面低于所述初始第三纳米结构顶部表面和初始第四纳米结构顶部表面。
17.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一隔离结构的高度范围为10纳米~100纳米。
18.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第二隔离结构低于所述第一隔离结构的高度差值范围为0纳米~50纳米。
19.如权利要求8所述的半导体结构的形成方法，其特征在于，位于第一纳米结构和第二纳米结构之间的所述第一隔离结构宽度范围为2纳米~50纳米；位于第三纳米结构和第四纳米结构之间的所述第二隔离结构宽度范围为2纳米~50纳米。
20.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合；所述第二隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
CN202010724367.3A 2020-07-24 2020-07-24 半导体结构及半导体结构的形成方法 Active CN113972274B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010724367.3A CN113972274B (zh) 2020-07-24 2020-07-24 半导体结构及半导体结构的形成方法
US17/379,487 US11881480B2 (en) 2020-07-24 2021-07-19 Semiconductor structure and method of forming semiconductor structure
US18/397,251 US20240128265A1 (en) 2020-07-24 2023-12-27 Semiconductor structure and method of forming semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010724367.3A CN113972274B (zh) 2020-07-24 2020-07-24 半导体结构及半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN113972274A CN113972274A (zh) 2022-01-25
CN113972274B true CN113972274B (zh) 2023-05-26

Family

ID=79585596

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010724367.3A Active CN113972274B (zh) 2020-07-24 2020-07-24 半导体结构及半导体结构的形成方法

Country Status (2)

Country Link
US (2) US11881480B2 (zh)
CN (1) CN113972274B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420831B (zh) * 2019-08-23 2024-05-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US12002850B2 (en) * 2021-08-31 2024-06-04 International Business Machines Corporation Nanosheet-based semiconductor structure with dielectric pillar

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531474A (zh) * 2012-07-02 2014-01-22 中国科学院微电子研究所 半导体器件制造方法
CN110277316A (zh) * 2018-03-13 2019-09-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103943499B (zh) * 2013-01-22 2016-08-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
US10388572B2 (en) * 2017-03-06 2019-08-20 International Business Machines Corporation Integrating metal-insulator-metal capacitors with fabrication of vertical field effect transistors
US10763280B2 (en) * 2017-05-31 2020-09-01 Taiwan Semiconductor Manufacturing Co., Ltd. Hybrid FinFET structure
US10600914B2 (en) * 2018-01-12 2020-03-24 Globalfoundries Inc. Isolation pillar first gate structures and methods of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531474A (zh) * 2012-07-02 2014-01-22 中国科学院微电子研究所 半导体器件制造方法
CN110277316A (zh) * 2018-03-13 2019-09-24 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
US11881480B2 (en) 2024-01-23
US20240128265A1 (en) 2024-04-18
CN113972274A (zh) 2022-01-25
US20220028899A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
CN104900693B (zh) 非平面锗量子阱装置
WO2010150429A1 (ja) 半導体装置及びその製造方法
US20240128265A1 (en) Semiconductor structure and method of forming semiconductor structure
KR20200050424A (ko) 반도체 디바이스 및 방법
CN113555440A (zh) 半导体结构
CN113555312A (zh) 装置结构
CN115332171A (zh) 集成电路的形成方法
CN115084265A (zh) 半导体装置
CN115050741A (zh) 集成电路
CN113130483A (zh) 半导体结构
EP4125117B1 (en) Self-aligned lateral contacts
TWI793598B (zh) 半導體元件及其製備方法
CN115911010A (zh) 半导体器件及其形成方法
CN110838446A (zh) 半导体装置的制造方法
CN114823529A (zh) 半导体装置结构
CN114792656A (zh) 半导体结构的形成方法
CN113782602B (zh) 半导体结构及半导体结构的形成方法
CN113113407A (zh) 半导体装置
CN113690313A (zh) 半导体结构及半导体结构的形成方法
TWI856213B (zh) 半導體裝置結構與其製造方法
CN114068710B (zh) 半导体结构及半导体结构的形成方法
TWI857180B (zh) 半導體裝置結構與其製造方法
CN113451302B (zh) 半导体器件及其形成方法
CN113782602A (zh) 半导体结构及半导体结构的形成方法
CN113809175A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant