CN113782602A - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN113782602A CN113782602A CN202010525162.2A CN202010525162A CN113782602A CN 113782602 A CN113782602 A CN 113782602A CN 202010525162 A CN202010525162 A CN 202010525162A CN 113782602 A CN113782602 A CN 113782602A
- Authority
- CN
- China
- Prior art keywords
- nanostructure
- opening
- initial
- forming
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 239000002086 nanomaterial Substances 0.000 claims abstract description 194
- 238000002955 isolation Methods 0.000 claims abstract description 107
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000010410 layer Substances 0.000 claims description 156
- 239000000463 material Substances 0.000 claims description 87
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 44
- 229910052710 silicon Inorganic materials 0.000 claims description 44
- 239000010703 silicon Substances 0.000 claims description 44
- 239000002070 nanowire Substances 0.000 claims description 42
- 239000003989 dielectric material Substances 0.000 claims description 15
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 14
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 14
- 239000002131 composite material Substances 0.000 claims description 13
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 13
- 125000006850 spacer group Chemical group 0.000 claims description 13
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 12
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 12
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 11
- 239000011241 protective layer Substances 0.000 claims description 11
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 5
- 238000003475 lamination Methods 0.000 claims description 2
- 239000002135 nanosheet Substances 0.000 description 7
- 239000002055 nanoplate Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002064 nanoplatelet Substances 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- -1 silicon carbide nitride Chemical class 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种半导体结构及半导体结构的形成方法，结构包括：衬底；位于衬底上的第一纳米结构和第二纳米结构，所述第一纳米结构和第二纳米结构之间具有第一开口；位于部分第一开口内的隔离结构；位于衬底上的介质层，所述介质层位于部分第一开口内、部分第一纳米结构侧壁和部分第二纳米结构侧壁，所述介质层内具有第二开口，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口暴露出所述隔离结构。所述半导体结构的性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
鳍式场效应晶体管晶体管架构是当今半导体行业的主力军。但是，随着器件的持续微缩，在沟道长度小到一定值时，鳍式场效应晶体管结构又无法提供足够的静电控制以及足够的驱动电流，因此，引入了纳米片(Nanosheet)结构，即环绕栅极技术(Gate-All-Around，简称GAA)，与鳍式场效应晶体管相比，纳米片的这种环绕栅极特性提供了出色的沟道控制能力。同时，沟道在三维中的极佳分布使得单位面积的有效驱动电流得以优化。
随着走向更小的轨道高度的旅程的继续，单元高度的进一步减小将要求标准单元内NMOS和PMOS器件之间的间距更小。但是，对于鳍式场效应晶体管和纳米片而言，工艺限制了这些NMOS和PMOS器件之间的间距。为了扩大这些器件的可微缩性，提出了一种创新的架构，称为叉型纳米片(Forksheet)器件。叉型纳米片可以被认为是纳米片的自然延伸。与纳米片相比，叉型纳米片的沟道由叉形栅极结构控制，这是通过在栅极图案化之前在NMOS和PMOS器件之间引入“介电墙”来实现的。该墙将NMOS栅沟槽与PMOS栅沟槽物理隔离，从而大幅减少了NMOS和PMOS的间距，使得叉型纳米片具有更佳的面积和性能的可微缩性。
然而，叉型纳米片的性能还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善叉型纳米片的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底；位于衬底上的第一纳米结构和第二纳米结构，所述第一纳米结构和第二纳米结构之间具有第一开口；位于部分第一开口内的隔离结构；位于衬底上的介质层，所述介质层位于部分第一开口内、部分第一纳米结构侧壁和部分第二纳米结构侧壁，所述介质层内具有第二开口，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口暴露出所述隔离结构。
可选的，所述第二开口还暴露出部分第一纳米结构侧壁和部分第二纳米结构侧壁；所述隔离结构位于所述第二开口的底部。
可选的，还包括：位于第二开口内的栅极结构。
可选的，还包括：位于部分第一纳米结构侧壁和部分第二纳米结构侧壁的第一隔离层，所述栅极结构位于所述第一隔离层上。
可选的，所述第一纳米结构包括若干第一纳米线，若干所述第一纳米线相互分立；所述第二纳米结构包括若干第二纳米线，若干所述第二纳米线相互分立。
可选的，所述隔离结构的材料与所述介质层的材料不同。
可选的，所述隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底；在衬底上形成初始第一纳米结构和初始第二纳米结构，所述初始第一纳米结构和初始第二纳米结构之间具有第一开口；在部分初始第一纳米结构上、部分初始第二纳米结构上和部分第一开口内形成伪栅极结构，所述伪栅极结构横跨所述初始第一纳米结构和初始第二纳米结构；在衬底上形成介质层，所述介质层位于所述伪栅极结构侧壁、初始第一纳米结构侧壁和初始第二纳米结构侧壁；去除所述伪栅极结构，在介质层内形成第二开口，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口底部暴露出部分所述第一开口；在所述第二开口底部暴露出的部分第一开口内形成隔离结构。
可选的，在所述第二开口底部暴露出的部分第一开口内形成隔离结构的方法包括：在部分所述第一开口内、初始第一纳米结构和初始第二纳米结构表面形成隔离材料层；去除初始第一纳米结构和初始第二纳米结构表面的隔离材料层，在部分所述第一开口内形成隔离结构。
可选的，形成所述隔离材料层的工艺包括原子层沉积工艺。
可选的，去除初始第一纳米结构和初始第二纳米结构表面的隔离材料层的工艺包括湿法刻蚀工艺。
可选的，所述隔离结构的材料与所述介质层的材料不同。
可选的，所述隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，所述初始第一纳米结构包括若干第一复合层，所述第一复合层包括第一纳米线和位于第一纳米线上的第一牺牲层；所述初始第二纳米结构包括若干第二复合层，所述第二复合层包括第二纳米线和位于第二纳米线上的第二牺牲层；所述第二开口还暴露出部分初始第一纳米结构侧壁和部分初始第二纳米结构侧壁。
可选的，所述初始第一纳米结构和初始第二纳米结构的形方法包括：在衬底上形成堆叠材料结构，所述堆叠材料结构包括若干纳米线材料层以及位于纳米线材料层上牺牲材料层的叠层；在堆叠材料结构上形成掩膜层，所述掩膜层暴露出部分牺牲材料层表面；以所述掩膜层为掩膜，去除部分所述堆叠材料结构，直至暴露出衬底表面，形成所述初始第一纳米结构和初始第二纳米结构。
可选的，在形成伪栅极结构之前，还包括：在初始第一纳米结构部分侧壁表面和初始第二纳米结构部分侧壁表面形成第一隔离层；所述伪栅极结构位于所述第一隔离层上。
可选的，形成隔离结构之后，去除所述第二开口暴露出的第一牺牲层和第二牺牲层，形成第一纳米结构和第二纳米结构，在相邻第一纳米线之间和相邻第二纳米线之间形成第四开口；在所述第二开口内和第四开口内形成栅极结构，所述栅极结构横跨所述隔离结构、第一纳米结构和第二纳米结构。
可选的，在形成伪栅极结构之前，还包括：在所述初始第一纳米结构表面和初始第二纳米结构表面形成保护层。
可选的，所述保护层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
可选的，形成隔离结构之后，还包括：去除所述保护层。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案中的半导体结构，所述栅极结构横跨所述隔离结构、第一纳米结构和第二纳米结构，在第一纳米结构和第二纳米结构的延伸方向上，所述栅极结构的宽度与所述隔离结构的宽度相同，从而使得所述隔离结构能够完全处于所述栅极结构的有效控制范围内，从而使得所述隔离结构的体积较小，从而避免了所述隔离结构体积较大时使得第一纳米结构两侧和第二纳米结构两侧发生应力不均衡的问题，进而提升了半导体结构的性能。
本发明技术方案中的半导体结构的形成方法，通过先在部分初始第一纳米结构上、部分初始第二纳米结构上和部分第一开口内形成伪栅极结构，然后在衬底上形成介质层，所述介质层位于所述伪栅极结构侧壁、初始第一纳米结构侧壁和初始第二纳米结构侧壁，再去除所述伪栅极结构，在介质层内形成第二开口，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口底部暴露出部分所述第一开口，最后再在第二开口底部暴露出的部分第一开口内形成隔离结构。所述方法先形成伪栅极结构，再去除伪栅极结构形成第二开口，所述第二开口底部暴露出部分所述第一开口，同时使得所述介质层位于部分第一开口内，然后在所述第二开口底部暴露出的部分第一开口内形成隔离结构，从而后续在第二开口内形成栅极结构时，所述隔离结构能够完全处于所述栅极结构的有效控制范围内，从而使得所述隔离结构的体积较小，从而避免了所述隔离结构体积较大时使得第一纳米结构两侧和第二纳米结构两侧发生应力不均衡的问题，进而提升了半导体结构的性能。
附图说明
图1至图3是一实施例中半导体结构的剖面结构示意图和俯视图；
图4至图15是本发明实施例中半导体结构形成过程的剖面结构示意图和俯视图。
具体实施方式
如背景技术所述，现有的叉型纳米片的性能还有待改善。现结合具体的实施例进行分析说明。
图1至图3是一实施例中半导体结构形成过程的剖面结构示意图和俯视图。
请参考图1，提供衬底100；在衬底100上形成堆叠结构，所述堆叠结构包括若干复合层，所述复合层包括初始纳米线(未图示)和位于初始纳米线上的初始牺牲层(未图示)；在堆叠结构内形成凹槽(未图示)，形成初始第一纳米结构和初始第二纳米结构，所述初始第一纳米结构包括若干第一纳米线101和位于第一纳米线101上的第一牺牲层102的复合层，所述初始第二纳米结构包括若干第二纳米线104和位于第二纳米线104上的第二牺牲层105的复合层；在凹槽内形成隔离结构103；在部分所述初始第一纳米结构侧壁和初始第二纳米结构侧壁形成隔离层106。
请参考图2和图3，图2为图3沿剖面线AA’方向的剖面结构示意图，图3为图2省略介质层的俯视图，在衬底上形成伪栅极结构(未图示)，所述伪栅极结构横跨所述隔离结构103、初始第一纳米结构和初始第二纳米结构；在衬底上形成介质层(未图示)，所述介质层位于所述伪栅极结构侧壁；去除所述伪栅极结构，在介质层内形成初始栅极开口(未图示)，形成第一纳米结构和第二纳米结构；去除所述初始栅极开口暴露出的第一牺牲层102和第二牺牲层105，形成栅极开口(未图示)；在栅极开口内形成栅极结构107。
在形成所述半导体结构的过程中，先在堆叠结构内形成隔离结构103，再在所述隔离结构103上、初始第一纳米结构上和初始第二纳米结构上形成伪栅极结构，然后再采用后栅工艺形成所述栅极结构107。由于先形成所述隔离结构103，从而所述隔离结构103的尺寸较大，以便后续形成横跨所述隔离结构103、第一纳米结构和第二纳米结构的栅极结构107时，所述栅极结构107能够覆盖在所述隔离结构103表面，从而使得栅极107控制的第一纳米结构和第二纳米结构能够实现电隔离。
然而，所述隔离结构103的材料通常选用介电常数较高的材料，例如氮化硅，以阻止后续第一纳米结构和第二纳米结构形成的器件的电迁移；此外，所述隔离结构103的材料也需要与介质层的材料不同，以避免在后段制程中对介质层进行刻蚀时，所述刻蚀工艺对所述隔离结构103造成损伤。因此，所述隔离结构103与所述介质层的材料的热膨胀系数不同，在没有被栅极结构107覆盖的区域，所述隔离结构103和介质层位于第一纳米结构两侧，所述隔离结构103和介质层位于第二纳米结构两侧，因此所述第一纳米结构两侧和第二纳米结构两侧的应力不均衡，进而使得所述第一纳米结构和第二纳米结构发生弯曲变形的情况，影响了所述半导体结构的性能。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的性能，通过先在部分初始第一纳米结构上、部分初始第二纳米结构上和部分第一开口内形成伪栅极结构，然后在衬底上形成介质层，所述介质层位于所述伪栅极结构侧壁、初始第一纳米结构侧壁和初始第二纳米结构侧壁，再去除所述伪栅极结构，在介质层内形成第二开口，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口底部暴露出部分所述第一开口，最后再在第二开口底部暴露出的部分第一开口内形成隔离结构。所述方法先形成伪栅极结构，再去除伪栅极结构形成第二开口，所述第二开口底部暴露出部分所述第一开口，然后在所述第二开口底部暴露出的部分第一开口内形成隔离结构，从而后续在第二开口内形成栅极结构时，所述隔离结构能够完全处于所述栅极结构的有效控制范围内，从而使得所述隔离结构的体积较小，从而避免了所述隔离结构体积较大时使得第一纳米结构两侧和第二纳米结构两侧发生应力不均衡的问题，进而提升了半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图15是本发明实施例中半导体结构形成过程的剖面结构示意图和俯视图。
请参考图4，提供衬底200。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗(GOI)。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图5，在衬底200上形成初始第一纳米结构和初始第二纳米结构，所述初始第一纳米结构和初始第二纳米结构之间具有第一开口205。
所述初始第一纳米结构包括若干第一复合层，所述第一复合层包括第一纳米线201和位于第一纳米线201上的第一牺牲层202。
所述初始第二纳米结构包括若干第二复合层，所述第二复合层包括第二纳米线203和位于第二纳米线203上的第二牺牲层204。
所述初始第一纳米结构和初始第二纳米结构的形方法包括：在衬底200上形成堆叠材料结构(未图示)，所述堆叠材料结构包括若干纳米线材料层(未图示)以及位于纳米线材料层上牺牲材料层(未图示)的叠层；在堆叠材料结构上形成掩膜层(未图示)，所述掩膜层暴露出部分牺牲材料层表面；以所述掩膜层为掩膜，去除部分所述堆叠材料结构，直至暴露出衬底200表面，形成所述初始第一纳米结构、初始第二纳米结构和第一开口205。
请参考图6，在所述初始第一纳米结构表面和初始第二纳米结构表面形成保护层206。
所述保护层206能够保护所述初始第一纳米结构表面和初始第二纳米结构表面，避免所述初始第一纳米结构和初始第二纳米结构在后续的工艺过程中受到损伤。
所述保护层206的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。形成所述保护层206的工艺包括化学气相沉积工艺或原子层沉积工艺。
在本实施例中，所述保护层206的材料包括氮化硅；形成所述保护层206的工艺包括原子层沉积工艺，所述原子层沉积工艺能够形成结构致密且厚度较薄的保护层206。
在其它实施例中，能够不形成所述保护层。
请继续参考图6，在形成保护层206之后，在初始第一纳米结构部分侧壁表面和初始第二纳米结构部分侧壁表面形成第一隔离层207。
所述第一隔离层207的形成方法包括：在衬底200上形成隔离材料层(未图示)；平坦化所述隔离材料层，直至暴露出保护层206表面，形成初始隔离结构(未图示)；回刻蚀所述初始隔离结构，形成所述第一隔离层207。
所述第一隔离层207的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述第一隔离层207的材料包括氧化硅。
第一隔离层207暴露出所述第一牺牲层202和第二牺牲层204侧壁表面，避免后续去除第一牺牲层202和第二牺牲层204时，所述第一隔离层207对所述去除工艺造成阻挡。
请参考图7和8，图7为图8沿剖面线BB’方向的剖面结构示意图，图8为图7的俯视图，在部分初始第一纳米结构上、部分初始第二纳米结构上和部分第一开口205内形成伪栅极结构208，所述伪栅极结构208横跨所述初始第一纳米结构和初始第二纳米结构，所述伪栅极结构208位于所述第一隔离层207上。
所述伪栅极结构208包括伪栅介质层(未图示)和位于伪栅介质层上的伪栅极层(未图示)。所述伪栅介质层的材料包括氧化硅或低K(K小于3.9)材料；所述伪栅极层的材料包括多晶硅。
所述伪栅极结构208的形成方法为本领域通用工艺手段，在此不再赘述。
请参考图9，图9为在图8基础上的示意图，在衬底200上形成介质层209，所述介质层209位于所述伪栅极结构208侧壁、初始第一纳米结构侧壁和初始第二纳米结构侧壁。
先在部分初始第一纳米结构上、部分初始第二纳米结构上和部分第一开口205内形成伪栅极结构，然后在衬底200上形成介质层209，所述介质层209位于所述伪栅极结构208侧壁、初始第一纳米结构侧壁和初始第二纳米结构侧壁，从而所述介质层209也位于部分所述第一开口205内，从而后续去除所述伪栅极结构形成第二开口，所述第二开口底部暴露出部分所述第一开口，然后在所述第二开口底部暴露出的部分第一开口内形成隔离结构，从而后续在第二开口内形成栅极结构时，所述隔离结构能够完全处于所述栅极结构的有效控制范围内，从而使得所述隔离结构的体积较小，从而避免了所述隔离结构体积较大时使得第一纳米结构两侧和第二纳米结构两侧发生应力不均衡的问题。
所述介质层209的形成方法包括：在衬底200上、伪栅极结构208侧壁、初始第一纳米结构侧壁和初始第二纳米结构侧壁形成介质材料层(未图示)；平坦化所述介质材料层，直至暴露出伪栅极结构208顶部表面，形成所述介质层209。
所述介质层209的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述介质层209的材料包括氧化硅。
请参考图10和图11，图10为图11沿剖面线CC’方向的剖面结构示意图，图11为图10的俯视图，去除所述伪栅极结构208，在介质层209内形成第二开口210，所述第二开口210的延伸方向垂直于所述第一开口205的延伸方向，所述第二开口210底部暴露出部分所述第一开口205。
所述第二开口210还暴露出部分初始第一纳米结构侧壁和部分初始第二纳米结构侧壁。
去除所述伪栅极结构208的工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一种或多种的组合。
请参考图12和图13，图12为图13沿剖面线DD’方向的剖面结构示意图，图13为图12的俯视图，在所述第二开口210底部暴露出的部分第一开口205内形成隔离结构211。
在所述第二开口210底部暴露出的部分第一开口205内形成隔离结构211的方法包括：在部分所述第一开口205内、初始第一纳米结构表面、初始第二纳米结构表面和介质层209表面形成隔离材料层(未图示)；去除初始第一纳米结构表面、初始第二纳米结构表面和介质层209表面的隔离材料层，在部分所述第一开口205内形成隔离结构211。
形成所述隔离材料层的工艺包括原子层沉积工艺或化学气相沉积工艺。
在本实施例中，形成所述隔离材料层的工艺包括原子层沉积工艺。
去除初始第一纳米结构和初始第二纳米结构表面的隔离材料层的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺。
所述隔离结构211的材料与所述介质层209的材料不同，从而在去除初始第一纳米结构表面、初始第二纳米结构表面和介质层209表面的隔离材料层时，所述刻蚀工艺对介质层209的损伤较小。
所述隔离结构211的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。在本实施例中，所述隔离结构211的材料包括氮化硅。
至此，形成的隔离结构211，在初始第一纳米结构和初始第二纳米结构的延伸方向上，所述隔离结构211的宽度与所述伪栅极结构209的宽度相同，后续在第二开口210内形成栅极结构后，所述栅极结构的宽度与所述隔离结构的宽度相同，从而使得所述隔离结构能够完全处于所述栅极结构的有效控制范围内，从而使得所述隔离结构的体积较小，从而避免了所述隔离结构体积较大时使得第一纳米结构两侧和第二纳米结构两侧发生应力不均衡的问题，进而提升了半导体结构的性能。
请继续参考图12和图13，形成隔离结构211之后，去除所述第二开口210暴露出的保护层206。
去除所述保护层206的工艺包括湿法刻蚀工艺或各向同性干法刻蚀工艺。
请参考图14和图15，图14为图15沿剖面线EE’方向的剖面结构示意图，图15为图14的俯视图，去除所述保护层206之后，去除所述第二开口210暴露出的第一牺牲层202和第二牺牲层204，形成第一纳米结构和第二纳米结构，在相邻第一纳米线201之间和相邻第二纳米线203之间形成第四开口(未图示)；在所述第二开口210内和第四开口内形成栅极结构212，所述栅极结构212横跨所述隔离结构211、第一纳米结构和第二纳米结构。
所述栅极结构212包括：栅介质层(未图示)和位于栅介质层上的栅极层(未图示)。在本实施例中，所述栅极结构212还包括功函数层(未图示)，所述功函数层位于所述栅介质层和栅极层之间。
所述栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述栅极层的材料包括金属，所述金属包括钨；所述功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。
相应地，本发明实施例还提供一种半导体结构，请继续参考图14和图15，包括：
衬底200；
位于衬底200上的第一纳米结构和第二纳米结构，所述第一纳米结构和第二纳米结构之间具有第一开口(未图示)；
位于部分第一开口内的隔离结构211；
位于衬底200上的介质层209，所述介质层209位于部分第一开口内、部分第一纳米结构侧壁和部分第二纳米结构侧壁，所述介质层209内具有第二开口(未图示)，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口暴露出所述隔离结构211。
在本实施例中，所述第二开口还暴露出部分第一纳米结构侧壁和部分第二纳米结构侧壁；所述隔离结构211位于所述第二开口的底部。
在本实施例中，还包括：位于第二开口内的栅极结构212。
在本实施例中，还包括：位于部分第一纳米结构侧壁和部分第二纳米结构侧壁的第一隔离层207，所述栅极结构212位于所述第一隔离层207上。
在本实施例中，所述第一纳米结构包括若干第一纳米线201，若干所述第一纳米线201相互分立；所述第二纳米结构包括若干第二纳米线203，若干所述第二纳米线203相互分立。
在本实施例中，所述隔离结构211的材料与所述介质层的材料不同。
在本实施例中，所述隔离结构211的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
所述半导体结构，所述栅极结构212横跨所述隔离结构211、第一纳米结构和第二纳米结构，在第一纳米结构和第二纳米结构的延伸方向上，所述栅极结构212的宽度与所述隔离结构211的宽度相同，从而使得所述隔离结构211能够完全处于所述栅极结构212的有效控制范围内，从而使得所述隔离结构211的体积较小，从而避免了所述隔离结构211体积较大时使得第一纳米结构两侧和第二纳米结构两侧发生应力不均衡的问题，进而提升了半导体结构的性能。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种半导体结构，其特征在于，包括：
衬底；
位于衬底上的第一纳米结构和第二纳米结构，所述第一纳米结构和第二纳米结构之间具有第一开口；
位于部分第一开口内的隔离结构；
位于衬底上的介质层，所述介质层位于部分第一开口内、部分第一纳米结构侧壁和部分第二纳米结构侧壁，所述介质层内具有第二开口，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口暴露出所述隔离结构。
2.如权利要求1所述的半导体结构，其特征在于，所述第二开口还暴露出部分第一纳米结构侧壁和部分第二纳米结构侧壁；所述隔离结构位于所述第二开口的底部。
3.如权利要求2所述的半导体结构，其特征在于，还包括：位于第二开口内的栅极结构。
4.如权利要求3所述的半导体结构，其特征在于，还包括：位于部分第一纳米结构侧壁和部分第二纳米结构侧壁的第一隔离层，所述栅极结构位于所述第一隔离层上。
5.如权利要求1所述的半导体结构，其特征在于，所述第一纳米结构包括若干第一纳米线，若干所述第一纳米线相互分立；所述第二纳米结构包括若干第二纳米线，若干所述第二纳米线相互分立。
6.如权利要求1所述的半导体结构，其特征在于，所述隔离结构的材料与所述介质层的材料不同。
7.如权利要求6所述的半导体结构，其特征在于，所述隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
8.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在衬底上形成初始第一纳米结构和初始第二纳米结构，所述初始第一纳米结构和初始第二纳米结构之间具有第一开口；
在部分初始第一纳米结构上、部分初始第二纳米结构上和部分第一开口内形成伪栅极结构，所述伪栅极结构横跨所述初始第一纳米结构和初始第二纳米结构；
在衬底上形成介质层，所述介质层位于所述伪栅极结构侧壁、初始第一纳米结构侧壁和初始第二纳米结构侧壁；
去除所述伪栅极结构，在介质层内形成第二开口，所述第二开口的延伸方向垂直于所述第一开口的延伸方向，所述第二开口底部暴露出部分所述第一开口；
在所述第二开口底部暴露出的部分第一开口内形成隔离结构。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，在所述第二开口底部暴露出的部分第一开口内形成隔离结构的方法包括：在部分所述第一开口内、初始第一纳米结构和初始第二纳米结构表面形成隔离材料层；去除初始第一纳米结构和初始第二纳米结构表面的隔离材料层，在部分所述第一开口内形成隔离结构。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述隔离材料层的工艺包括原子层沉积工艺。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，去除初始第一纳米结构和初始第二纳米结构表面的隔离材料层的工艺包括湿法刻蚀工艺。
12.如权利要求8所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料与所述介质层的材料不同。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述隔离结构的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
14.如权利要求8所述的半导体结构的形成方法，其特征在于，所述初始第一纳米结构包括若干第一复合层，所述第一复合层包括第一纳米线和位于第一纳米线上的第一牺牲层；所述初始第二纳米结构包括若干第二复合层，所述第二复合层包括第二纳米线和位于第二纳米线上的第二牺牲层；所述第二开口还暴露出部分初始第一纳米结构侧壁和部分初始第二纳米结构侧壁。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述初始第一纳米结构和初始第二纳米结构的形方法包括：在衬底上形成堆叠材料结构，所述堆叠材料结构包括若干纳米线材料层以及位于纳米线材料层上牺牲材料层的叠层；在堆叠材料结构上形成掩膜层，所述掩膜层暴露出部分牺牲材料层表面；以所述掩膜层为掩膜，去除部分所述堆叠材料结构，直至暴露出衬底表面，形成所述初始第一纳米结构和初始第二纳米结构。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，在形成伪栅极结构之前，还包括：在初始第一纳米结构部分侧壁表面和初始第二纳米结构部分侧壁表面形成第一隔离层；所述伪栅极结构位于所述第一隔离层上。
17.如权利要求14所述的半导体结构的形成方法，其特征在于，形成隔离结构之后，去除所述第二开口暴露出的第一牺牲层和第二牺牲层，形成第一纳米结构和第二纳米结构，在相邻第一纳米线之间和相邻第二纳米线之间形成第四开口；在所述第二开口内和第四开口内形成栅极结构，所述栅极结构横跨所述隔离结构、第一纳米结构和第二纳米结构。
18.如权利要求8所述的半导体结构的形成方法，其特征在于，在形成伪栅极结构之前，还包括：在所述初始第一纳米结构表面和初始第二纳米结构表面形成保护层。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述保护层的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，形成隔离结构之后，还包括：去除所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010525162.2A CN113782602B (zh) | 2020-06-10 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010525162.2A CN113782602B (zh) | 2020-06-10 | 半导体结构及半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113782602A true CN113782602A (zh) | 2021-12-10 |
| CN113782602B CN113782602B (zh) | 2024-10-22 |
Family
ID=
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102301480A (zh) * | 2009-02-17 | 2011-12-28 | 国际商业机器公司 | 纳米线网格器件及其制备方法 |
| US20140367762A1 (en) * | 2013-04-01 | 2014-12-18 | Sandisk Technologies Inc. | Method of forming an active area with floating gate negative offset profile in fg nand memory |
| US10103238B1 (en) * | 2017-07-18 | 2018-10-16 | Globalfoundries Inc. | Nanosheet field-effect transistor with full dielectric isolation |
| US20190355851A1 (en) * | 2018-05-15 | 2019-11-21 | International Business Machines Corporation | Enabling residue free gap fill between nanosheets |
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102301480A (zh) * | 2009-02-17 | 2011-12-28 | 国际商业机器公司 | 纳米线网格器件及其制备方法 |
| US20140367762A1 (en) * | 2013-04-01 | 2014-12-18 | Sandisk Technologies Inc. | Method of forming an active area with floating gate negative offset profile in fg nand memory |
| US10103238B1 (en) * | 2017-07-18 | 2018-10-16 | Globalfoundries Inc. | Nanosheet field-effect transistor with full dielectric isolation |
| US20190355851A1 (en) * | 2018-05-15 | 2019-11-21 | International Business Machines Corporation | Enabling residue free gap fill between nanosheets |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI684280B (zh) | 形成具有源極-汲極區之介電隔離之奈米片電晶體的方法及相關結構 | |
| US11758736B2 (en) | Ferroelectric random access memory devices and methods | |
| US20240128265A1 (en) | Semiconductor structure and method of forming semiconductor structure | |
| CN108695382B (zh) | 半导体装置及其制造方法 | |
| US20230299159A1 (en) | Semiconductor Devices and Methods | |
| TW202221847A (zh) | 半導體裝置結構 | |
| CN113675089B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113675141B (zh) | 半导体结构及其形成方法 | |
| CN113782602B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN110838446A (zh) | 半导体装置的制造方法 | |
| CN113782602A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113690313A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN114792656A (zh) | 半导体结构的形成方法 | |
| CN113809175A (zh) | 半导体结构及半导体结构的形成方法 | |
| US20240120398A1 (en) | Semiconductor device and fabrication method thereof | |
| US20240234541A9 (en) | Semiconductor device and method for manufacturing the same | |
| CN113838753A (zh) | 半导体结构的形成方法 | |
| CN115036370A (zh) | 半导体结构及其形成方法 | |
| CN116053275A (zh) | 半导体结构及其形成方法 | |
| CN117913122A (zh) | 一种半导体器件及其制造方法 | |
| CN114188276A (zh) | 半导体结构的形成方法 | |
| CN117897819A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN118366994A (zh) | 一种半导体器件及其制造方法 | |
| CN118352362A (zh) | 一种半导体器件及其制造方法 | |
| CN118366995A (zh) | 一种半导体器件及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant |