CN103563080B - 具有嵌入的栅电极的自对准碳电子装置 - Google Patents

具有嵌入的栅电极的自对准碳电子装置 Download PDF

Info

Publication number
CN103563080B
CN103563080B CN201280024107.9A CN201280024107A CN103563080B CN 103563080 B CN103563080 B CN 103563080B CN 201280024107 A CN201280024107 A CN 201280024107A CN 103563080 B CN103563080 B CN 103563080B
Authority
CN
China
Prior art keywords
layer
carbon
dielectric
lamination
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280024107.9A
Other languages
English (en)
Other versions
CN103563080A (zh
Inventor
郭德超
汉述仁
K·K·H·黄
袁骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103563080A publication Critical patent/CN103563080A/zh
Application granted granted Critical
Publication of CN103563080B publication Critical patent/CN103563080B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66515—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned selective metal deposition simultaneously on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种器件及器件制造方法包括在电介质衬底中形成（202）掩埋栅电极以及对在所述掩埋栅电极之上的包括高介电常数层、基于碳的半导电层和保护层的叠层进行构图（212）。对形成在所述叠层之上的隔离电介质层进行开口（216）以在与所述叠层相邻的区域中界定凹部。蚀刻所述凹部（218）以形成腔并且去除所述高介电常数层的一部分以在所述掩埋栅电极的相反侧暴露所述基于碳的半导电层。在所述腔中沉积导电材料（224）以形成自对准的源极区和漏极区。

Description

具有嵌入的栅电极的自对准碳电子装置
技术领域
本发明涉及电子器件，更具体地，涉及具有自对准有源区的器件和制造方法。
背景技术
半导体工业已经能够通过制作不断减小的器件来提高电子系统的性能。然而，这种途径已经遇到了技术限制，这些技术限制导致产生替代的器件设计和技术。一种技术包括碳纳米管（CNT）、以及更近来的石墨烯层和纳米带（nanoribbon）的使用。基于半导体纳米管和石墨烯纳米带的场效应晶体管可以用作高性能器件。
场效应晶体管的制造可以包括连接到两个金属电极的单壁碳纳米管。通过向栅电极施加电压，纳米管可以从导电状态切换到绝缘状态。然而，基于碳的晶体管器件常常遭受碳材料与高介电常数（高k）绝缘材料之间的粘附问题。在常常既包括碳导体也包括高k材料的栅极结构的形成中，特别关心这一点。此外，晶体管设计遭受对准问题，对准问题对于未来设计而言成为减小节点尺寸的障碍。
发明内容
一种器件及器件制造方法包括在电介质衬底中形成掩埋栅电极以及对在所述掩埋栅电极之上的包括高介电常数层、基于碳的层和保护层的叠层进行构图。对形成在所述叠层之上的隔离电介质层进行开口以在与所述叠层相邻的区域中界定凹部。蚀刻所述凹部以形成腔并且去除所述高介电常数层的一部分以在所述掩埋栅电极的相反侧暴露所述基于碳的层。在所述腔中沉积导电材料以形成自对准的源极区和漏极区。
一种器件制造方法，包括：形成穿过衬底的第一电介质材料并进入该衬底的第二电介质材料中的凹部；在所述凹部中形成电介质间隔物（spacer）；在所述凹部中的所述间隔物之上沉积栅电极导体；对所述栅电极导体和所述电介质间隔物进行平面化以去除所述凹部上方的过量材料，从而在所述衬底中形成掩埋栅电极；形成包括高介电常数层、基于碳的层和保护层的叠层；采用光刻工艺形成蚀刻掩膜并且蚀刻所述叠层，以将所述叠层的一部分设置在所述掩埋栅电极之上；对形成在所述叠层之上的隔离电介质层进行开口以在与所述叠层相邻的区域中界定凹部；蚀刻所述凹部以形成腔并且去除所述高介电常数层的一部分以在所述掩埋栅电极的相反侧暴露所述基于碳的层；以及通过采用原子层沉积来形成与所述基于碳的半导电层接触的导电材料，在所述腔中沉积所述导电材料以形成自对准的源极区和漏极区。
一种晶体管器件包括电介质衬底，该电介质衬底包括形成在第二电介质层上的第一电介质层。在所述电介质衬底中形成掩埋栅电极，以及在所述掩埋栅电极之上形成包括高介电常数层、基于碳的层和保护层的叠层。隔离电介质层在与所述叠层相邻的区域中界定凹部，所述凹部延伸穿过所述第一电介质层向下到达所述第二电介质层。在所述第一电介质层中所述掩埋栅电极的相反侧形成与所述凹部相关联的腔。自对准的源极导体和漏极导体形成在所述腔中且与面对所述腔的所述基于碳的层的暴露部分接触。
从对其示例性实施例的以下详细描述中，这些和其它特征及优点将变得显而易见，所述详细描述将结合附图阅读。
附图说明
本公开将参考以下附图在优选实施例的以下描述中提供细节，其中：
图1是根据一个实施例的具有两个电介质层的电介质衬底的横截面视图；
图2是根据一个实施例的、使得凹部形成在所述两个电介质层中的图1的电介质衬底的横截面视图；
图3是根据一个实施例的、使得间隔物电介质形成在所述凹部中的图2的电介质衬底的横截面视图；
图4是根据一个实施例的、使得导电材料形成在所述凹部内的所述间隔物电介质中的图3的电介质衬底的横截面视图；
图5是根据一个实施例的、使得所述导电材料和所述间隔物电介质被平面化而形成掩埋的/底部栅电极的图4的电介质衬底的横截面视图；
图6是根据一个实施例的、使得高k电介质层、基于碳的半导体层和盖/保护层在所述掩埋栅电极上在叠层中被构图的图5的电介质衬底的横截面视图；
图7是根据一个实施例的、使得隔离电介质层在晶体管区域（在所述叠层上）之上被开口的图6的电介质衬底的横截面视图；
图8是根据一个实施例的、使得腔形成在所述掩埋栅电极的相反侧的图7的电介质衬底的横截面视图；
图9是根据一个实施例的、具有可选的高k电介质回填层（refilllayer）以减小所述基于碳的层下方的底切（undercut）的图8的电介质衬底的横截面视图；
图10是根据一个实施例的、使得源/漏导体形成在与所述基于碳的层自对准的腔中的图8的电介质衬底的横截面视图；
图11是根据一个实施例的、使得自对准的源极区/漏极区形成在所述腔中的图10的电介质衬底的横截面视图；
图12是示出根据本发明原理的具有自对准的源极区和漏极区的基于碳的晶体管的制造方法的框图/流程图。
具体实施方式
根据本发明的原理，提供了允许在高介电常数材料与基于碳的场效应材料之间形成界面的示例性制造方法和器件设计。此外，所述方法和器件结构提供了在采用底栅的设计中尤其有用的自对准的源极区和漏极区。源和漏极区的自对准性质提高了可靠性并且实现了可缩放性（scalability），因为自对准将是未来设计代中减小器件尺寸的重要因素。
在一个实施例中，底部电极被形成为具有形成在栅极导体上的栅极电介质。在栅极电介质上形成基于碳的层，并且在该基于碳的层上形成盖层。在栅极导体之上对所述基于碳的层、栅极电介质层和盖层进行构图。在所述栅极结构的侧面形成腔。在所述栅极结构的侧面的腔中形成源极区和漏极区。所述腔与所述栅极结构自对准，使得当在所述腔中形成金属/导电材料时，所述源极区和漏极区相对于彼此正确地对准，并且相对于所述基于碳的材料和所述栅极结构正确地对准。
在下面的描述中，阐述了大量的特定细节，例如具体的结构、部件、材料、尺寸、处理步骤和技术，以便提供对本发明原理的彻底理解。然而，本领域普通技术人员将理解，这些特点细节是说示例性的，不应当被认为是限制性的。
将理解，当诸如层、区域或衬底的要素被称为在另一要素“上”或“之上”时，它可以直接在该另一要素上，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“上”或者“之上”时，不存在中间要素。还应当理解，当一个要素被称为“连接”或“耦合”到另一个要素时，它可以被直接连接或耦合到该另一要素，或者可以存在中间要素。相反，当一个要素被称为“直接连接”或“直接耦合”到另一要素时，不存在中间要素。
还应当理解，将用晶片或衬底上的给定示例性架构来描述本发明；然而，其它架构、结构、衬底材料以及工艺特征和步骤可以在本发明的范围内变化。
此处描述的电路或结构可以是集成电路芯片设计的一部分。芯片设计可以在图形计算机编程语言中产生，并且被存储在计算机存储介质（例如盘、带、物理硬盘驱动器、或诸如存储访问网络（StorageAccessNetwork）的虚拟硬盘驱动器）中。如果设计者不制造芯片或者用于制造芯片的光刻掩模，则设计者可以直接或间接将所产生的设计通过物理手段（例如，通过提供一份存储有该设计的存储介质）或电子地（例如通过互联网）传送到这种实体。然后，所存储的设计可以被转换成适当的格式（例如，GDSII），以制造光刻掩模，光刻掩模典型地包含要形成在晶片上的多份所讨论的芯片设计。光刻掩模可用于限定晶片（和/或其上的层）的要蚀刻的或者要处理的区域。
此处描述的方法可以用于制造集成电路芯片。所得到的集成电路芯片可以以原始晶片的形式（即，作为具有多个未封装的芯片的单个晶片）、作为裸管芯或者以封装的形式由制造商分配。在后一种情况下，芯片被安装在单芯片封装体（例如塑料载体，具有固定到母板或其它更高级别的载体上的引线）中或者被安装在多芯片封装体（例如，具有表面互连或掩埋互连、或者具有表面互连和掩埋互连二者的陶瓷载体）中。在任何一种情况下，所述芯片然后可以作为（a）诸如母板的中间产品或（b）最终产品的一部分，与其它芯片、分立电路元件和/或其它信号处理装置集成。所述最终产品可以是包括集成电路芯片的任何产品，范围从玩具和其它低端应用到具有显示器、键盘或其它输入装置以及中央处理器的高级计算机产品。
还应当注意，在一些备选实施方式中，图的框中标注的功能可能不按图中标注的顺序发生。例如，连续示出的两个框实际上可以基本上同时被执行，或者这些框有时可以以相反的顺序被执行，这取决于所涉及的功能。
现在参考附图，在图中相似的标号代表相同或相似的部件，并且首先参考图1，衬底100包括两个层102和104。层102和104优选是电介质层并且能够相对于彼此被选择性蚀刻。在一个实施例中，层102和104包括氧化物和氮化物，并且更具体地，氧化硅和氮化硅，但可以采用例如有机电介质等的其它电介质材料。在所描述的实施例中，层102包括氮化物且层104包括氧化物。
应当理解，层102和104可以形成在衬底106上或其它支撑结构上。衬底106可以包括半导电材料、绝缘材料、导电材料、由这些材料制成的器件或结构、或其任何组合。当衬底106由半导电材料构成时，可以使用诸如Si、SiGe、SiGeC、SiC、Ge合金、GaAs、InAs、InP和其它III/V或II/VI化合物半导体的任何半导体，或者可以采用有机半导体。衬底106也可以是包括适于高速辊到辊处理的器件的柔性衬底。除了所列出的这些类型的半导电材料，衬底106也可以是层叠的半导体，诸如，例如Si/SiGe、Si/SiC、绝缘体上硅（SOI）或者绝缘体上硅锗（SGOI）。这些半导体材料可以形成器件或多个器件或多个结构，所述器件或结构可以是分立的或互连的。这些器件和器件结构可以用于计算、传输、存储或显示信息，例如是逻辑器件、存储器件、开关或显示器件。
当衬底106是电绝缘材料时，该绝缘材料可以是有机绝缘体、无机绝缘体或者包含多层的它们的组合。这些电绝缘材料可以是器件或多个器件或多个结构的一部分，所述器件或结构可以是分立的或互连的。这些器件和结构可以用于逻辑应用或存储应用。
当衬底106是导电材料时，该衬底可以包括例如多晶硅、元素金属、包含至少一种元素金属的合金、金属硅化物、金属氮化物或者包含多层的它们的组合。
参考图2，将凹部108形成为穿过层104并且进入层102中预定深度。所述预定深度被确定为足够形成底栅电极，这将在稍后的步骤中描述。可以通过在层104之上施加抗蚀剂（未示出）、将所述抗蚀剂暴露于辐射并且显影所述抗蚀剂材料以在将形成凹部（多个凹部）108的区域开口，来形成凹部108。
使用光刻方法（掩模等）对抗蚀剂进行构图。在曝光和曝光后烘烤之后，使用适当的显影剂将潜像或图形显影成浮雕像或图形，所述显影剂通常是水基溶液，诸如例如0.26N的四甲基氢氧化铵（TMAH）溶液。然后将剩余抗蚀剂图形用作蚀刻步骤的掩膜。所述蚀刻优选包括能够蚀刻层104和102二者的材料的反应离子蚀刻。或者，可以改变蚀刻剂以接连蚀刻层102和104二者。
参考图3，在层104上和凹部108中保形地（conformally）沉积电介质间隔物层110。沉积工艺可以包括化学气相沉积工艺或其它能够保形地沉积层110的工艺。电介质层110可以包括氮化硅层，但也可以采用其它电介质材料。
参考图4，在凹部108中和层110之上沉积导电层112。导电层112可以包括铜、铝、钨、钛、掺杂的多晶硅或任何其它有用导电材料、或其合金/组合。导电层112可以使用化学气相沉积（CVD）或其它沉积技术沉积。
参考图5，执行平面化工艺以从层110顶上去除导电层112的过多导电材料，以及从层104顶上去除层110。这留下了形成底栅电极114的导电材料，所述底栅电极114在侧壁和底部被电介质间隔物115包围。所述平面化工艺可以包括化学机械抛光（CMP）或湿法或干法蚀刻工艺，其可以分阶段地进行以去除导电层112和电介质层110的适当部分而对其它层和结构没有显著损伤。
参考图6，将高介电常数（高k）层116形成在层104的表面之上以及底栅电极114和间隔物115之上。高k层116优选包括约3.6或更大的介电常数。介电常数是材料能够保持多少电荷的度量。不同的材料类似地具有不同的保持电荷的能力。空气是该常数的参考点并具有为1的“k”。层116的高k材料可以包括例如二氧化铪（HfO2）、二氧化锆（ZrO2）和二氧化钛（TiO2）或其它适当的材料。
在高k电介质层116上形成基于碳的层118。通过在高k层116上形成基于碳的层118作为毯式沉积物，这些材料之间粘附性的缺乏被减轻并且变得不那么是问题。实际上，根据本发明原理，即使层118与116之间的粘附性未完全实现，所得到的晶体管器件仍是可用的并且可以在规格内起作用。基于碳的层118可以包括碳纳米管、碳纳米带、石墨烯或其它半导电元素材料或场效应材料。碳纳米管可以包括单层或多层结构。
尽管用于制造碳纳米管的技术可以包括电弧放电，但激光烧蚀和高压一氧化碳（HiPco）-化学气相沉积（CVD）和等离子体增强CVD是优选的方法。在CVD期间，形成金属催化剂颗粒层，最常用的是镍、钴、铁或组合。金属纳米颗粒也可以通过例如包括氧化物或氧化物固溶体的还原而产生。待生长的纳米管的直径与金属颗粒的尺寸有关。这可以通过金属的构图（或掩蔽）沉积、退火或通过金属层的等离子体蚀刻而被控制。
在一个实施例中，衬底层被加热到约700℃。为了开始纳米管的生长，向反应器中提供两种气体。这些可以包括处理气体（诸如，例如，氨气、氮气或氢气）和含碳气体（诸如，例如，乙炔、乙烯、乙醇或甲烷）。纳米管在金属催化剂的位置处生长。含碳气体在催化剂颗粒的表面处被分裂开，并且碳被输运到颗粒的边缘，在所述边缘处碳形成纳米管。在生长工艺期间催化剂颗粒可以停留在正在生长的纳米管的尖端或者保留在纳米管基部，这取决于催化剂颗粒与衬底之间的粘附性。
在一种CVD方法中，金属纳米颗粒与诸如MgO或Al2O3的催化剂支撑物混合，以增加表面积，来获得碳原料与金属颗粒的催化反应的更高产率。如果通过在生长工艺（PECVD）期间施加强电场产生等离子体，则纳米管将按照电场的方向生长。
一旦形成基于碳的层118，则在基于碳的层118之上沉积保护层120。保护层120可以包括任何适当的电介质层。在一个实施例中，保护层120包含允许层104和层124（图7）的蚀刻的电介质材料，例如SiN，但也可以采用有机电介质、SiC、SiON等。
在保护层120上形成抗蚀剂层（未示出）。抗蚀剂层通过光刻掩模被暴露于辐射并且被显影以提供构图的掩膜（未示出）。在本领域中光刻处理步骤是已知的。采用该掩膜来蚀刻穿过保护层120、基于碳的层118和高k电介质层116，以形成叠层122，该叠层122在底栅电极114和间隔物115之上延伸并且延伸超出它们。基于碳的层118形成晶体管器件的沟道区，所述晶体管器件将如下文所述地完成。
参考图7，在叠层122之上以及层104之上沉积隔离电介质层124。电介质层124可以是任何电介质材料，但是应当允许相对于保护层122和层104选择性蚀刻。
电介质层124可以利用诸如例如下述的常规沉积工艺形成：化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、原子层沉积（ALD）、化学溶液沉积（例如旋涂）、或蒸镀。电介质层124可以包括任何合适的电介质盖层材料，诸如例如，SiC、SiN、SiO2、掺碳的氧化物、掺氮和氢的碳化硅SiC(N,H)或者它们的多层。在一个实施例中，层124包括SiN，但可以采用其它电介质材料。
在叠层122之上以及区域126和128中对电介质层124开口，这将变成用于形成待形成的晶体管器件的源极区和漏极区的位置。使用光刻形成的抗蚀剂掩膜或其它层来对电介质层124进行开口。可以采用诸如反应离子蚀刻（RIE）的蚀刻工艺来向下蚀刻到保护层120和层104，如所示出的。
参考图8，进行RIE处理以将凹部126和128中的层104蚀刻掉向下直到层102。在这之后是湿法蚀刻以进一步去除层104并且将高k电介质层116回蚀刻到间隔物115以形成腔134、136。湿法蚀刻可以根据需要包括HCL、HF的水溶液或其它湿法蚀刻剂。
参考图9，可以进行对高k材料130的可选沉积以回填（refill）在间隔物115附近的高k电介质层116中的底切。材料130的沉积提供了密封层（encapsulationlayer），该密封层覆盖保护层120并且为与凹部126和128相关联的腔134、136的下部加内衬。该沉积可以使用例如原子层沉积（ALD）进行，原子层沉积是基于气相化学工艺的顺序使用的薄膜沉积技术。ALD反应可以采用被称为前体（precursor）的化学物质，所述前体以顺序的方式一次一个地与表面反应。通过重复地将所述前体暴露于生长表面，沉积薄膜。高k电介质材料130可以包括二氧化铪、二氧化锆、二氧化钛等。
参考图10，导电材料132被沉积在凹部126和128中并且填充腔134和136。所沉积的导电材料132也形成在层124的上表面上。该沉积工艺可以包括ALD工艺或能够填充腔的其它工艺。导电材料132可以包括铜、铝、钨、钛、掺杂的多晶硅或任何其它有用的导电材料、或其合金/组合。该沉积工艺提供用于形成晶体管器件的源极区和漏极区的导电材料132。用于源极区和漏极区的材料132与基于碳的层118的表面接触并自动与之对准。因此，根据本发明原理的一个方面，导电材料132相对于具有掩埋栅电极114布置的晶体管器件自对准。
进行平面化处理以减少层124的表面上的过量导电材料132。该平面化处理优选包括CMP工艺，但可以采用其它工艺。
参考图11，通过在凹部126和128内保护层120下方蚀刻导电材料132，形成源极区（S）和漏极区（D）138和140。源极区138和漏极区140与掩埋栅电极114和基于碳的层118一起工作而形成晶体管器件142。所述蚀刻工艺可以包括湿法或干法蚀刻。湿法蚀刻工艺是优选的并且可以包括选择性蚀刻导电材料132而不显著损伤周围的材料或结构的任何蚀刻剂。
另外的处理包括形成到源极区138和漏极区140的接触，形成层级间（interlevel）电介质，形成金属线等，以便提供完全起作用的晶体管结构。
参考图12，示例性地描述了具有自对准的源极区和漏极区的基于碳的器件的制造方法。在框202中，在电介质衬底中形成掩埋栅电极。形成掩埋栅电极可以包括在框204中形成穿过该衬底的第一电介质材料并进入该衬底的第二电介质材料中的凹部。在框206中，在所述凹部中形成电介质间隔物。在框208中，在所述凹部中所述间隔物之上沉积栅电极导体。在框210中，优选进行平面化步骤以从所述衬底的上表面去除过量的导体和间隔物材料。
在框212中，在所述掩埋栅电极上对层的叠层进行构图。优选通过采用光刻工艺形成蚀刻掩膜来对所述叠层进行构图。蚀刻所述叠层，从而在所述掩埋栅电极上提供所述叠层。所述叠层包括高介电常数层、基于碳的半导电层和保护层。所述高介电常数层包括具有大于3.9的介电常数的电介质层。这可以包括例如二氧化铪、二氧化锆和二氧化钛等中的一种或多种。
在框214中，可以通过化学气相沉积（CVD）或等离子体增强化学气相沉积（PECVD）工艺沉积基于碳的层。所述基于碳的层优选直接沉积在所述高介电常数层上。所述基于碳的层可以包括碳纳米管、碳纳米带、石墨烯层或其它适当的碳结构。
在框216中，在所述叠层和衬底上沉积隔离电介质。通过掩蔽和蚀刻所述隔离电介质层以对所述隔离电介质层开口来对所述叠层周围的区域进行开口，从而在与所述叠层相邻的区域中界定凹部。在框218中，然后进一步蚀刻（例如，RIE）所述凹部以形成腔。这包括蚀刻第一电介质层向下到达第二电介质层，从而形成所述腔。在框220中，进一步蚀刻（例如，湿法蚀刻）所述腔以根据需要在所述叠层下方以及所述隔离电介质层下方扩展所述腔。该湿法蚀刻去除了高介电常数层的一部分以暴露所述掩埋栅电极的相反侧的基于碳的层。在框222中，可以在所述腔中沉积由高介电常数材料形成的密封层，以回填通过所述湿法蚀刻形成的底切。
在框224中，在所述腔中沉积导电材料以形成自对准的源极区和漏极区。这可以包括通过采用原子层沉积（ALD）来沉积所述导电材料，以形成与所述基于碳的层接触的导电材料。过量的导电材料可以通过CMP从所述隔离层的表面被去除，并且被进一步向下蚀刻到达所述保护层。可以进行进一步的处理以完成到所述器件的电连接等。
已经描述了具有自对准的源极区和漏极区的碳器件的优选实施例（这些优选实施例旨在为示例性的而非限制性的），应注意，本领域技术人员可以根据上述教导作出修改和改变。因此，应理解，可以在由所附权利要求书限定的本发明的范围内对所公开的具体实施例作出改变。已经由此以由专利法要求的详细说明和细节描述了本发明的各方面，所要求保护以及期望专利证书予以保护的内容在所附权利要求书中进行了阐述。

Claims (22)

1.一种晶体管器件制造方法，包括：
在电介质衬底中形成掩埋栅电极；
对在所述掩埋栅电极之上的包括高介电常数层、基于碳的层和保护层的叠层进行构图；
对形成在所述叠层之上的隔离电介质层进行开口以在与所述叠层相邻的区域中界定凹部；
蚀刻所述凹部以形成腔并且去除所述高介电常数层的一部分，以在所述掩埋栅电极的相反侧暴露所述基于碳的层；以及
在所述腔中沉积导电材料以形成自对准的源极区和漏极区。
2.权利要求1所述的方法，其中，在电介质衬底中形成掩埋栅电极包括：
形成穿过所述衬底的第一电介质材料并进入所述衬底的第二电介质材料中的凹部；
在该凹部中形成电介质间隔物；以及
在该凹部中的所述间隔物之上沉积栅电极导体。
3.权利要求1所述的方法，其中，对所述叠层进行构图包括沉积二氧化铪、二氧化锆和二氧化钛中的一种或多种以形成所述高介电常数层。
4.权利要求1所述的方法，其中，对所述叠层进行构图包括沉积具有大于3.9的介电常数的电介质层以形成所述高介电常数层。
5.权利要求1所述的方法，其中，对所述叠层进行构图包括采用光刻工艺形成蚀刻掩膜以及蚀刻所述叠层以在所述掩埋栅电极之上提供所述叠层。
6.权利要求1所述的方法，其中，对所述叠层进行构图包括通过化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)工艺沉积所述基于碳的层。
7.权利要求1所述的方法，其中，对所述叠层进行构图包括直接在所述高介电常数层上形成所述基于碳的层。
8.权利要求1所述的方法，其中，所述衬底包括第一电介质材料和第二电介质材料，并且蚀刻所述凹部以形成腔并且去除所述高介电常数层的一部分的步骤包括蚀刻所述第一电介质层向下到达所述第二电介质层以形成所述腔。
9.权利要求8所述的方法，还包括湿法蚀刻所述腔以去除所述高介电常数层的所述部分，从而暴露所述基于碳的层。
10.权利要求9所述的方法，还包括在所述腔中沉积由高介电常数材料形成的密封层，以回填通过所述湿法蚀刻形成的底切。
11.权利要求1所述的方法，其中，在所述腔中沉积导电材料以形成自对准的源极区和漏极区包括通过采用原子层沉积以形成与所述基于碳的层接触的所述导电材料来沉积所述导电材料。
12.权利要求1所述的方法，其中，所述基于碳的层包括碳纳米管、碳纳米带和石墨烯层中的一种。
13.一种晶体管器件制造方法，包括：
形成穿过衬底的第一电介质材料并进入该衬底的第二电介质材料中的凹部；
在所述凹部中形成电介质间隔物；
在所述凹部中的所述间隔物之上沉积栅电极导体；
对所述栅电极导体和所述电介质间隔物进行平面化以去除所述凹部上方的过量材料，从而在所述衬底中形成掩埋栅电极；
形成包括高介电常数层、基于碳的层和保护层的叠层；
采用光刻工艺形成蚀刻掩膜并且蚀刻所述叠层，以在所述掩埋栅电极之上提供所述叠层的一部分；
对形成在所述叠层之上的隔离电介质层进行开口，以在与所述叠层相邻的区域中界定凹部；
蚀刻所述凹部以形成腔并且去除所述高介电常数层的一部分，以在所述掩埋栅电极的相反侧暴露所述基于碳的层；以及
通过采用原子层沉积来形成与所述基于碳的半导电层接触的导电材料，在所述腔中沉积所述导电材料以形成自对准的源极区和漏极区。
14.权利要求13所述的方法，其中，对所述叠层进行构图包括沉积具有大于3.9的介电常数的电介质层以形成所述高介电常数层。
15.权利要求13所述的方法，其中，形成所述叠层包括通过化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)工艺沉积所述基于碳的层。
16.权利要求13所述的方法，其中，蚀刻所述凹部以形成腔包括蚀刻所述第一电介质层向下到达所述第二电介质层以形成所述腔。
17.权利要求16所述的方法，还包括湿法蚀刻所述腔以去除所述高介电常数层的所述部分，从而暴露所述基于碳的层。
18.权利要求17所述的方法，还包括在所述腔中沉积由高介电常数材料形成的密封层，以回填通过所述湿法蚀刻形成的底切。
19.一种晶体管器件，包括：
电介质衬底，其包括形成在第二电介质层上的第一电介质层；
形成在所述电介质衬底中的掩埋栅电极；
形成在所述掩埋栅电极之上的叠层，其包括高介电常数层、基于碳的层和保护层；
在与所述叠层相邻的区域中界定凹部的隔离电介质层，所述凹部延伸穿过所述第一电介质层向下到达所述第二电介质层；
在所述第一电介质层中的与所述凹部相关联的腔，其形成在所述掩埋栅电极的相反侧；以及
自对准的源极导体和漏极导体，其形成在所述腔中并且与面对所述腔的所述基于碳的层的暴露部分接触。
20.权利要求19所述的器件，其中，所述高介电常数层包括大于3.9的介电常数。
21.权利要求19所述的器件，还包括密封层，所述密封层由高介电常数材料形成并且被设置在所述腔中以及所述保护层上。
22.权利要求19所述的器件，其中，所述基于碳的层包括碳纳米管、碳纳米带和石墨烯层中的一种。
CN201280024107.9A 2011-05-19 2012-05-18 具有嵌入的栅电极的自对准碳电子装置 Active CN103563080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/111,615 2011-05-19
US13/111,615 US8455365B2 (en) 2011-05-19 2011-05-19 Self-aligned carbon electronics with embedded gate electrode
PCT/US2012/038493 WO2012158996A1 (en) 2011-05-19 2012-05-18 Self-aligned carbon electronics with embedded gate electrode

Publications (2)

Publication Number Publication Date
CN103563080A CN103563080A (zh) 2014-02-05
CN103563080B true CN103563080B (zh) 2016-07-13

Family

ID=47174268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280024107.9A Active CN103563080B (zh) 2011-05-19 2012-05-18 具有嵌入的栅电极的自对准碳电子装置

Country Status (5)

Country Link
US (3) US8455365B2 (zh)
CN (1) CN103563080B (zh)
DE (1) DE112012001732B4 (zh)
GB (1) GB2504434B (zh)
WO (1) WO2012158996A1 (zh)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8993055B2 (en) * 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
US8455365B2 (en) * 2011-05-19 2013-06-04 Dechao Guo Self-aligned carbon electronics with embedded gate electrode
US8629010B2 (en) * 2011-10-21 2014-01-14 International Business Machines Corporation Carbon nanotube transistor employing embedded electrodes
JP5910294B2 (ja) 2012-05-10 2016-04-27 富士通株式会社 電子装置及び積層構造体の製造方法
US9061912B2 (en) * 2012-06-07 2015-06-23 The Regents Of The University Of California Methods of fabrication of graphene nanoribbons
US8741756B2 (en) 2012-08-13 2014-06-03 International Business Machines Corporation Contacts-first self-aligned carbon nanotube transistor with gate-all-around
CN102881654B (zh) * 2012-09-29 2016-03-23 京东方科技集团股份有限公司 薄膜晶体管阵列基板及其制备方法、有源矩阵驱动显示装置
US8796096B2 (en) 2012-12-04 2014-08-05 International Business Machines Corporation Self-aligned double-gate graphene transistor
US8609481B1 (en) 2012-12-05 2013-12-17 International Business Machines Corporation Gate-all-around carbon nanotube transistor with selectively doped spacers
US9048216B2 (en) 2013-04-17 2015-06-02 International Business Machines Corporation Self aligned embedded gate carbon transistors
US8952431B2 (en) 2013-05-09 2015-02-10 International Business Machines Corporation Stacked carbon-based FETs
US8889475B1 (en) 2013-05-30 2014-11-18 International Business Machines Corporation Self-aligned bottom-gated graphene devices
KR102107537B1 (ko) 2013-10-01 2020-05-07 삼성전자주식회사 반도체소자 및 그 제조방법
US9203041B2 (en) * 2014-01-31 2015-12-01 International Business Machines Corporation Carbon nanotube transistor having extended contacts
US9281211B2 (en) * 2014-02-10 2016-03-08 International Business Machines Corporation Nanoscale interconnect structure
US9786633B2 (en) * 2014-04-23 2017-10-10 Massachusetts Institute Of Technology Interconnect structures for fine pitch assembly of semiconductor structures and related techniques
WO2016025478A1 (en) 2014-08-11 2016-02-18 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including at least one integrated circuit structure
WO2016118209A2 (en) 2014-11-05 2016-07-28 Massachusetts Institute Of Technology Multi-layer semiconductor devices fabricated using a combination of substrate and via structures and fabrication techniques
US9543535B1 (en) 2015-06-29 2017-01-10 International Business Machines Corporation Self-aligned carbon nanotube transistor including source/drain extensions and top gate
US10658424B2 (en) 2015-07-23 2020-05-19 Massachusetts Institute Of Technology Superconducting integrated circuit
US10134972B2 (en) 2015-07-23 2018-11-20 Massachusetts Institute Of Technology Qubit and coupler circuit structures and coupling techniques
US9536945B1 (en) 2015-07-30 2017-01-03 International Business Machines Corporation MOSFET with ultra low drain leakage
WO2017079417A1 (en) 2015-11-05 2017-05-11 Massachusetts Institute Of Technology Interconnect structures for assembly of semiconductor structures including superconducting integrated circuits
US10242968B2 (en) 2015-11-05 2019-03-26 Massachusetts Institute Of Technology Interconnect structure and semiconductor structures for assembly of cryogenic electronic packages
WO2017133002A1 (zh) * 2016-02-05 2017-08-10 华为技术有限公司 场效应晶体管及场效应晶体管的制备方法
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
US10665798B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation Carbon nanotube transistor and logic with end-bonded metal contacts
US10586909B2 (en) 2016-10-11 2020-03-10 Massachusetts Institute Of Technology Cryogenic electronic packages and assemblies
CN106783623B (zh) * 2016-12-16 2019-10-18 中国电子科技集团公司第五十五研究所 一种倒t型埋栅结构的二维材料场效应晶体管及其制造方法
KR102363250B1 (ko) 2017-03-23 2022-02-16 삼성전자주식회사 반도체 소자
CN111415994B (zh) * 2020-03-16 2024-01-19 中国科学院微电子研究所 一种薄膜晶体管及其制作方法
KR20220033587A (ko) 2020-09-08 2022-03-17 삼성전자주식회사 반도체 소자

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943055A (zh) * 2004-02-12 2007-04-04 国际商业机器公司 制造用于以阵列布置的垂直碳纳米管场效应晶体管的方法和由该方法形成的场效应晶体管及阵列

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6891227B2 (en) * 2002-03-20 2005-05-10 International Business Machines Corporation Self-aligned nanotube field effect transistor and method of fabricating same
US20070045756A1 (en) * 2002-09-04 2007-03-01 Ying-Lan Chang Nanoelectronic sensor with integral suspended micro-heater
WO2004088719A2 (en) 2003-03-28 2004-10-14 Nantero, Inc. Nanotube-on-gate fet structures and applications
US8338887B2 (en) 2005-07-06 2012-12-25 Infineon Technologies Ag Buried gate transistor
US7492015B2 (en) 2005-11-10 2009-02-17 International Business Machines Corporation Complementary carbon nanotube triple gate technology
US7714386B2 (en) * 2006-06-09 2010-05-11 Northrop Grumman Systems Corporation Carbon nanotube field effect transistor
US20080293228A1 (en) 2007-05-25 2008-11-27 Kalburge Amol M CMOS Compatible Method of Forming Source/Drain Contacts for Self-Aligned Nanotube Devices
US7732859B2 (en) * 2007-07-16 2010-06-08 International Business Machines Corporation Graphene-based transistor
US7858454B2 (en) 2007-07-31 2010-12-28 Rf Nano Corporation Self-aligned T-gate carbon nanotube field effect transistor devices and method for forming the same
US7741630B2 (en) * 2008-02-08 2010-06-22 Qimonda Ag Resistive memory element and method of fabrication
US20090236675A1 (en) 2008-03-21 2009-09-24 National Tsing Hua University Self-aligned field-effect transistor structure and manufacturing method thereof
KR101529867B1 (ko) 2008-10-27 2015-06-18 삼성전자주식회사 자기정열 이중 패터닝 기술을 이용한 매립형 게이트 전극 및 소자 분리막을 갖는 반도체 및 그 반도체 제조 방법
US8106383B2 (en) 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
DE102010002412B4 (de) * 2010-02-26 2012-04-26 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Transistor mit vergrabener Metallgateelektrodenstruktur mit großem ε
US8455365B2 (en) * 2011-05-19 2013-06-04 Dechao Guo Self-aligned carbon electronics with embedded gate electrode

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1943055A (zh) * 2004-02-12 2007-04-04 国际商业机器公司 制造用于以阵列布置的垂直碳纳米管场效应晶体管的方法和由该方法形成的场效应晶体管及阵列

Also Published As

Publication number Publication date
DE112012001732B4 (de) 2016-01-07
US20130244386A1 (en) 2013-09-19
CN103563080A (zh) 2014-02-05
GB2504434A (en) 2014-01-29
GB2504434B (en) 2015-07-22
WO2012158996A1 (en) 2012-11-22
DE112012001732T5 (de) 2014-04-10
US8680646B2 (en) 2014-03-25
US20120326228A1 (en) 2012-12-27
US20120292602A1 (en) 2012-11-22
GB201320100D0 (en) 2014-01-01
US8912098B2 (en) 2014-12-16
US8455365B2 (en) 2013-06-04

Similar Documents

Publication Publication Date Title
CN103563080B (zh) 具有嵌入的栅电极的自对准碳电子装置
US7687308B2 (en) Method for fabricating carbon nanotube transistors on a silicon or SOI substrate
TWI587479B (zh) 具有多個電晶體之裝置及其製造方法
CN103503147A (zh) 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
US11244866B2 (en) Low dimensional material device and method
TWI397128B (zh) 製作一平面雙閘電晶體之方法
US6294399B1 (en) Quantum thin line producing method and semiconductor device
CN108133960B (zh) 垂直堆叠的环栅纳米线隧穿场效应晶体管及其制备方法
CN109950311B (zh) 半导体结构及其形成方法
WO2011064085A1 (en) Self aligned carbide source/drain fet
CN103346126A (zh) 闪存存储单元的形成方法
US20230411456A1 (en) Semiconductor device and methods of formation
CN116072542A (zh) 环珊tfet器件的制备方法
JP2005019984A (ja) 超微細チャネル電界効果トランジスター及びその製造方法
CN110797346A (zh) 三维存储器及其制作方法
TWI841173B (zh) 半導體裝置及其形成方法
US20230343834A1 (en) Semiconductor gate and contact formation
US20230282698A1 (en) Semiconductor device and manufacturing methods thereof
US20230361191A1 (en) Semiconductor device and methods of formation
US20230352564A1 (en) Semiconductor device and methods of formation
US20230290822A1 (en) Semiconductor device and methods of manufacturing
US20230352593A1 (en) Semiconductor device and methods of formation
US20230299138A1 (en) Semiconductor device and manufacturing methods thereof
CN107941861B (zh) 纳米级气敏传感器的形成方法
CN115513178A (zh) 半导体结构及半导体结构的形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant