CN103346126A - 闪存存储单元的形成方法 - Google Patents

闪存存储单元的形成方法 Download PDF

Info

Publication number
CN103346126A
CN103346126A CN2013102614520A CN201310261452A CN103346126A CN 103346126 A CN103346126 A CN 103346126A CN 2013102614520 A CN2013102614520 A CN 2013102614520A CN 201310261452 A CN201310261452 A CN 201310261452A CN 103346126 A CN103346126 A CN 103346126A
Authority
CN
China
Prior art keywords
layer
opening
floating gate
side wall
flash memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2013102614520A
Other languages
English (en)
Inventor
曹子贵
贾敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN2013102614520A priority Critical patent/CN103346126A/zh
Publication of CN103346126A publication Critical patent/CN103346126A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种闪存存储单元的形成方法,包括:提供衬底,所述衬底表面具有隧穿氧化层,所述隧穿氧化层表面具有浮栅层,所述浮栅层表面具有牺牲层,所述牺牲层内具有暴露出部分浮栅层表面的第一开口,所述第一开口的侧壁表面具有第一侧墙;以牺牲层和第一侧墙为掩膜,刻蚀第一开口底部的浮栅层和隧穿氧化层,直至暴露出衬底表面为止,在所述浮栅层和隧穿氧化层内形成与第一开口贯通的第二开口;在第二开口的侧壁表面形成第二侧墙;在形成第二侧墙之后,采用热化学湿法清洗工艺去除第二开口底部的衬底表面的杂质;在热化学湿法清洗工艺之后,在第一开口和第二开口内形成源线层。所形成的闪存存储单元的擦除电流提高、性能提高。

Description

闪存存储单元的形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种闪存存储单元的形成方法。
背景技术
在目前的半导体产业中,集成电路产品主要可分为三大类型:模拟电路、数字电路和数/模混合电路,其中存储器件是数字电路中的一个重要类型。近年来,在存储器件中,闪存(flash memory)的发展尤为迅速。闪存的主要特点是在不加电的情况下能长期保持存储的信息;且具有集成度高、存取速度快、易于擦除和重写等优点,因而在微机、自动化控制等多项领域得到了广泛的应用。
图1是现有技术的一种闪存存储单元的平面结构示意图,包括:衬底10;位于所述衬底10表面的隧穿氧化层11;位于隧穿氧化层11表面的浮栅层12,所述隧穿氧化层11和浮栅层12内具有暴露出衬底10的开口(未示出);位于所述浮栅层12顶部表面和开口侧壁表面的侧墙13;位于所述开口内的源线层14,所述源线层14的表面不高于所述侧墙13的顶部;位于浮栅层12、侧墙13和源线层14外侧的字线层15,所述字线层15与浮栅层12和衬底10之间通过绝缘层16相互隔离。其中,所述源线层14下方的衬底10内具有源区(未示出),源线层14和字线层15两侧的衬底10内分别具有漏区(未示出)。
然而,现有的闪存存储单元的擦除电流(Erase Current)小,闪存存储单元的性能低,且随着集成电路的集成度提高和闪存存储单元的尺寸持续减小,这种问题更为严重。
更多闪存器件的结构或形成方法的相关资料请参考公开号为US2009/0242959的美国专利文件。
发明内容
本发明解决的问题是提供一种闪存存储单元的形成方法,提高闪存存储单元的擦除电流,提高闪存存储单元的性能。
为解决上述问题,本发明提供一种闪存存储单元的形成方法,包括:
提供衬底,所述衬底表面具有隧穿氧化层,所述隧穿氧化层表面具有浮栅层,所述浮栅层表面具有牺牲层,所述牺牲层内具有暴露出部分浮栅层表面的第一开口,所述第一开口的侧壁表面具有第一侧墙;
以牺牲层和第一侧墙为掩膜,刻蚀第一开口底部的浮栅层和隧穿氧化层,直至暴露出衬底表面为止,在所述浮栅层和隧穿氧化层内形成与第一开口贯通的第二开口;
在第二开口的侧壁表面形成第二侧墙;
在形成第二侧墙之后,采用热化学湿法清洗工艺去除第二开口底部的衬底表面的杂质;
在热化学湿法清洗工艺之后,在第一开口和第二开口内形成源线层。
可选的,所述热化学湿法清洗工艺为:温度为60摄氏度~80摄氏度,清洗液包括碱性溶液,时间为500秒~700秒。
可选的,所述清洗液为SC-1溶液,所述SC-1溶液包括:去离子水、双氧水和氨水,所述离子水和氨水的体积比为5:1~5:0.25,所述双氧水和氨水的体积比为1:1~1:0.25,所述去离子水和双氧水的体积比为5:1。
可选的,所去除的第二开口底部衬底表面的杂质包括聚合物、自然氧化层。
可选的,所述源线层的形成工艺为:在第一开口和第二开口内形成源线薄膜;去除牺牲层顶部表面的源线薄膜,形成源线层,所述源线层表面低于或等于牺牲层表面。
可选的,所述去除牺牲层的工艺为化学机械抛光工艺、或回刻蚀工艺。
可选的,所述源线薄膜的形成工艺为炉管高温化学气相沉积工艺。
可选的,所述第一侧墙的形成工艺为:在牺牲层表面、以及第一开口的侧壁和底部表面沉积第一侧墙层;采用回刻蚀工艺去除牺牲层表面和第一开口底部表面的第一侧墙层,在第一开口侧壁形成第一侧墙。
可选的,所述第二侧墙的形成工艺为:在牺牲层表面、第一开口的侧壁表面、以及第二开口的侧壁和底部表面形成第二侧墙层;采用回刻蚀工艺去除牺牲层表面和第二开口底部表面的第二侧墙层,在第二开口侧壁形成第二侧墙。
可选的,还包括:在形成所述源线层之后,去除牺牲层,并刻蚀去除第一侧墙和源线层两侧的浮栅层;在刻蚀所述浮栅层之后,在源线层、第一侧墙和浮栅层两侧形成字线层,所述字线层与浮栅层和源线层之间电隔离。
可选的,所述字线层的形成工艺为:在刻蚀所述浮栅层之后,在浮栅层暴露出的侧壁表面形成绝缘层;在形成绝缘层之后,沉积形成字线薄膜,所述字线薄膜覆盖衬底、浮栅层、第一侧墙和源线层表面;回刻蚀所述字线薄膜,去除源线层和衬底表面的字线薄膜,形成字线层。
可选的,所述字线层的材料为多晶硅,所述字线层与浮栅层之间以氧化硅材料电隔离。
可选的,在形成字线层之后,在源线层、字线层和浮栅层两侧的衬底内形成漏区。
可选的,所述第一侧墙的厚度为2500埃~3500埃。
可选的,在形成源线层之前,在第二开口底部的衬底内形成源区。
可选的,所述浮栅层和源线层的材料均为多晶硅,所述隧穿氧化层的材料为氧化硅,所述牺牲层的材料为氮化硅,所述第一侧墙和第二侧墙的材料为氧化硅。
与现有技术相比,本发明的技术方案具有以下优点:
所述闪存存储单元的形成方法中,在浮栅层表面的牺牲层内的第一开口侧壁形成第一侧墙之后,刻蚀第一开口底部并暴露出衬底以形成第二开口,并在所述第二开口侧壁形成第二侧墙之后,对第二开口底部的衬底表面进行热化学湿法清洗工艺,能够去除第二开口底部的衬底表面的杂质,包括聚合物和自然氧化层等,后续形成于第一开口和第二开口内的源线层与第二开口底部的衬底的接触界面的接触电阻减小,从而提高擦除电流。而且,采用所述热化学清洗工艺既能够减小接触电阻,所述方法简单、快速、衬底、且易于操作。
进一步,所述热化学湿法清洗工艺的温度为60摄氏度~80摄氏度,清洗液包括碱性溶液,则所述碱性溶液能够在较高的温度下,与自然氧化层反应,从而通过清洗工艺去除第二开口底部的衬底表面形成的自然氧化层,使后续形成的源线层与衬底之间的接触电阻减小。
进一步,所述清洗液为SC-1溶液,所述SC-1溶液包括:去离子水、双氧水和氨水,所述离子水和氨水的体积比为5:1~5:0.25,所述双氧水和氨水的体积比为1:1~1:0.25,所述去离子水和双氧水的体积比为5:1;所述SC-1溶液能够在去除自然氧化层的同时,去除形成第二侧墙的回刻蚀工艺在第二开口底部衬底表面残余的聚合物,能够去除更多附着于第二开口底部衬底表面的杂质,使源线层和衬底之间的接触电阻进一步减小。
附图说明
图1是现有技术的一种闪存存储单元的剖面结构示意图;
图2至图4是一种形成闪存存储单元中的源线层的过程的剖面结构示意图;
图5至图10是本发明实施例的闪存存储单元的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述,随着现有的闪存存储单元尺寸缩小,其擦除电流也相应降低,导致闪存器件的性能降低。
以现有工艺形成的闪存存储单元中,源线层和衬底之间容易残留工艺过程中产生杂质,源线层和衬底之间的接触电阻增加,使源区和漏区之间的衬底沟道区内的载流子减少,即减少了在浮栅层和衬底之间迁移的载流子,从而降低了浮栅层和衬底之间的擦除电流。具体的,图2至图4是一种形成闪存存储单元中的源线层的过程的剖面结构示意图。
请参考图2,提供衬底20,所述衬底20表面具有隧穿氧化层21,所述隧穿氧化层21表面具有浮栅层22,所述浮栅层22表面具有氮化硅层23,所述氮化硅层23内具有暴露出部分浮栅层22表面的第一开口24,所述第一开口24的侧壁表面具有第一侧墙25。
请参考图3,以氮化硅层23和第一侧墙25为掩膜,刻蚀第一开口24底部的浮栅层22和隧穿氧化层24并暴露出衬底20表面,形成第二开口26。
请参考图4,在氮化硅层23、第一侧墙25、以及第二开口26的侧壁和底部表面沉积第二侧墙层(未示出);采用回刻蚀工艺去除氮化硅层23和第二开口26底部表面的第二侧墙层,在第二开口26的侧壁形成第二侧墙27。之后,在第一开口24和第二开口26内填充多晶硅以形成源线层(未示出)。
由上述工艺过程可知,在形成源线层之前,首先需要刻蚀浮栅层22和隧穿氧化层21以形成第二开口26,之后需要回刻蚀第二侧墙层以形成第二侧墙27。所述刻蚀工艺难以避免的会使第二开口26底部的衬底20表面附着残余的聚合物等杂质;而且,所述回刻蚀工艺为各向异性干法刻蚀工艺,容易对第二开口26底部的衬底20表面造成损伤,使得所述聚合物更容易附着于第二开口26底部的衬底20表面;此外,由于所述回刻蚀工艺打开了第二开口26底部的衬底20,使所述第二开口26底部的衬底20被暴露,容易使第二开口26底部的衬底20表面形成自然氧化层。这些聚合物和自然氧化层等杂质会提高源线层和衬底20之间的接触电阻。
当所需形成的闪存存储单元的设计尺寸较大,例如技术节点为0.25微米以上时,由于源线层和浮栅层的尺寸较大,因此源线层或浮栅层本身的电阻较低,源线层和衬底之间由杂质产生的接触电阻对擦除电流的影响有限。
然而,当缩小闪存存储单元的尺寸,例如技术节点为0.18微米以下时,由于源线层和浮栅层的尺寸缩小,允许载流子通过的横截面积减小,使源线层和浮栅层的电阻增大,擦除电流减小,而此时源线层和衬底之间的接触电阻对于擦除电流影响尤为显著,会导致闪存存储单元的性能进一步降低。
经过本发明的发明人进一步研究,在浮栅层表面的牺牲层内的第一开口侧壁形成第一侧墙之后,刻蚀第一开口底部并暴露出衬底以形成第二开口,并在所述第二开口侧壁形成第二侧墙之后,对第二开口底部表面进行热化学湿法清洗工艺,能够去除第二开口底部的衬底表面的杂质,包括聚合物和自然氧化层等,后续形成于第一开口和第二开口内的源线层与第二开口底部的衬底的接触界面的接触电阻减小,从而提高擦除电流。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明实施例的闪存存储单元的形成过程的剖面结构示意图。
请参考图5,提供衬底200,所述衬底200表面具有隧穿氧化层201,所述隧穿氧化层201表面具有浮栅层202,所述浮栅层202表面具有牺牲层203,所述牺牲层203内具有暴露出部分浮栅层202表面的第一开口204,所述第一开口204的侧壁表面具有第一侧墙205。
所述衬底200用于为后续工艺提供工作平台,所述衬底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅(SOI)衬底、绝缘体上锗(GOI)衬底、玻璃衬底或III-V族化合物衬底,例如氮化镓或砷化镓等。
所述隧穿氧化层201的材料为氧化硅,形成工艺为沉积工艺,例如化学气相沉积工艺;当所述衬底200表面的材料为硅时,所述隧穿氧化层201的形成工艺还能够为热氧化工艺。所述隧穿氧化层201用于隔离衬底200和浮栅层202,所形成的闪存存储单元工作时,位于浮栅层下方的衬底形成沟道区,而载流子能够穿过所述隧穿氧化层201在沟道区和浮栅层202之间移动,以实现写入、擦除或编程等操作。
所述浮栅层202的材料为多晶硅,所述浮栅层202的形成工艺为沉积工艺,所述浮栅层202的厚度根据具体的工艺需求而定,此处不应过于限制。所述浮栅层202用于向其下方衬底200内的沟道区获取或输送电子,以实现写入、擦除或编程等操作。
所述牺牲层203的材料为氮化硅,所述牺牲层203的形成工艺为:在浮栅层202表面沉积牺牲薄膜;采用各向异性的干法刻蚀工艺刻蚀部分牺牲薄膜,直至暴露出浮栅层202为止,形成牺牲层203;其中,所述各向异性的干法刻蚀牺牲薄膜的工艺形成了第一开口204。所述牺牲层203的厚度决定了后续形成的源线层和字线层的高度,所述第一开口204的宽度尺寸决定了后续源线层水平方向的图形尺寸,因此所述牺牲层203应根据具体的技术需求而定,在此不作限制;在本实施例中,所述牺牲层203的厚度为3000埃~4500埃。
所述第一侧墙205的材料与牺牲层203不同,当后续去除牺牲层203之后,能够保留所述第一侧墙205,用于电隔离源线层和字线层;本实施例中,所述第一侧墙205的材料为氧化硅,所述第一侧墙205的宽度为2500埃~3500埃;所述第一侧墙205的形成工艺为:在牺牲层203表面、以及第一开口204的侧壁和底部表面沉积第一侧墙层;采用回刻蚀工艺去除牺牲层203表面和第一开口204底部表面的第一侧墙层,在第一开口204侧壁形成第一侧墙。所述第一侧墙205的宽度由所述第一侧墙层的厚度决定,而所述第一侧墙205作为后续刻蚀浮栅层202的掩膜,因此所述第一侧墙205的宽度决定了所形成的闪存存储单元内浮栅层202的尺寸,即后续所形成的浮栅层202宽度尺寸为2500埃~3500埃,此处所述宽度为浮栅层202平行于衬底200表面方向、且与后续形成的源线层垂直方向的尺寸。
请参考图6,以牺牲层203和第一侧墙205为掩膜,刻蚀第一开口204底部的浮栅层202和隧穿氧化层201,直至暴露出衬底200表面为止,在所述浮栅层202和隧穿氧化层201内形成与第一开口204贯通的第二开口206。
所述刻蚀第一开口204底部的浮栅层202和隧穿氧化层201的工艺为各向异性的干法刻蚀工艺,所述第二开口206的宽度为1000埃~1500埃,所形成的第二开口206和第一开口204用于形成源线层,后续所形成的分别位于所述源线层两侧的闪存存储单元共用所述源线层。
所述浮栅层202的材料为多晶硅,刻蚀浮栅层202的工艺为:刻蚀气体包括氯气、溴化氢或氯气和溴化氢的混合气体,溴化氢的流量为200标准毫升每分钟~800标准毫升每分钟,氯气的流量为20标准毫升每分钟~100标准毫升每分钟,惰性气体的流量为50标准毫升每分钟~1000标准毫升每分钟,刻蚀腔室的压力为2毫托~200毫托。此外,所述隧穿氧化层201的材料为氧化硅,刻蚀浮栅层202的气体包括CHF3
所述各向异性的干法刻蚀工艺容易使第二开口206底部的衬底200表面附着刻蚀工艺残留的杂质,例如聚合物等,当后续形成源线层后,所述杂质容易增大源线层和衬底200之间的界面的接触电阻,使源线层到源区的导电性能不佳。
请参考图7,在牺牲层203表面、第一开口204的侧壁表面、以及第二开口206的侧壁和底部表面形成第二侧墙层207。
所述第二侧墙层207的材料为氧化硅,用于形成后续覆盖第二开口206侧壁表面的浮栅层202,并用于隔离所述浮栅层202与后续形成的源线层,所述第二侧墙层207的形成工艺为沉积工艺;在本实施例中,所述第二侧墙层207的形成工艺为化学气相沉积工艺,包括:沉积气体包括硅源气体(例如SiH4或SiH2Cl2)、氧气或一氧化二氮(N2O)、以及载气(例如氩气或氮气),气压为1托~10托,温度为350摄氏度~500摄氏度。
请参考图8,采用回刻蚀工艺去除牺牲层203表面和第二开口206底部表面的第二侧墙层207(如图7所示),在第二开口206侧壁表面形成第二侧墙207a。
所述回刻蚀工艺用于形成第二侧墙207a,所述第二侧墙207a的宽度由第二侧墙层207的厚度决定,而形成第二侧墙207a之后,所述第二开口206的底部宽度尺寸为1000埃~1500埃,即后续形成的源线层底部的尺寸为1000埃~1500埃;所述回刻蚀工艺为各向异性的干法刻蚀工艺,所述各向异性的干法刻蚀工艺用于去除牺牲层203表面和第二开口206底部的衬底200表面的第二侧墙层207,使后续形成的源线层与第二开口206底部的衬底200相接触,并且使所形成的第二侧墙207a能够保护第二开口206侧壁表面的浮栅层202,并用于隔离所述浮栅层202和后续形成的源线层。
随着芯片或集成电路的集成度提高,闪存存储单元的尺寸也持续缩小,会影响闪存存储单元的擦除电流。本实施例所形成的闪存存储单元工作时,位于源线层下方的源区、与后续形成于浮栅层202另一侧、且与源区相对的漏区之间被施加工作电压,于浮栅层202下方的衬底内形成沟道区,载流子在所述沟道区和浮栅层202之间发生迁移以实现闪存存储单元的工作;在本实施例中,后续形成的浮栅层202的宽度尺寸为2500埃~3500埃,且后续形成的源线层底部的尺寸为1000埃~1500埃,所述浮栅层202或源线层允许载流子通过的横截面积均较小,后续形成的源线层到浮栅层之间的电阻增大,则实现载流子在沟道区和浮栅层202之间迁移的擦除电流容易减小,虽然缩小了闪存存储单元的尺寸,但性能降低。
为了提高闪存存储单元的擦除电流,需要降低后续形成的源线层到浮栅层之间的电阻,尤其需要去除或降低不必要的寄生电阻。然而,所述回刻蚀第二侧墙层207以形成第二侧墙207a的工艺极易在第二开口206底部的衬底200表面残留杂质,例如聚合物等,所述杂质若残留在后续形成的源线层和衬底200之间,能够导致源线层和衬底200的接触界面的接触电阻提高;随着闪存存储单元的尺寸缩小,相应的所述源线层和衬底200之间的接触电阻对沟道电流的影响尤为明显,对擦除电流影响更显著;因此本实施例为了降低源线层到浮栅层之间的总电阻,需要去除第二开口206底部衬底200表面残留附着的杂质,以降低后续形成的源线层和衬底200之间的接触电阻。
请继续参考图8,在形成第二侧墙207a之后,采用表面处理工艺去除第二开口206底部的衬底200表面的杂质。
在现有技术中,当技术节点为0.25微米以上时,因此源线层和浮栅层的尺寸也相应较大,所述源线层或浮栅层本身的导电能力较好,因此,在形成第二侧墙之后,附着于第二开口底部表面的杂质对增加源线层和衬底之间的接触电阻有限,对闪存存储单元的擦除电流的影响较小,出于降低生产侧壁和工艺时间的考虑,在现有形成闪存存储单元的工艺过程中,不会对第二开口206底部的衬底表面进行清洗。
然而,在本实施例中,所述闪存存储单元技术节点在0.18微米以下时,所述后续经过刻蚀的浮栅层的宽度尺寸为0.2微米,后续形成的源线层底部的尺寸为1000埃~1500埃,其允许擦除电流通过的横截面积减小,擦除电流减小,而源线层和衬底之间的接触电阻增大或减小,对于减小或增大擦除电流的效果明显。因此本实施例中,需要去除第二开口206底部的衬底200表面的聚合物和自然氧化层等杂质,以减小接触电阻。
所述热湿法化学清洗工艺(Hot Chemical Wet Clean)用于去除第二开口206底部的衬底200表面附着的杂质和自然氧化层;所述杂质由刻蚀形成第二侧墙207a和刻蚀浮栅层202时产生。由于形成所述第二侧墙207a的工艺为各向异性的干法刻蚀工艺,因此容易对第二开口206底部的衬底200表面造成损伤,更容易使刻蚀工艺残余的杂质附着于衬底200表面且难以去除;所述杂质包括聚合物;此外,由于形成第二侧墙207a之后,第二开口206底部的衬底200被暴露出,所述衬底200表面容易接触氧气或空气而形成自然氧化层;所述杂质或自然氧化层均会导致后续形成的源线层和衬底200之间的接触电阻增加,使擦除电流减小,影响器件性能。
现有的化学湿法清洗在常温下进行,且一种清洗液仅能针对某一类杂质进行清洗;例如,SC-1清洗液包括去离子水(DI water)、双氧水(H2O2)和氨水(NH4OH),能够去除刻蚀工艺之后附着的有机物或金属杂质。然而,在实际工艺生产中,在工艺过程中产生的杂质残留不仅为有机物或金属杂质,还会在衬底表面形成自然氧化层(例如氧化硅层),所述自然氧化层难以采用SC-1清洗液或SC-2清洗液(去离子水、双氧水和盐酸)在常温下清洗去除,因此现有工艺即使需要进行清洗工艺,也是在采用SC-1清洗液或SC-2清洗液进行清洗之后,采用稀氢氟酸去除自然氧化层;如此会导致工艺步骤增加、成本提高、工艺时间延长。在传统的清洗工艺中,一般采用常温SC-1清洗的方法清除源线层与衬底之间的缺陷颗粒,这种湿法工艺很难清除衬底所形成的自然氧化层,而这些自然氧化层的残留往往会导致所述闪存存储单元的擦除电流(Erase Current)减小,使闪存存储单元的性能降低。随着集成电路的集成度提高和闪存存储单元的尺寸持续减小,这种效应表现的更为严重。
在本实施例中,所述热化学湿法清洗工艺为:温度为60摄氏度~80摄氏度,清洗液采用SC-1溶液,时间为500~700秒。所述SC-1溶液包括去离子水、双氧水和氨水,所述离子水和氨水的体积比为5:1~5:0.25,所述双氧水和氨水的体积比为1:1~1:0.25,所述去离子水和双氧水的体积比为5:1;由于所述SC-1清洗液中含有氨水,所述氨水为碱性,在高温环境下与自然氧化层反应,即能够与氧化硅反应使之去除;从而在高温下,采用SC-1清洗液进行清洗,能够在去除有机物、金属颗粒的同时,去除自然氧化层,节省了后续额外采用氢氟酸进行清洗的步骤,在减少工艺步骤的同时,能够更彻底的去除第二开口206底部的衬底200表面的杂质,以降低后续形成的源线层与衬底200之间的接触电阻,提高擦除电流。
在其他实施例中,所述热化学湿法清洗工艺还能够为:温度为60摄氏度~80摄氏度,时间为500秒~700秒,采用包括碱性溶液的清洗液,例如清洗液中包括氨水,所述清洗液中的碱性溶液能够在高温环境下去除自然氧化层。
请参考图9,在表面处理工艺之后,在第一开口204(如图8所示)和第二开口206内形成源线层208。
需要说明的是,在形成源线层208之前,对第二开口206底部的衬底进行离子注入,形成闪存存储单元的源区。
所述源线层208的材料为多晶硅,所述源线层208形成于第二开口206底部的衬底200表面,与所述源区相接触;由于本实施例中,在形成所述源线层之前,已去除所述第二开口206底部的衬底200表面附着的杂质,因此所述源线层208与第二开口206底部衬底200的接触良好,接触界面的电阻降低。
本实施例中,所述源线层208的两侧分别为一个闪存存储单元,在本实施例中的闪存存储单元共用源线结构。所述源线层208的形成工艺为:在牺牲层203表面、以及第一开口204和第二开口206内沉积填充满第一开口204和第二开口206的多晶硅层;抛光去除高于牺牲层203表面的多晶硅层;其中,沉积多晶硅层的工艺为炉管高温化学气相沉积工艺,工艺参数包括:600摄氏度~800摄氏度,气体包括SiH2Cl2;所述化学气相沉积工艺的沉积速率较快,但其沉积方向各向相同,因此在牺牲层203表面也会沉积有多晶硅层,需要采用化学机械抛光工艺去除所述牺牲层203表面的多晶硅层,以形成源线层208。
在另一实施例中,所述源线层208的形成工艺还能够为选择性外延沉积工艺,则所述第二开口206底部的衬底200作为所述外延工艺的种子层,并自所述第二开口206底部的衬底200表面向第一开口204顶部生长源线层208;所述选择性外延沉积工艺的参数包括:沉积气体包括硅源气体和载气,所述硅源气体的流量为1标准毫升每分钟~1000标准毫升每分钟,所述载气的流量为0.1标准升每分钟~50标准升每分钟,温度为500~800摄氏度,压强为1托~100托,时间为0.1小时~1小时;其中,所述硅源气体包括SiH4、SiH2Cl2中的一种或两种,所述载气包括氮气、氢气中的一种或两种;采用所述选择性外延沉积工艺能够精确控制所形成的源线层208的高度,使所形成的闪存存储单元的特征尺寸更精确易控,有利于提高器件的稳定性;然而,所述选择性外延沉积工艺的形成速率较慢。
请参考图10,在形成所述源线层208之后,去除牺牲层203(如图9所示),并刻蚀去除第一侧墙205和源线层208两侧的浮栅层202;在刻蚀所述浮栅层202之后,在源线层208、第一侧墙205和浮栅层202两侧形成字线层209,所述字线层209与浮栅层202之间通过绝缘层210电隔离。
所述去除牺牲层203的工艺为刻蚀工艺,包括干法刻蚀或湿法刻蚀,在去除所述牺牲层203之后,暴露出部分浮栅层202,则之后能够以源线层208和第一侧墙205为掩膜刻蚀所述浮栅层202,以形成闪存存储单元的浮栅,因此,所述浮栅的尺寸由所述第一侧墙205决定;在本实施例中,所述牺牲层203的材料为氮化硅,去除所述牺牲层203的工艺为湿法刻蚀工艺,能够快速彻底地去除牺牲层203,刻蚀液包括磷酸。
所述刻蚀浮栅层202的工艺为各向异性干法刻蚀工艺,所述各向异性的刻蚀工艺以所述第一侧墙205为掩膜,且所述刻蚀工艺与刻蚀形成第二开口206(如图6所示)的工艺相似,在此不做赘述。需要说明的是,在刻蚀浮栅层202之前,还能够在去除牺牲层之前,在所述源线层208表面形成掩膜层,以保护所述源线层208在所述刻蚀工艺过程中不受损伤,较佳的,所述掩膜层的材料为氧化硅,形成工艺为热氧化工艺。在本实施例中,刻蚀所述浮栅层202直至暴露出隧穿氧化层201为止,则后续的字线层209形成于所述隧穿氧化层201表面,使字线层209与衬底200电隔离。
本实施例中,所述绝缘层210的材料为氧化硅,形成工艺为沉积工艺和回刻蚀工艺,则所述绝缘层210能够仅覆盖刻蚀浮栅层202后暴露出的浮栅层202表面,形成工艺简单。
所述字线层209的材料为多晶硅,在形成绝缘层210之后,在隧穿氧化层201、绝缘层210、第一侧墙204和源线层208表面沉积字线薄膜;回刻蚀所述字线薄膜直至暴露出源线层208为止,形成字线层209。需要说明的是,在形成字线层209之后,在所述源线层208、字线层209和浮栅层202的两侧的衬底200内进行离子注入形成漏区。
本实施例的闪存存储单元的形成过程中,在所述第二开口侧壁形成第二侧墙之后,对第二开口底部的衬底表面进行热化学湿法清洗工艺,去除第二开口底部的衬底表面的杂质、自然氧化层,使源线层与衬底的接触界面的接触电阻减小,使擦除电流提高。其中,所述热化学湿法清洗工艺的温度为60摄氏度~80摄氏度,清洗液为SC-1,由于SC-1中含有氨水,所述氨水呈碱性,在较高温度下,能够与衬底表面的自然氧化层反应,从而去除第二开口底部表面的自然氧化层;同时,所述SC-1还能够去除回刻蚀工艺在衬底表面附着的聚合物,其清洗效果好、速度快、且易于操作,所述提高擦除电流的方法简单。
综上所述,所述闪存存储单元的形成方法中,在浮栅层表面的牺牲层内的第一开口侧壁形成第一侧墙之后,刻蚀第一开口底部并暴露出衬底以形成第二开口,并在所述第二开口侧壁形成第二侧墙之后,对第二开口底部的衬底表面进行热化学湿法清洗工艺,能够去除第二开口底部的衬底表面的杂质,包括聚合物、自然氧化层等,后续形成于第一开口和第二开口内的源线层与第二开口底部的衬底的接触界面的接触电阻减小,从而提高擦除电流。而且,采用所述热化学清洗工艺既能够减小接触电阻,所述方法简单、快速、衬底、且易于操作。
进一步,所述热化学湿法清洗工艺的温度为60摄氏度~80摄氏度,清洗液包括碱性溶液,则所述碱性溶液能够在较高的温度下,与自然氧化层反应,从而通过清洗工艺去除第二开口底部的衬底表面形成的自然氧化层,使后续形成的源线层与衬底之间的接触电阻减小。
进一步,所述清洗液为SC-1溶液,能够在去除自然氧化层的同时,去除形成第二侧墙的回刻蚀工艺在第二开口底部衬底表面残余的聚合物,能够去除更多第二开口底部衬底表面的杂质,使源线层和衬底之间的接触电阻进一步减小。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种闪存存储单元的形成方法,其特征在于,包括:
提供衬底,所述衬底表面具有隧穿氧化层,所述隧穿氧化层表面具有浮栅层,所述浮栅层表面具有牺牲层,所述牺牲层内具有暴露出部分浮栅层表面的第一开口,所述第一开口的侧壁表面具有第一侧墙;
以牺牲层和第一侧墙为掩膜,刻蚀第一开口底部的浮栅层和隧穿氧化层,直至暴露出衬底表面为止,在所述浮栅层和隧穿氧化层内形成与第一开口贯通的第二开口;
在第二开口的侧壁表面形成第二侧墙;
在形成第二侧墙之后,采用热化学湿法清洗工艺去除第二开口底部的衬底表面的杂质;
在热化学湿法清洗工艺之后,在第一开口和第二开口内形成源线层。
2.如权利要求1所述的闪存存储单元的形成方法,其特征在于,所述热化学湿法清洗工艺为:温度为60摄氏度~80摄氏度,清洗液包括碱性溶液,时间为500秒~700秒。
3.如权利要求2所述的闪存存储单元的形成方法,其特征在于,所述清洗液为SC-1溶液,所述SC-1溶液包括:去离子水、双氧水和氨水,所述离子水和氨水的体积比为5:1~5:0.25,所述双氧水和氨水的体积比为1:1~1:0.25,所述去离子水和双氧水的体积比为5:1。
4.如权利要求3所述的闪存存储单元的形成方法,其特征在于,所去除的第二开口底部衬底表面的杂质包括聚合物、自然氧化层。
5.如权利要求1所述的闪存存储单元的形成方法,其特征在于,所述源线层的形成工艺为:在第一开口和第二开口内形成源线薄膜;去除牺牲层顶部表面的源线薄膜,形成源线层,所述源线层表面低于或等于牺牲层表面。
6.如权利要求5所述的闪存存储单元的形成方法,其特征在于,所述去除牺牲层的工艺为化学机械抛光工艺、或回刻蚀工艺。
7.如权利要求5所述的闪存存储单元的形成方法,其特征在于,所述源线薄膜的形成工艺为炉管高温化学气相沉积工艺。
8.如权利要求1所述的闪存存储单元的形成方法,其特征在于,所述第一侧墙的形成工艺为:在牺牲层表面、以及第一开口的侧壁和底部表面沉积第一侧墙层;采用回刻蚀工艺去除牺牲层表面和第一开口底部表面的第一侧墙层,在第一开口侧壁形成第一侧墙。
9.如权利要求1所述的闪存存储单元的形成方法,其特征在于,所述第二侧墙的形成工艺为:在牺牲层表面、第一开口的侧壁表面、以及第二开口的侧壁和底部表面形成第二侧墙层;采用回刻蚀工艺去除牺牲层表面和第二开口底部表面的第二侧墙层,在第二开口侧壁形成第二侧墙。
10.如权利要求1所述的闪存存储单元的形成方法,其特征在于,还包括:在形成所述源线层之后,去除牺牲层,并刻蚀去除第一侧墙和源线层两侧的浮栅层;在刻蚀所述浮栅层之后,在源线层、第一侧墙和浮栅层两侧形成字线层,所述字线层与浮栅层和源线层之间电隔离。
11.如权利要求10所述的闪存存储单元的形成方法,其特征在于,所述字线层的形成工艺为:在刻蚀所述浮栅层之后,在浮栅层暴露出的侧壁表面形成绝缘层;在形成绝缘层之后,沉积形成字线薄膜,所述字线薄膜覆盖衬底、浮栅层、第一侧墙和源线层表面;回刻蚀所述字线薄膜,去除源线层和衬底表面的字线薄膜,形成字线层。
12.如权利要求10所述的闪存存储单元的形成方法,其特征在于,所述字线层的材料为多晶硅,所述字线层与浮栅层之间以氧化硅材料电隔离。
13.如权利要求10述的闪存存储单元的形成方法,其特征在于,在形成字线层之后,在源线层、字线层和浮栅层两侧的衬底内形成漏区。
14.如权利要求1所述的闪存存储单元的形成方法,其特征在于,所述第一侧墙的厚度为2500埃~3500埃。
15.如权利要求1所述的闪存存储单元的形成方法,其特征在于,在形成源线层之前,在第二开口底部的衬底内形成源区。
16.如权利要求1所述的闪存存储单元的形成方法,其特征在于,所述浮栅层和源线层的材料均为多晶硅,所述隧穿氧化层的材料为氧化硅,所述牺牲层的材料为氮化硅,所述第一侧墙和第二侧墙的材料为氧化硅。
CN2013102614520A 2013-06-26 2013-06-26 闪存存储单元的形成方法 Pending CN103346126A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2013102614520A CN103346126A (zh) 2013-06-26 2013-06-26 闪存存储单元的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2013102614520A CN103346126A (zh) 2013-06-26 2013-06-26 闪存存储单元的形成方法

Publications (1)

Publication Number Publication Date
CN103346126A true CN103346126A (zh) 2013-10-09

Family

ID=49280913

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013102614520A Pending CN103346126A (zh) 2013-06-26 2013-06-26 闪存存储单元的形成方法

Country Status (1)

Country Link
CN (1) CN103346126A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091762A (zh) * 2014-07-16 2014-10-08 上海先进半导体制造股份有限公司 双极型晶体管的制备方法
CN104157577A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN105470202A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 分栅快闪存储器浮栅尖端的制造方法
CN110634746A (zh) * 2019-09-25 2019-12-31 上海华虹宏力半导体制造有限公司 嵌入式闪存的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235282A1 (en) * 2003-05-21 2004-11-25 Seok Kiu Lee Method of manufacturing semiconductor device
CN1979770A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 接触孔的清洗方法
CN101447435A (zh) * 2008-12-10 2009-06-03 上海宏力半导体制造有限公司 分栅式闪存的制造方法
CN102194679A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040235282A1 (en) * 2003-05-21 2004-11-25 Seok Kiu Lee Method of manufacturing semiconductor device
CN1979770A (zh) * 2005-12-08 2007-06-13 上海华虹Nec电子有限公司 接触孔的清洗方法
CN101447435A (zh) * 2008-12-10 2009-06-03 上海宏力半导体制造有限公司 分栅式闪存的制造方法
CN102194679A (zh) * 2010-03-15 2011-09-21 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104091762A (zh) * 2014-07-16 2014-10-08 上海先进半导体制造股份有限公司 双极型晶体管的制备方法
CN104157577A (zh) * 2014-08-26 2014-11-19 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN104157577B (zh) * 2014-08-26 2016-11-02 上海华虹宏力半导体制造有限公司 半导体器件的形成方法
CN105470202A (zh) * 2014-09-12 2016-04-06 上海华虹宏力半导体制造有限公司 分栅快闪存储器浮栅尖端的制造方法
CN105470202B (zh) * 2014-09-12 2018-03-30 上海华虹宏力半导体制造有限公司 分栅快闪存储器浮栅尖端的制造方法
CN110634746A (zh) * 2019-09-25 2019-12-31 上海华虹宏力半导体制造有限公司 嵌入式闪存的制作方法

Similar Documents

Publication Publication Date Title
CN104752434B (zh) 存储器件及其形成方法
CN103563080B (zh) 具有嵌入的栅电极的自对准碳电子装置
CN104795331A (zh) 晶体管的形成方法
CN106206451B (zh) 分栅式闪存器件制造方法
CN104051535A (zh) 含有延伸环绕一或更多通道区之栅极电极的晶体管
CN104752360B (zh) 存储器件及其形成方法
CN101005035A (zh) 各向异性湿蚀刻的器件制造方法及对应器件
CN102024848A (zh) 用于功率器件的沟槽结构及其制造方法
CN104658897A (zh) 半导体器件的形成方法
CN104900593A (zh) 存储器及其形成方法
CN106558614A (zh) 半导体结构及其形成方法
CN106206596B (zh) 分栅式闪存器件制造方法
CN105513965A (zh) 晶体管的形成方法
CN103346126A (zh) 闪存存储单元的形成方法
CN104752215A (zh) 晶体管的形成方法
CN103794548B (zh) 局域互连结构的形成方法
CN104681424A (zh) 晶体管的形成方法
CN100539083C (zh) 闪存器件的制造方法
CN102637647A (zh) 闪存的存储单元的形成方法
CN104425275A (zh) 半导体结构的形成方法
CN104701145A (zh) 半导体结构的形成方法
CN103855098A (zh) 闪存的存储单元的形成方法
CN104183491B (zh) 晶体管的形成方法
CN104217957A (zh) 晶体管及其形成方法
CN103000688B (zh) 鳍式场效应管的结构及形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140410

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140410

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: Zuchongzhi road in Pudong Zhangjiang hi tech park Shanghai city Pudong New Area No. 1399 201203

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20131009