CN103503147A - 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管 - Google Patents

由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管 Download PDF

Info

Publication number
CN103503147A
CN103503147A CN201280018940.2A CN201280018940A CN103503147A CN 103503147 A CN103503147 A CN 103503147A CN 201280018940 A CN201280018940 A CN 201280018940A CN 103503147 A CN103503147 A CN 103503147A
Authority
CN
China
Prior art keywords
silicon fin
grid
fin
graphene nanobelt
carbonization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280018940.2A
Other languages
English (en)
Other versions
CN103503147B (zh
Inventor
G·科恩
C·D·迪米特罗普洛斯
A·格里尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core Usa Second LLC
GlobalFoundries Inc
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of CN103503147A publication Critical patent/CN103503147A/zh
Application granted granted Critical
Publication of CN103503147B publication Critical patent/CN103503147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions

Abstract

从碳化硅（SiC）鳍或纳米线的模板提供半导体结构，所述半导体结构包括沿晶向取向的平行石墨烯纳米带或碳纳米管。首先提供SiC鳍或纳米线，然后通过退火在所述鳍或所述纳米线的暴露表面上形成石墨烯纳米带或碳纳米管。在其中形成闭合的碳纳米管的实施例中，纳米线在退火之前被悬置。所提供的石墨烯纳米带和碳纳米管的位置、取向和手征性由形成该石墨烯纳米带和碳纳米管所使用的对应碳化硅鳍和纳米线确定。

Description

由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
技术领域
本公开涉及半导体结构及其制造方法。更具体地说，本公开涉及包括可用作器件沟道的平行石墨烯纳米带（nanoribbon）或碳纳米管的半导体结构，所述石墨烯纳米带或碳纳米管沿晶向取向。本公开还涉及制造这种半导体结构的方法，其中通过碳化硅（SiC）鳍（fin）或纳米线的模板（template）制造石墨烯纳米带或碳纳米管。
背景技术
在半导体工业中有着以更高密度制造集成电路（IC）的持续趋势。为实现更高密度，已经做出了并且继续进行着努力以朝向按比例缩小一般由体硅或绝缘体上硅（SOI）制造的半导体晶片上器件的尺寸。这些趋势正在将当前的技术推向其极限。
超大规模集成（VLSI）电路典型地利用金属氧化物半导体场效应晶体管（MOSFET）实现。当MOSFET栅极长度减小时，需要减薄SOI体（沟道），以使器件保持良好的短沟道特性。添加与第一栅极相对的第二栅极，因此，通过从SOI体的相反两面控制沟道，从而允许额外地按比例缩小栅极长度。当使用全包围沟道的栅极时，实现最佳短沟道控制。
鉴于上述情况，半导体工业正寻求石墨烯以实现某些上述目的。石墨烯实质上为碳原子的扁平状薄片（flat sheet），它是一种用于射频（RF）晶体管和其它电子晶体管的有前景的材料。典型的RF晶体管由硅或诸如磷化铟（InP）的更昂贵的半导体制成。石墨烯中测量的电子迁移率被发现远高于InP或硅的电子迁移率。
虽然有着其所有优良的电子特性，但是石墨烯没有带隙，这使其不适合制造数字器件。在沟道中使用石墨烯制造的晶体管具有10或更小的量级的Ion/Ioff比率，而这些器件的适当功能还需要大许多个量级（约106的Ion/Ioff）。已经表明，如果以纳米带或闭合的碳纳米管（NNT）的形式制造石墨烯，可以在石墨烯中产生带隙。带隙大小随着纳米带的宽度减小而增大，并且对于潜在的实际引用，石墨烯纳米带（GNR）的宽度必须小于10nm，优选地小于5nm。
之前已证明可在剥落的石墨烯纳米薄片上制造GNR。用于制造GNR的现有技术是基于石墨烯层的构图（pattern）和蚀刻（通常使用RIE）。这种技术形成的纳米带具有非均匀且可能损坏的边缘，形成线边缘粗糙度（LER），这劣化了GNR的电学质量。
CNT场效应晶体管已知具有优良的特性，然而，制造超大型集成电路所需的CNT的精确布置非常有挑战性。尽管通过CNT的定向生长，已经取得了一定的进步，但是可实现的CNT到CNT间距为微米量级。作为基准，目前的器件以50nm（0.05微米）的间距制造。
发明内容
本公开通过使用石墨烯作为沟道材料，解决了FET按比例缩小要求。石墨烯薄片的使用允许制造比现在使用SOI制造的沟道薄的沟道。此外，本公开中公开的器件具有双栅极以进一步推动按比例缩小。可被视为卷起的石墨烯的CNT沟道的使用允许制造全包围栅（gate-all-around）器件。
本公开描述了包括沿晶向取向的平行的石墨烯纳米带或碳纳米管的半导体结构的制造。由于该石墨烯纳米带或碳纳米管是由碳化硅（SiC）鳍或纳米线的模板制成的，因此可实现的集成密度等同于使用最先进的硅技术获得的集成密度。
在本公开中，首先提供SiC鳍或纳米线，然后通过退火，在所述鳍或所述纳米线的暴露表面上形成石墨烯纳米带或碳纳米管。在其中形成闭合的碳纳米管的实施例中，在退火之前，纳米线被悬置（suspend）。本公开中提供的石墨烯纳米带和碳纳米管的位置、取向和手征性由形成所述石墨烯纳米带和碳纳米管的对应碳化硅鳍和纳米线确定。
在本公开的一个实施例中，提供一种半导体结构（即，双沟道鳍式FET（finFET）），其包括位于衬底表面上的至少一个碳化硅鳍。所公开的结构还包括石墨烯纳米带，其位于所述至少一个碳化硅鳍的每个裸露侧壁上。所公开的结构还包括栅极结构，其被取向为垂直于所述至少一个碳化硅鳍。所述栅极结构还覆盖每个石墨烯纳米带的一部分并位于所述至少一个碳化硅鳍的一部分的顶上。在所公开的结构中，被所述栅极结构覆盖的所述每个石墨烯纳米带的所述部分限定（define）所述半导体结构的沟道区。
在本申请的另一实施例中，提供一种半导体结构，其包括位于衬底表面上的至少一个硅鳍。所公开的结构还包括：碳化硅鳍，其位于所述至少一个硅鳍的每个裸露侧壁上；以及位于每个碳化硅鳍的侧壁上的石墨烯纳米带。所公开的结构还包括栅极结构，其被取向为垂直于每个碳化硅鳍和所述至少一个碳化硅鳍。所述栅极结构还覆盖每个石墨烯纳米带的一部分并位于所述碳化硅鳍和所述至少一个硅鳍中的每一者的一部分的顶上。被所述栅极结构覆盖的所述每个石墨烯纳米带的所述部分限定所述半导体结构的沟道区。
在本申请的又一实施例中，提供一种半导体结构，其包括位于表面衬底上的至少一对分隔开的石墨烯纳米带。该结构还包括第一栅极结构，其位于每个分隔开的石墨烯纳米带的一个侧壁上，其中包含所述第一栅极结构的每个石墨烯纳米带的所述侧壁不相互面对。所述结构还包括：邻近所述第一栅极结构的平面化电介质材料；以及第二栅极结构的至少栅极导体，其位于所述至少一对分隔开的石墨烯纳米带之间。在某些实施例中，所述第二栅极结构的所述栅极导体的上部可以接触所述第一栅极结构的上表面。
在本申请的再一实施例中，提供一种半导体结构，其包括：位于衬底表面的顶上的至少一个悬置的碳纳米管；以及栅极结构，其被取向为垂直于所述至少一个悬置的碳纳米管。所述栅极结构围绕所述至少一个悬置的碳纳米管的一部分，并且被所述栅极结构围绕的所述至少一个碳纳米管的部分限定所述半导体结构的沟道区。
本公开还提供了一种形成半导体结构的方法。所述方法包括提供位于衬底表面上的至少一个碳化硅鳍，所述碳化硅鳍至少具有裸露侧壁。通过在诸如但不限于稀释硅烷的环境中在从1200℃直到但不超过所述衬底的熔点的温度下进行退火，在所述碳化硅鳍的每个裸露侧壁上形成石墨烯纳米带。邻近所述石墨烯纳米带形成至少栅极结构。
附图说明
在下面的附图描述中，当使用术语“截面”时，对应的附图将示出在截面中存在的物体（或材料）。当使用术语“侧视图”时，对应的附图将示出以直角直接可见的、但可能位于截面平面后面的物体。
图1是（通过截面图）示出可以在本公开的一个实施例中使用的绝缘体上碳化硅衬底的图示。
图2A-2D是（通过截面图）示出可在形成图1所示的绝缘体上碳化硅衬底中使用的一种可能的方法的图示。
图3是（通过截面图）示出在绝缘体上碳化硅衬底的碳化硅层的上表面上形成硬掩模之后图1的结构的图示。
图4A是（通过俯视图）示出在衬底的至少一个区域中形成其上包括构图的硬掩模的多个碳化硅鳍之后图3的结构的图示。
图4B是在由B1-B2标注的平面处切开图4A的结构之后通过侧视图的图示。
图5A是（通过俯视图）示出在每个碳化硅鳍的裸露侧壁上形成石墨烯纳米带之后图4A的结构的图示。
图5B是图5A中的俯视图所示的通过切面B1-B2的侧视图。
图6A是（通过俯视图）示出在其侧壁上包括石墨烯纳米带的每个碳化硅鳍的一部分上形成包括栅极电介质层和栅极导体的栅极结构之后图5A的结构的图示。
图6B是图6A中的俯视图所示的通过切面B1-B2的侧视图。
图7A-7B是示例出可以在图6A-6B中提供的碳化硅鳍的侧壁上形成的石墨烯类型依赖于碳化硅鳍的表面取向的图示。
图8是（通过截面图）示例出可在本公开的另一实施例中采用的绝缘体上硅衬底的图示，该衬底自下而上包括处理衬底（handle substrate）、掩埋绝缘层和硅层。
图9是（通过截面图）示例出在绝缘体上硅衬底的硅层的上表面上形成硬掩模之后图8中的绝缘体上硅衬底的图示。
图10是在掩埋绝缘层的上表面上形成至少一个硅鳍之后图9所示的结构的三维表示，其中每个硅鳍具有位于其上的构图的硬掩模。
图11是在硅鳍的裸露侧壁上形成碳化硅鳍之后图10所示的结构的三维表示。
图12是在每个碳化硅鳍的裸露侧壁上形成石墨烯纳米带之后图11所示的结构的三维表示。
图13是在形成包括第一栅极电介质和其上的第一栅极导体的第一栅极结构之后图12所示的结构的三维表示。
图14是沿着A1-A2平面截取的图13所示的结构的截面图。
图15是（通过截面图）示例出在形成平面化电介质层并平面化止于构图的硬掩模上表面的结构之后图14所示的结构的图示。
图16是（通过截面图）示例出在从结构中选择性地去除构图的硬掩模和硅鳍，以及在之前被构图的硬掩模和硅鳍占据的区域中形成第二栅极导体之后图15的结构的图示。
图17是（通过截面图）示例出在从结构中选择性地去除构图的硬掩模和硅鳍，以及在之前被构图的硬掩模和硅鳍占据的区域中形成第二栅极电介质和第二栅极导体之后（即，第二栅极结构）图15所示的结构的图示。
图18A-18B是（通过截面图）示例出在从结构中选择性地去除构图的硬掩模、硅鳍和碳化硅鳍，以及在之前被构图的硬掩模、硅鳍和碳化硅鳍占据的区域中形成第二栅极电介质层和第二栅极导体（即，第二栅极结构）之后图15的结构的图示。
图19A是（通过俯视图）示出在形成位于结构的至少一个区域中的多个悬置的碳化硅纳米线之后图1的结构的图示。
图19B是图19A所示的结构通过切面A1-A2的侧视图。
图20A是（通过俯视图）示出在多个悬置的碳化硅纳米线的所有暴露表面上形成石墨烯涂层之后图19A所示的结构的图示；被石墨烯涂覆的纳米线在此可被称为碳纳米管。
图20B是图20A所示的结构通过切面A1-A2的侧视图。
图21A是（通过俯视图）示出在每个碳纳米管的一部分之上形成包括栅极电介质层和栅极导体的栅极结构之后图20A所示的结构的图示。
图21B是图21A所示的结构通过切面A1-A2的侧视图。
具体实施方式
现在将参考下面的描述和随附本申请的附图更详细地描述本公开，本公开提供包括可用作器件沟道、沿晶向取向的平行的石墨烯纳米带或碳纳米管的半导体结构以及制造这种结构的方法。注意，本申请的附图是仅为了示例的目的而提供的，因此附图未按比例绘制。还应注意，在附图中，相似和对应的要素用相似附图标记指代。
在下面的描述中，阐述了大量的特定细节，例如具体的结构、部件、材料、尺寸、处理步骤和技术，以便提供对本公开的各种实施例的理解。然而，本领域普通技术人员将理解，本公开的各种实施例可以在没有这些特定细节的情况下实施。在其它情况下，未详细描述公知的结构或处理步骤，以免使本公开模糊不清。
将理解，当诸如层、区域或衬底的要素被称为在另一要素“上”或“之上”时，它可以直接在该另一要素上，或者也可以存在中间要素。相反，当一个要素被称为“直接在”另一要素“上”或者“之上”时，不存在中间要素。还应当理解，当一个要素被称为“连接”或“耦合”到另一个要素时，它可以被直接连接或耦合到该另一要素，或者可以存在中间要素。相反，当一个要素被称为“直接连接”或“直接耦合”到另一要素时，不存在中间要素。
如上所述，本公开提供包括可用作器件沟道、沿晶向取向的平行石墨烯纳米带或碳纳米管的半导体结构以及制造这样的半导体结构的方法。本文下面将更详细地描述的本公开的方法通过碳化硅鳍或纳米线的模板形成石墨烯纳米带或碳纳米管。本公开中提供的石墨烯纳米带和碳纳米管的位置、取向和手征性由形成该石墨烯纳米带或碳纳米管所使用的对应碳化硅鳍和纳米线确定。因此，本公开的方法可用于现有半导体加工流程并提供这样的技术：其中，可以选择性地在衬底上放置稠密的石墨烯纳米带和碳纳米管。
首先参考图1、2A-2D、3、4A、4B、5A、5B、6A和6B，它们示出了其中提供包括石墨烯纳米带的双沟道鳍式FET的本公开的一个实施例。
首先参考图1，其中示例出可在本公开的一个实施例中采用的绝缘体上碳化硅衬底10。图1所示的绝缘体上碳化硅衬底10从下到上包括处理衬底12、掩埋绝缘层14和碳化硅层16。
绝缘体上碳化硅衬底10的处理衬底12可以包括任何半导电材料或绝缘材料，例如Si、SiC、GaN、AlN、Al2O3、Si3N4或其他类似的化合物半导体或金属氧化物。用于处理衬底12的材料典型地具有高于1200℃的熔点。还可使用这些半导体材料的多层作为处理衬底12的半导体材料。在一个实施例中，处理衬底12由硅构成。在另一实施例中，处理衬底12由碳化硅构成。
绝缘体上碳化硅衬底10的处理衬底12和碳化硅层16可以具有相同或不同的晶向。例如，处理衬底12和碳化硅层16的表面晶向可以是{100}、{110}或{111}。除了这些特别提及的晶向之外的其它晶向也可以在本公开中使用。绝缘体上碳化硅衬底10的处理衬底12可以是单晶半导体材料、多晶材料或非晶材料。典型地，绝缘体上碳化硅衬底10的碳化硅层16为单晶半导体材料。
在本公开的一个实施例中，绝缘体上碳化硅衬底10的处理衬底12和/或碳化硅层16可以是未掺杂的。在本公开的另一实施例中，绝缘体上碳化硅衬底10的处理衬底12和/或碳化硅层16可以是掺杂的。当绝缘体上碳化硅衬底10的处理衬底12和/或碳化硅层16是掺杂的时，掺杂剂可以是p型或n型掺杂剂。
绝缘体上碳化硅衬底10的掩埋绝缘层14可以为氧化物、氮化物、氧氮化物或它们的任何多层组合。在一个实施例中，绝缘体上碳化硅衬底10的掩埋绝缘层14为氧化物（例如氧化硅、氧化铝）和氮化硅。掩埋绝缘层14可以是连续的，或者可以是不连续的。当存在不连续的掩埋绝缘层14时，掩埋绝缘层14作为被半导体材料围绕的隔离岛存在。
绝缘体上碳化硅衬底10的碳化硅层16的厚度典型地为0.5nm到10nm，其中1nm到5nm的厚度更典型。如果碳化硅层16的厚度超过上述范围，则可以使用减薄步骤将碳化硅层16的厚度减为处于上述范围之一内的值，所述减薄步骤例如为：氧化和随后的氧化物剥离、平面化或蚀刻。
绝缘体上碳化硅衬底10的掩埋绝缘层14典型地具有1nm到200nm的厚度，其中100nm到150nm的厚度更典型。在其中处理衬底12为绝缘体（Al2O3）的实施例中，不需要绝缘层14。在这种情况下，衬底10可以在处理衬底12之上仅包括碳化硅层16。但是，在某些情况下，即使当处理衬底12为绝缘体，也使用层14。例如，当通过接合（bonding）制造衬底10时，有时很难将碳化硅直接接合到衬底12上，并且可以在碳化硅与处理衬底之间使用中间绝缘层作为“粘合剂”。绝缘体上碳化硅衬底10的处理衬底12的厚度在本公开中不重要。
在一个实施例中，绝缘体上碳化硅衬底10可利用其中将碳离子注入SIMOX（注氧隔离）晶片中的工艺形成。在本公开的另一实施例中，绝缘体上碳化硅衬底10可通过首先提供处理衬底12形成。接下来，在处理衬底12上形成掩埋绝缘层14，然后在掩埋绝缘层14上形成碳化硅层16。为了获得单晶SiC层16，可通过外延生长形成层12和14。在本公开的又一实施例中，绝缘体上碳化硅衬底10通过层转移形成。当采用层转移工艺时，可以在将包括处理衬底的晶片接合到包括碳化硅衬底的晶片之后执行可选的减薄步骤。可选的减薄步骤将碳化硅衬底的厚度减为具有更理想的、处于上述范围以内的厚度的层。
现在参考图2A-2D，其示例出可在本公开的一个实施例中用于形成图1所示的绝缘体上碳化硅衬底10的层转移工艺的基本处理步骤。首先参考图2A，其中示例出可用于形成图1所示的绝缘体上碳化硅衬底10的初始结构20。初始结构20包括碳化硅衬底22，该衬底22具有位于其上表面上的第一绝缘层24。第一绝缘层24包括上述用于掩埋绝缘层14的绝缘材料之一。在一个实施例中，第一绝缘层24可通过包括氧化和/或氮化的热技术形成。或者，第一绝缘层24可通过沉积工艺在碳化硅衬底22的上表面上形成，所述沉积工艺例如包括化学气相沉积、等离子体增强化学气相沉积、原子层沉积和化学溶液沉积。
现在参考图2B，其中示例出在碳化硅衬底22内形成氢注入区域26之后图2A的结构。氢注入区域26利用任何常规氢离子注入工艺形成。氢注入区域26包括足够的氢离子浓度，当对氢注入区域26进行随后的退火时，在注入区域26内发生起泡（blistering），这使得碳化硅衬底22的一部分从结构中去除。
现在参考图2C，其中示例出在提供处理衬底12，翻转图2B所示的结构，以及通过使这两个晶片相互紧密接触将它们接合在一起之后图2B的结构，其中处理衬底12具有位于其上表面上的第二绝缘层28；在所示例的实施例中，使第一和第二绝缘层24、28相互紧密接触。典型地通过两个平坦表面24和28之间的范德华力开始接合。也可以使用在两个晶片上施加压力来开始接合。使用退火增强两个晶片之间的键。退火之后，两个表面之间的键为共价键。典型的退火温度为300℃到1200℃，而退火持续时间为0.5小时到24小时。如上所述，退火还导致碳化硅衬底22的一部分分离，这是因为在氢注入区域26中发生氢起泡。然后，对未从原始碳化硅衬底22中去除的剩余碳化硅进行抛光，从而获得其表面具有0.1nm到0.3nm的均方根（RMS）粗糙度的碳化硅层16。例如图2D示出抛光之后所产生的结构。在接合期间，第一和第二绝缘层24、28可以合并并形成绝缘体上碳化硅衬底10的掩埋绝缘层14。
无论采用哪种工艺形成图1所示的绝缘体上碳化硅衬底10，在绝缘体上碳化硅衬底10的碳化硅层16的上表面形成硬掩模30，提供例如图3所示的结构。本公开中采用的硬掩模30包括氧化物、氮化物、氧氮化物或它们的任何多层组合。在一个实施例中，硬掩模30是诸如氧化硅的半导体氧化物。在另一实施例中，硬掩模30是诸如氮化硅的半导体氮化物。在本公开的又一实施例中，硬掩模30包括半导体氧化物和半导体氮化物的多层叠层，即，氧化硅-氮化硅多层叠层。
在一个实施例中，可以使用诸如氧化和/或氮化的热技术在碳化硅层16的上表面上形成硬掩模30。在另一实施例中，可以使用诸如化学气相沉积、等离子体增强化学气相沉积、原子层沉积和化学溶液沉积的沉积工艺形成硬掩模30。
硬掩模30的厚度可以根据所采用的硬掩模材料类型以及用于形成硬掩模的技术而变化。典型地，硬掩模30具有5nm到50nm的厚度，其中10nm到20nm的厚度更典型。
现在参考图4A-4B，其中示例出在绝缘体上碳化硅衬底10的掩埋绝缘层14的表面上形成多个碳化硅鳍16’之后图3所示的结构。如图所示，每个碳化硅鳍上面包括构图的硬掩模30’。术语“鳍”在本申请的通篇中表示从碳化硅层或硅层蚀刻出的碳化硅或硅的一部分。所述鳍具有矩形截面，其中鳍高度由碳化硅层16的厚度限定，并且鳍宽度由构图的硬掩模30’的宽度限定。
注意，尽管附图和下面的描述涉及多个碳化硅鳍，但是也可以在形成单个碳化硅鳍时使用本申请。还应注意，在俯视图中，碳化硅鳍16’位于构图的硬掩模30’的下方。
多个（即，阵列）碳化硅鳍16’位于绝缘体上碳化硅衬底10的至少一个区域中。每个碳化硅鳍16’都具有与绝缘体上碳化硅衬底10的掩埋绝缘层14的上表面直接接触的底面、与构图的硬掩模30’的底面直接接触的顶面、以及裸露的侧壁。如图所示，每个碳化硅鳍16’具有与碳化硅层16的第一未构图部分接触的第一端部E1，以及与碳化硅层16的第二未构图部分接触的第二端部E2。并且如图所示，多个碳化硅鳍16’相互平行地排列，并且在每个相邻的碳化硅鳍16’之间具有均匀的间隔。因此，可以将碳化硅鳍16’的阵列视为梯子（ladder）排列，其中每个碳化硅鳍代表梯子的梯级（rung）。
图4A-4B所示的结构可通过光刻和蚀刻形成。具体而言，图4A-4B所示的结构可通过首先向硬掩模30的上表面施加光致抗蚀剂材料（未示出）形成。可利用包括诸如旋涂的任何常规沉积工艺形成光致抗蚀剂材料，该光致抗蚀剂材料可以是正性材料、负性材料或正性材料与负性材料的组合。在施加光致抗蚀剂材料之后，对光致抗蚀剂材料进行所需图形辐射（例如，通过掩模进行照射，或者电子束光刻），然后利用任何常规的抗蚀剂显影剂对抗蚀剂材料进行显影。
在硬掩模30的表面上具有构图的抗蚀剂的情况下，利用一种或多种蚀刻工艺去除未被构图的抗蚀剂覆盖的硬掩模30的未保护部分以及碳化硅层16的下伏（underlying）部分。可用于去除未被构图的抗蚀剂覆盖的硬掩模30的未保护部分以及碳化硅层16的下伏部分的一种或多种蚀刻工艺包括干法蚀刻、湿法蚀刻或其任何组合。当采用干法蚀刻时，可以使用反应离子蚀刻（RIE）、离子束蚀刻和等离子体蚀刻中的一种。当采用湿法蚀刻时，可以使用在去除至少硬掩模30的未保护部分时具有选择性的化学蚀刻剂。在本申请的一个实施例中，可使用RIE去除硬掩模30的未保护部分以及碳化硅层16的下伏部分。
在某些实施例中，构图的抗蚀剂在整个构图工艺期间保留在结构的顶上。在本公开的其它实施例中，构图的抗蚀剂在图形已被转移到硬掩模30之后从结构中去除。无论何时去除构图的抗蚀剂，利用诸如灰化的常规抗蚀剂去除处理去除构图的抗蚀剂。
现在参考图5A-5B，其中示例出在碳化硅鳍16’的裸露侧壁上形成石墨烯纳米带32之后图4A-4B的结构。术语“纳米带”在本申请的通篇中用来表示这样的矩形石墨烯薄片：该矩形石墨烯薄片的一个尺度为数纳米宽。注意，在俯视图中，纳米带位于鳍的侧壁上，因此不可见。
尽管附图中未示例，但是本申请包括这样的实施例：其中在形成石墨烯纳米带之前，从碳化硅鳍16’的顶上至少去除每个构图的硬掩模30’。当构图的硬掩模30’被去除时，可以在每个碳化硅鳍的裸露侧壁上以及现在裸露的上表面上形成石墨烯纳米带。注意，在该情况下，对于某些应用，可能想要选择鳍取向，以使暴露的SiC鳍侧壁和暴露的顶面具有相同的晶向（例如，全都具有（100）表面）。
在本申请的通篇中使用的术语“石墨烯”表示密堆积在蜂巢晶格中的sp2键合的碳原子的一个原子厚的平面薄片（sheet）。用作石墨烯纳米带32的石墨烯具有二维（2D）六角晶体学键合结构。可用作石墨烯纳米带32的石墨烯可由单层石墨烯（标称0.34nm厚）；少数层（few-layer）石墨烯（2-10个石墨烯层）；多层（multi-layer）石墨烯（>10个石墨烯层）；单层、少数层和多层石墨烯的混合物；或者混合有非晶的和/或无序的碳相的石墨烯层的任何组合构成。用作石墨烯纳米带32的石墨烯还可以包括——如果需要——取代的、填隙的和/或插入的掺杂剂物类（species）。
在每个碳化硅鳍16’的裸露侧壁上形成的每个石墨烯纳米带32可以通过首先在含稀释硅烷的环境中执行第一退火而清洁每个碳化硅鳍16’的裸露侧壁形成。可用于清洁每个碳化硅鳍16’的裸露侧壁的第一退火典型地在800℃到900℃的温度下执行，其中810℃到825℃的第一退火温度更典型。
如上所述，第一退火在含稀释硅烷的环境中执行。“含硅烷环境”表示包括氢和硅且具有通式SinH2n+2的至少一种化合物的任何气氛，其中n为任意整数，具体而言，n为从1到4的整数。可在含硅烷环境中使用的硅烷的例子包括——但不限于——甲硅烷和乙硅烷。
含硅烷环境典型地用惰性气体稀释，所述惰性气体例如包括He、Ne、Ar、Kr和Xe中的任一种。在一个实施例中，基于含稀释硅烷环境的总量，含稀释硅烷环境中的硅烷含量典型地为1%到100%。在另一实施例中，基于含稀释硅烷环境的总量，含稀释硅烷环境中的硅烷含量典型地为15%到25%。
在执行第一退火之后，执行第二退火，该第二退火在每个碳化硅鳍16’的裸露侧壁上生长石墨烯纳米带32。对于每个碳化硅鳍16’，在鳍的相反侧壁表面上形成两个石墨烯纳米带。每个石墨烯纳米带的部分将用作器件的沟道。第二退火典型地在从约1200℃直到但不超过处理晶片12的熔化温度的温度下执行，其中从1300℃到2000℃的第二退火温度更典型。在第二退火期间，从其上形成石墨烯纳米带的碳化硅鳍16’的裸露侧壁释放硅。所形成的每个石墨烯纳米带32的宽度由每个碳化硅鳍16’的高度限定。典型地，每个石墨烯纳米带32的宽度处于从0.5nm到10nm的范围内。
现在参考图6A-6B，其中示例出在每个碳化硅鳍16’的一部分上形成包括栅极电介质（未示出）和栅极导体34的栅极结构35之后图5A-5B的结构，其中每个碳化硅鳍16’包括位于其侧壁上的石墨烯纳米带32。未示出的栅极电介质位于栅极导体34的下方且位于掩埋绝缘层14的顶上。进一步地，该栅极电介质完全围绕其侧壁上包括石墨烯纳米带32的每个碳化硅鳍16’。
在本公开的一个实施例中，可在该实施例中使用的栅极电介质可以包括金属氧化物或半导体氧化物。可使用的示例性栅极电介质层包括——但不限于——HfO2、ZrO2、La2O3、Al2O3、TiO2、SrTiO3、LaAlO3、Y2O3、HfOxNy、ZrOxNy、La2OxNy、Al2OxNy、TiOxNy、SrTiOxNy、LaAlOxNy、Y2OxNy、SiON、SiNx、其硅酸盐，以及其合金。还可以使用这些电介质材料的多层叠层作为栅极电介质层。每个x值独立地从0.5到3，每个y值独立地从0到2。
可采用的栅极电介质的厚度可以根据用于形成它们的技术而变化。典型地，可采用的栅极电介质层具有1nm到20nm的厚度，其中2nm到10nm的厚度更典型。
栅极电介质可通过本领域中公知的方法形成。在一个实施例中，栅极电介质可通过诸如化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、物理气相沉积（PVD）、分子束沉积（MBD）、脉冲激光沉积（PLD）、液态源雾化化学沉积（LSMCD）以及原子层沉积（ALD）的沉积工艺形成。如果栅极电介质是若干个层的叠层，则某些层可以通过化学沉积或旋涂技术进行沉积。
在形成栅极电介质之后，可以形成栅极导体（即，栅极线）34。栅极导体34包括任何导电材料，所述导电材料包括——但不限于——多晶硅、多晶硅锗、元素金属（例如，钨、钛、钽、铝、镍、钌、钯和铂）、至少两种金属的合金、金属氮化物（例如，氮化钨、氮化铝和氮化钛）、金属硅化物（例如，硅化钨、硅化镍和硅化钛）以及它们的多层组合。在一个实施例中，可用作栅极导体34的导电材料可以包括nFET金属栅极。在另一实施例中，可用作栅极导体34的导电材料可以包括pFET金属栅极。nFET和pFET栅极导体根据所需的FET阈值电压（Vt）而进行选择。在又一实施例中，可用作栅极导体34的导电材料可以包括多晶硅。多晶硅导电材料可以单独使用，也可以与另一导电材料结合使用，所述另一导电材料例如是金属导电材料和/或金属硅化物材料。
用作栅极导体34的导电材料可利用常规沉积工艺形成，所述常规沉积工艺包括例如化学气相沉积（CVD）、等离子体增强化学气相沉积（PECVD）、物理气相沉积（PVD）、溅射、原子层沉积（ALD）以及其它类似的沉积工艺。当使用含Si材料作为导电材料时，可通过利用原位掺杂沉积工艺，或通过利用沉积与随后的将适当的杂质引入含Si材料中的诸如离子注入或气相掺杂的步骤，在含Si材料中掺杂适当的杂质。当形成金属硅化物时，采用常规的硅化工艺。所沉积的导电材料典型地具有1nm到100nm的厚度，其中3nm到30nm的厚度更典型。在沉积导电材料之后，通过光刻和蚀刻将导电材料构图为栅极导体，即栅极线34。在导电材料的构图期间，栅极电介质也可以被构图。
具体而言，图6A-6B示例出包括位于衬底表面（即，初始绝缘体上碳化硅衬底10的掩埋绝缘层14）上的至少一个碳化硅鳍16’的双沟道鳍式FET。所公开的结构还包括位于所述至少一个碳化硅鳍16’的每个裸露侧壁上的石墨烯纳米带32。所公开的结构还包括与所述至少一个碳化硅鳍16’垂直地取向的栅极结构35。栅极结构35还覆盖每个石墨烯纳米带32的一部分并位于所述至少一个碳化硅鳍16’的一部分的顶上。在所公开的结构中，每个石墨烯纳米带32的被栅极结构35覆盖的部分限定半导体结构的沟道区。
图6A-6B所示的结构还包括源区38A和漏区38B。源区38A位于不被栅极结构35覆盖的每个石墨烯纳米带的一部分处，而漏区38B位于不被栅极结构35覆盖的每个石墨烯带的另一部分处。源区38A和漏区38B通过沟道区相连。
在一个实施例中，源区38A和漏区38B可通过对石墨烯纳米带32的未被栅极结构35覆盖的部分进行化学掺杂（n型或p型）来形成。例如，可以通过暴露到硝酸而将石墨烯掺杂为p型。在另一实施例中，源区38A和漏区38B可以由金属碳化物构成，所述金属碳化物通过首先在每个石墨烯纳米带的其中将形成源区38A/漏区38B的部分上形成诸如Ti、W、Ni、Ta、Co或它们的合金的金属层来形成。然后通过退火使金属层与石墨烯纳米带发生反应。例如，为了形成碳化钨（WC），需要约900℃或更高的温度。在退火之后，可以利用选择性蚀刻工艺去除任何未反应的金属层。利用金属前体（precursor）的化学气相沉积也可用于形成碳化物。
还应注意，在本公开中可在碳化硅鳍的侧壁上形成的石墨烯的类型取决于碳化硅鳍的表面取向。这在图7A-7B中示出。具体而言，图7A是示出在（101）方向上具有切口的绝缘体上碳化硅衬底的某些可能的晶面的图。如图7B所示，通过选择晶片表面取向和鳍相对于切口的布局，可以获得其中所有表面为<100>的鳍或者侧壁为（110）的鳍。
现在参考图8-18A和18B，其中示例出本公开的另一实施例，在该实施例中，在硅鳍的侧壁上形成石墨烯纳米带。具体而言，图8-18A和18B提供了制造双沟道鳍式FET的方法，该双沟道鳍式FET可以可选地为双栅控的。
首先参考图8，其中示例出可在本公开的该实施例中采用的绝缘体上硅衬底50。绝缘体上硅衬底50自下而上包括处理衬底52、掩埋绝缘层54和硅层56。观察到，图8所示的绝缘体上硅衬底50类似于图1所示的绝缘体上碳化硅衬底10，只是使用硅层56替代了碳化硅层16。因此，在本公开的该实施例中使用的处理衬底52和掩埋绝缘层54的材料和厚度与上述绝缘体上碳化硅衬底10的处理衬底12和掩埋绝缘层14的材料和厚度相同。还应注意，上面针对碳化硅层16给出的对掺杂、晶向和厚度的一般描述在此适用于硅层56。
另外，可以使用上述形成绝缘体上碳化硅衬底10的技术之一制造绝缘体上硅（SOI）衬底50，只是使用硅替代了碳化硅。而且，SOI晶片的制造是一项成熟的技术，并且SOI晶片可以商购获得。
现在参考图9，其中示出在硅层56的上表面上形成硬掩模58之后图8的绝缘体上硅衬底50。在本公开的该实施例中采用的硬掩模58可以包括上面针对硬掩模30提及的硬掩模材料之一。同样地，在本公开的该实施例中采用的硬掩模58可以使用用于形成硬掩模30的上述技术之一制造，并且硬掩模58的厚度可以落在上面针对硬掩模38提供的范围内。
现在参考图10，其中示例出在掩埋绝缘层54的上表面上形成至少一个硅鳍56’之后图9所示的结构。尽管图10示例出单个硅鳍56’，但是与在本公开的上一实施例中形成多个碳化硅鳍16’类似地，可以在掩埋绝缘层54的表面上形成多个硅鳍56’。如图所示，每个硅鳍56’都包括位于硅鳍56’的上表面上的构图的硬掩模58’。同样地，每个硅鳍56’都具有裸露侧壁。
硅鳍56’可通过光刻和蚀刻形成。具体而言，图10所示的结构可以通过首先向硬掩模58的上表面施加光致抗蚀剂材料（未示出）而形成。可利用包括例如旋涂的任何常规沉积工艺形成光致抗蚀剂材料，该光致抗蚀剂材料可以是正性材料、负性材料、或正性材料与负性材料的组合。在施加光致抗蚀剂材料之后，对光致抗蚀剂材料进行所需图形辐射，然后利用任何常规抗蚀剂显影剂对抗蚀剂材料进行显影。在硬掩模58表面上具有构图的抗蚀剂的条件下，然后利用一种或多种蚀刻工艺去除硬掩模58的未保护部分以及硅层56的下伏部分。所述一种或多种蚀刻工艺可以包括干法蚀刻、湿法蚀刻或它们的任何组合。当采用干法蚀刻时，可以使用反应离子蚀刻（RIE）、离子束蚀刻和等离子体蚀刻中的一种。当采用湿法蚀刻时，可以使用在去除至少硬掩模58的未保护部分时具有选择性的化学蚀刻剂。在一个实施例中，可使用RIE去除硬掩模58的未保护部分以及硅层56的下伏部分。
在某些实施例中，构图的抗蚀剂在整个构图工艺期间保留在结构的顶上。在本公开的其它实施例中，构图的抗蚀剂在图形已被转移到硬掩模58之后从结构中去除。无论何时去除构图的抗蚀剂，利用诸如灰化的常规抗蚀剂去除处理去除构图的抗蚀剂。
现在参考图11，其中示例出在每个硅鳍56’的裸露侧壁上形成碳化硅鳍60之后图10所示的结构。尽管未示出，但是可以在形成碳化硅鳍之前从每个硅鳍56’的顶上去除构图的掩模58’。在这种实例中，可以在硅鳍56’的顶上形成碳化硅鳍。
可以相对于碳化硅鳍60选择性地去除硅鳍56’和硬掩模58’。硅鳍60的去除产生与图4A所示的结构相似的结构，其中通过对绝缘体上SiC层进行构图而形成SiC鳍16’。这两个结构之间存在一些区别：第一区别是SiC鳍16的数量是图4A中SiC鳍数量的两倍，这是因为每个硅鳍56’产生两个SiC鳍60。第二区别是SiC鳍60不具有硬掩模帽。用于产生SiC鳍60的方法的一个优点是鳍厚度由外延限定，下面将介绍这一点。与通过对SiC层的光刻和构图实现的鳍厚度控制相比，外延典型地允许更均匀的鳍厚度控制。参考图5-6介绍的其余步骤可以应用到该结构以完成器件制造。关于图11-18的其余讨论将涉及其中保留硅鳍56’和硬掩模58’（尽管它们最终被去除以形成双栅极结构）的实施例。
在每个硅鳍56’的裸露侧壁上形成的碳化硅鳍60可利用选择性外延生长工艺形成。由于采用了选择性外延生长工艺，因此碳化硅鳍60具有与硅鳍56’（碳化硅鳍60从该硅鳍56’生长）的侧壁的晶向相同的晶向。所述选择性外延生长工艺典型地在1200℃到1400℃的温度下执行，其中1325℃到1375℃的生长温度更典型。在一个实施例中，用于在硅鳍56’的侧壁上形成碳化硅鳍60的选择性外延生长工艺包括至少一个前体，该前体包含硅和碳二者。在另一实施例中，用于在硅鳍58’的侧壁上形成碳化硅鳍60的选择性外延生长工艺包括包含硅的第一前体和包含碳的第二前体。在上述任一实施例中，（一种或多种）前体可以单独使用，也可以与惰性气体混合使用。
在硅鳍56’的裸露侧壁上形成的碳化硅鳍60具有从硅鳍56’的侧壁横向向外延伸的1nm到10nm的厚度，其中1nm到5nm的厚度更典型。碳化硅鳍60的高度依赖于之前形成的硅鳍56’的高度。
现在参考图12，其中示例出在每个碳化硅鳍60的裸露侧壁上形成石墨烯层之后图11的结构。石墨烯层在此可被称为石墨烯纳米带62。
本公开的该实施例的石墨烯纳米带62可利用在本公开的上一实施例中形成石墨烯纳米带32时采用的相同技术。即，本申请的该实施例的石墨烯纳米带62可通过首先在含稀释硅烷的环境中执行第一退火而清洁每个碳化硅鳍60的裸露侧壁形成。用于形成石墨烯纳米带32的第一退火和含硅烷环境在此可用于形成石墨烯纳米带62。
在执行第一退火之后，执行第二退火，该第二退火在每个碳化硅鳍60的裸露侧壁上生长石墨烯纳米带62。第二退火温度处于上述用于形成石墨烯纳米带32的范围内，但是保持为低于作为硅熔化温度的1414℃。在第二退火期间，从其上形成有石墨烯纳米带62的碳化硅鳍60的裸露侧壁释放硅。所形成的每个石墨烯纳米带62具有从碳化硅鳍60的表面横向向外延伸一个单层到六个单层的厚度，其中一个或两个单层更典型。每个石墨烯纳米带62的高度由两个碳化硅鳍60的高度确定。
现在参考图13-14，其中示例出在形成包括第一栅极电介质64和其上的第一栅极导体66的第一栅极结构65之后图12所示的结构。图13和14所示的第一栅极电介质64和第一栅极导体66包括用于在上述前一实施例中形成栅极电介质和栅极导体34的上述材料和厚度。同样地，图13和14所示的第一栅极电介质64和第一栅极导体66利用用于在本公开的前一实施例中形成栅极电介质和栅极导体34的上述工艺之一形成。
图13-14所示例的结构包括位于衬底表面（即，初始绝缘上硅衬底50的掩埋绝缘层54）上的至少一个硅鳍56’。所公开的结构还包括位于所述至少一个硅鳍56’的每个裸露侧壁上的碳化硅鳍60，以及位于每个碳化硅鳍60的侧壁上的石墨烯纳米带62。所公开的结构还包括与每个碳化硅鳍60和所述至少一个硅鳍56’垂直地取向的栅极结构65。栅极结构65还覆盖每个石墨烯纳米带62的一部分并且位于所述至少一个硅鳍56’和碳化硅鳍60中的每一者的一部分的顶上。每个石墨烯纳米带62的被栅极结构65覆盖的部分限定半导体结构的沟道区。
现在参考图15，其中示例出在形成平面化电介质层68和平面化止于构图的硬掩模58’的上表面的结构之后图14所示的结构。在本公开的该实施例中采用的平面化电介质层68可以包括光致抗蚀剂材料、SiO2、掺杂的硅酸盐玻璃、倍半硅氧烷（silsesquioxane）、包含Si、C、O和H的原子的掺C的氧化物（即，有机硅酸盐）（SiCOH或多孔pSiCOH）、SiN、SiC:H、SiCN:H、热固性聚亚芳基醚（polyarylene ether），或它们的多层。在本申请中使用术语“聚亚芳基”表示通过键、稠环或者惰性连接基团而被连接在一起的芳基部分（aryl moieties）或者惰性取代的芳基部分，所述惰性连接基团诸如是例如氧、硫、砜、亚砜、羰基等。
平面化电介质层68可利用任何常规沉积工艺形成，所述沉积工艺例如包括旋涂、化学气相沉积、化学增强气相沉积和化学溶液沉积。只要位于构图的硬掩模58’上方的栅极结构65的上表面被平面化电介质材料68覆盖，在平面化之前形成的平面化电介质层68的厚度可以变化。
在形成平面化电介质层68之后，平面化电介质层68被平面化，并且止于构图的硬掩模58’的上表面的顶部。用于形成图15所示的结构的平面化步骤可以包括化学机械平面化和/或研磨。平面化工艺提供诸如图15所示的结构，其中平面化电介质层68、第一栅极导体66、硬掩模58’和第一栅极电介质64的上表面中的每一个都彼此相互共面。
现在参考图16，其中示出在从结构中选择性地去除构图的硬掩模58’和硅鳍56’之后以及至少在先前被构图的硬掩模58’和硅鳍56’占据的区域中形成第二栅极导体70（第二栅极导体70代表结构的第二栅极线）之后图15的结构。
构图的硬掩模58’和硅鳍56’可利用一个或多个选择性蚀刻工艺去除。即，可利用单个蚀刻步骤选择性地去除构图的硬掩模58’和硅鳍56’，或者可以使用多个蚀刻步骤首先选择性地去除构图的硬掩模58’，然后去除硅鳍56’。在本公开的一个实施例中，可以使用湿法蚀刻从结构中选择性地去除构图的硬掩模58’，并止于硅鳍56’的顶部，之后可以使用RIE从结构中选择性地去除硅鳍56’。更具体地说，可以使用基于HBr的化学过程相对于平面化电介质材料68和第一栅极电介质64而选择性地蚀刻硅鳍56’。
在从结构中选择性地去除构图的硬掩模58’和硅鳍56’之后，至少在先前被构图的硬掩模58’和硅鳍64’占据的区域中形成第二栅极导体70；第二栅极导体70也可以延伸到第一栅极导体66的上表面和平面化电介质层68的上表面上。
第二栅极导体70可以包括与第一栅极导体66相同的或不同的导电材料。另外，栅极导体70可利用上述用于第一栅极导体66的沉积工艺之一形成，并且在沉积之后，可通过光刻和蚀刻对沉积的导电材料进行构图，从而形成例如图16所示的第二栅极导体70。图16所示的结构是具有石墨烯沟道的双栅极FET。
现在参考图17，该图表示可利用该实施例的基本处理步骤形成的另一可能的结构。具体而言，首先形成图15所示的结构，然后利用上面针对图16中的结构描述的一个或多个蚀刻工艺从结构中选择性去除构图的硬掩模58’和硅鳍60’。在从结构中选择性地去除构图的硬掩模58’和硅鳍60’之后，至少在先前被构图的硬掩模58’和硅鳍56’占据的区域中形成包括第二栅极电介质72和第二栅极导体70的第二栅极结构71；第二栅极导体70的一部分可以延伸到平面化电介质层68的上表面和第一栅极导体66的上表面上。第二栅极电介质层72邻接每个碳化硅鳍60的侧壁以及第一栅极电介质64的侧壁。并且，在该结构中，第二栅极导体70的下部邻接掩埋绝缘层54’的上表面。
第二栅极电介质72可以包括上述用于第一栅极电介质64的电介质材料之一。在一个实施例中，第二栅极电介质72是不同于第一栅极电介质64的栅极电介质材料。在又一实施例中，第二栅极电介质72和第一栅极电介质64由相同的电介质材料构成。第二栅极电介质72可利用上述用于形成第一栅极电介质64的工艺之一形成。
第二栅极导体70可以包括上述用于第一栅极导体66的导电材料之一。在一个实施例中，第二栅极导体70是不同于第一栅极导体66的导电材料。在又一实施例中，第二栅极导体70和第一栅极导体66由相同的导电材料构成。第二栅极导体70可利用上述用于形成第一栅极导体66的工艺形成。
现在参考图18A-18B，它们表示可利用该实施例的基本处理步骤形成的其它可能的结构。图18A-18B所示的结构为具有石墨烯沟道的双栅极FET。在图18A所示的实施例中，第一和第二栅极导体被电连接。在图18B所示的实施例中，第一和第二栅极导体不被电连接。图18A和18B二者都可通过首先提供图15所示的结构形成。接着，利用上面针对图16所示的结构描述的一个或多个蚀刻工艺从结构中选择性地去除构图的硬掩模58’和硅鳍60’。
在从结构中选择性地去除构图的硬掩模58’和硅鳍56’之后，利用诸如热磷酸（180C下的H3PO4）或借助SF6的等离子体蚀刻的各向同性蚀刻工艺从结构中选择性地去除碳化硅鳍60。
在从结构中选择性去除碳化硅鳍60之后，至少在先前被碳化硅鳍60、构图的硬掩模58’和硅鳍56’所占据的区域中形成包括第二栅极电介质72和第二栅极导体70的第二栅极结构71。在一个实施例中，如图18A所示，第二栅极导体70的一部分可以延伸到平面化电介质层68的上表面和第一栅极导体66的上表面上。在图18A所示的实施例中，这两个栅极被电连接。在图18B所示的另一实施例中，第二栅极导体70不延伸到至少第一栅极导体66的上表面上。在图18B所示的实施例中，这两个栅极被电隔离。在任一结构中，第二栅极电介质72邻接石墨烯纳米带62的侧壁以及第一栅极电介质64的侧壁。并且，在这些结构中，第二栅极电介质72位于第二栅极导体70的下方。因此，第二栅极导体70的下部通过第二栅极电介质72的一部分而与掩埋绝缘层54分隔。
第二栅极电介质72可以包括上述用于第一栅极电介质64的电介质材料之一。在一个实施例中，第二栅极电介质72是不同于第一栅极电介质64的栅极电介质材料。在又一实施例中，第二栅极电介质72和第一栅极电介质64由相同的电介质材料构成。第二栅极电介质72可利用上述用于形成第一栅极电介质64的工艺之一形成。
第二栅极导体70可以包括上述用于第一栅极导体66的导电材料之一。在一个实施例中，第二栅极导体70是不同于第一栅极导体66的导电材料。在又一实施例中，第二栅极导体70和第一栅极导体66由相同的导电材料构成。第二栅极导体70可利用上述用于形成第一栅极导体66的工艺形成。
图16-18A和18B所示的结构包括位于衬底表面（即，原始绝缘体上硅衬底上的掩埋绝缘层54）上的至少一对分隔开的石墨烯纳米带。该结构还包括位于每个分隔开的石墨烯纳米带的一个侧壁上的第一栅极结构65，其中每个石墨烯纳米带的侧壁包含不相互面对的第一栅极结构65。该结构还包括邻近第一栅极结构65设置的平面化电介质材料68，以及位于所述至少一对分隔开的石墨烯纳米带之间的第二栅极结构71的至少栅极导体70。在某些实施例中，第二栅极结构71的第二栅极导体70的上部可以接触第一栅极结构65的上表面，而在其它实施例中，第二栅极导体70不接触第一结构66的上表面。
现在参考图19A、19B、20A、20B、21A和21B，示例出其中由碳化硅纳米线形成碳纳米管的本公开的另一实施例。具体而言，本公开的该实施例提供了一种形成全包围栅碳纳米管FET的方法。
该实施例开始于首先提供图1所示的绝缘体上碳化硅衬底10。接着，在结构的至少一个区域中形成多个悬置的碳化硅纳米线80，从而提供例如图19A-19B所示的结构。尽管描述和示例了以梯子型阵列排列取向的多个悬置的碳化硅纳米线，但本申请还预期形成单个悬置的碳纳米线的实施例。
悬置的碳化硅纳米线80通过光刻、从所形成的每个碳化硅纳米线下方蚀刻掩埋绝缘层14的部分并使该部分凹陷而形成。每个悬置的碳化硅纳米线80具有裸露的上表面、下表面和侧壁表面。如图所示，所述多个悬置的碳化硅纳米线80具有与碳化硅层16的第一未构图部分接触的第一端部E1，以及与碳化硅层16的第二未构图部分接触的第二端部E2。同样地如图所示，所述多个悬置的碳化硅纳米线80相互平行地排列，并且在每个相邻的碳化硅纳米线80之间存在均匀的间隔。
如上所述，图19A-19B所示的结构可以通过光刻和蚀刻多个非悬置的碳化硅纳米线，并且随后从每个非悬置的纳米线下方去除部分掩埋绝缘层而形成。具体而言，图19A-19B所示的结构通过首先向碳化硅层16的上表面施加光致抗蚀剂材料（未示出）形成。可利用诸如旋涂的任何常规沉积形成光致抗蚀剂材料，该光致抗蚀剂材料可以是正性材料、负性材料、或正性材料与负性材料的组合。在施加光致抗蚀剂材料之后，对光致抗蚀剂材料进行所需图形辐射，然后利用任何常规抗蚀剂显影剂对抗蚀剂材料进行显影。在碳化硅层16表面上具有构图的抗蚀剂的条件下，然后利用蚀刻工艺去除碳化硅层16的未保护部分。蚀刻工艺可以包括干法蚀刻或湿法蚀刻。当采用干法蚀刻时，可以使用反应离子蚀刻、离子束蚀刻和等离子体蚀刻中的一种。当采用湿法蚀刻时，可以使用在去除碳化硅层16的未保护部分时具有选择性的化学蚀刻剂。在一个实施例中，可使用基于SF6的化学过程蚀刻未被构图的抗蚀剂覆盖的碳化硅层16的未保护部分。在对碳化硅层16进行构图之后，利用诸如灰化的常规抗蚀剂去除处理去除构图的抗蚀剂。
在形成非悬置的碳化硅纳米线的阵列之后，利用诸如湿法蚀刻的各向同性蚀刻工艺去除位于每个碳纳米线下方的掩埋绝缘层14。更具体而言，如果掩埋绝缘层14为SiO2，则可使用稀释的HF（DHF）选择性地对纳米线进行底切并使其悬置。
所形成的每个悬置的碳化硅纳米线80具有5nm到200nm的长度，其中20nm到100nm的长度更典型。每个悬置的碳化硅纳米线80的高度取决于原始碳化硅层16的厚度。在本申请的通篇中使用的术语“纳米线”表示宽度和高度尺寸比长度尺寸小数倍的矩形条。由于线尺寸典型地为纳米级，因此被称为纳米线。
现在参考20A-20B，其中示出在所述多个悬置的碳化硅纳米线80的所有暴露表面上形成石墨烯涂层82之后图19A-19B的结构；被石墨烯涂覆的纳米线在此可被称为碳纳米管84。还观察到，石墨烯涂层82’形成在先前未被构图成悬置的碳化硅纳米线80的碳化硅层16的上表面上。包括被石墨烯涂层82’涂覆的碳化硅层16的区域可被处理为结构的源区和漏区。随后形成源区和漏区的区域在下面的附图中被标示为部件88。
石墨烯涂层82、82’利用上述用于形成石墨烯纳米带32的相同技术形成。即，首先通过在稀释的硅烷环境中执行退火来清洁暴露的碳化硅纳米线表面。在对暴露的碳化硅纳米线表面进行清洁之后，使用第二退火在所有暴露的碳化硅表面上形成石墨烯涂层。
现在参考图21A-21B，其中示例出在每个碳纳米管84的一部分之上形成包括栅极电介质（未示出）和栅极导体90的栅极结构89之后图20A-20B所示的结构。该实施例中采用的栅极电介质层可以包括上面针对图6A-6B提及的栅极电介质材料之一。同样地，栅极导体90可以包括上述用于栅极导体34的导电材料之一。该实施例的栅极电介质和栅极导体90可利用上述用于形成图6A-6B中的栅极电介质和栅极导体34的工艺之一形成。栅极电介质和栅极导体围绕悬置的碳纳米管并形成全包围栅结构。
图21A-22B所示的结构包括位于衬底表面（即，初始绝缘体上碳化硅衬底10的掩埋绝缘层14）上的至少一个悬置的碳纳米管84。该结构还包括与所述至少一个悬置的碳纳米管84垂直地取向的栅极结构89。栅极结构89还围绕所述至少一个悬置的碳纳米管84的一部分，并且被栅极结构89围绕的所述至少一个碳纳米管84的部分限定半导体结构的沟道区。
可以在碳化硅层的未构图部分以及碳纳米管的在栅区外侧延伸的部分之上的石墨烯区域中形成源区和漏区88。在栅区外侧的碳纳米管和位于未构图的SiC之上的石墨烯可通过化学掺杂法进行掺杂，并且可通过反应形成诸如WC的金属碳化物。
尽管关于本公开的各种实施例具体示出和描述了本公开，但是本领域技术人员将理解，在不脱离本公开的精神和范围的情况下可以做出前述和其它形式和细节上的变化。因此本公开旨在不限于所描述和示例的确切形式和细节，而是落入所附权利要求的范围内。

Claims (27)

1.一种半导体结构，包括：
至少一个碳化硅鳍，其位于衬底表面上；
石墨烯纳米带，其位于所述至少一个碳化硅鳍的每个裸露侧壁上；以及
栅极结构，其被取向为垂直于所述至少一个碳化硅鳍，所述栅极结构覆盖每个石墨烯纳米带的一部分并位于所述至少一个碳化硅鳍的一部分的顶上，其中被所述栅极结构覆盖的所述每个石墨烯纳米带的所述部分限定所述半导体结构的沟道区。
2.根据权利要求1所述的半导体结构，其中所述结构包括多个平行取向的碳化硅鳍，每个碳化硅鳍具有位于其裸露侧壁上的所述石墨烯纳米带。
3.根据权利要求1所述的半导体结构，其中每个石墨烯纳米带具有由所述至少一个碳化硅鳍的高度限定的宽度。
4.根据权利要求1所述的半导体结构，其中未被所述栅极结构覆盖的每个石墨烯纳米带的一部分是所述半导体结构的源区，并且其中未被所述栅极结构覆盖的每个石墨烯带的另一部分是漏区，并且其中源区和漏区通过所述沟道区连接。
5.根据权利要求4所述的半导体结构，其中所述源区和所述漏区中的每一者包括金属碳化物。
6.根据权利要求4所述的半导体结构，其中所述源区和所述漏区为掺杂的。
7.根据权利要求1所述的半导体结构，其中所述至少一个碳化硅鳍的一端与第一碳化硅层部分接触，并且所述至少一个碳化硅鳍的另一端与第二碳化硅层部分接触。
8.一种半导体结构，包括：
至少一个硅鳍，其位于衬底表面上；
碳化硅鳍，其位于所述至少一个硅鳍的每个裸露侧壁上；
石墨烯纳米带，其位于每个碳化硅鳍的侧壁上；以及
栅极结构，其被取向为垂直于每个碳化硅鳍和所述至少一个碳化硅鳍，所述栅极结构覆盖每个石墨烯纳米带的一部分并位于所述碳化硅鳍和所述至少一个硅鳍中的每一者的一部分的顶上，其中被所述栅极结构覆盖的所述每个石墨烯纳米带的所述部分限定所述半导体结构的沟道区。
9.一种半导体结构，包括：
至少一对分隔开的石墨烯纳米带，其位于衬底表面上；
第一栅极结构，其位于每个分隔开的石墨烯纳米带的一个侧壁上，包含所述第一栅极结构的每个石墨烯纳米带的所述侧壁不相互面对；
平面化电介质材料，其邻近所述第一栅极结构；以及
第二栅极结构的至少栅极导体，其位于所述至少一对分隔开的石墨烯纳米带之间。
10.根据权利要求9所述的半导体结构，还包括位于每个石墨烯纳米带的另一侧壁上的碳化硅鳍，并且其中所述第二栅极结构的所述栅极导体的下部直接接触所述碳化硅鳍的侧壁。
11.根据权利要求9所述的半导体结构，还包括：位于每个石墨烯纳米带的另一侧壁上的碳化硅鳍，以及位于所述第二栅极结构的所述栅极导体与每个所述碳化硅鳍之间的栅极电介质。
12.根据权利要求11所述的半导体结构，其中所述第二栅极结构的所述栅极导体的底面与所述衬底的上表面直接接触。
13.根据权利要求11所述的半导体结构，其中通过位于所述第二栅极结构的所述栅极导体的底面下方的所述第二栅极结构的所述栅极电介质的一部分，所述第二栅极结构的所述栅极导体的所述底面与所述衬底的上表面分隔。
14.根据权利要求9所述的半导体结构，其中所述第二栅极结构的所述栅极导体的上部接触所述第一栅极结构的上表面。
15.根据权利要求9所述的半导体结构，其中所述第一栅极结构与所述第二栅极结构电隔离。
16.一种半导体结构，包括：
至少一个悬置的碳纳米管，其位于衬底表面的顶上；以及
栅极结构，其被取向为垂直于所述至少一个悬置的碳纳米管，所述栅极结构围绕所述至少一个悬置的碳纳米管的一部分，其中被所述栅极结构围绕的所述至少一个碳纳米管的部分限定所述半导体结构的沟道区。
17.根据权利要求16所述的半导体结构，其中所述结构包括多个平行取向的悬置的碳纳米管，每个碳纳米管具有被所述栅极结构围绕的部分。
18.根据权利要求16所述的半导体结构，其中延伸到栅区外部的所述至少一个悬置的碳纳米管的一端形成源区，并且延伸到所述栅区外部的所述至少一个悬置的碳纳米管的另一端形成漏区。
19.根据权利要求16所述的半导体结构，其中所述至少一个悬置的碳纳米管包括碳化硅纳米线，所述碳化硅纳米线被石墨烯涂覆。
20.一种形成半导体结构的方法，包括：
提供位于衬底表面上的至少一个碳化硅鳍，所述碳化硅鳍至少具有裸露侧壁；
在所述碳化硅鳍的每个裸露侧壁上形成石墨烯纳米带，其中所述形成石墨烯纳米带包括在从1200℃直到但不超过所述衬底的熔点的温度下进行退火；以及
邻近所述石墨烯纳米带形成至少栅极结构。
21.根据权利要求20所述的方法，其中提供所述至少一个碳化硅鳍包括对绝缘体上碳化硅衬底的碳化硅层进行构图。
22.根据权利要求20所述的方法，其中提供所述至少一个碳化硅鳍包括：由绝缘体上硅衬底的硅层形成至少一个硅鳍，以及在所述硅鳍的每个侧壁上外延生长碳化硅鳍。
23.根据权利要求22所述的方法，还包括在生长所述碳化硅鳍之后去除所述硅鳍。
24.根据权利要求20所述的方法，其中在形成所述石墨烯纳米带之前，去除直接位于所述至少一个碳化硅鳍下方的所述衬底的一部分，从而提供至少一个悬置的碳化硅纳米线，并且其中在形成所述石墨烯纳米带期间，用石墨烯涂覆所述至少一个悬置的碳化硅纳米线的暴露表面，从而形成悬置的碳纳米管。
25.根据权利要求22所述的方法，还包括去除至少所述硅鳍并在先前被所述硅鳍占据的区域中形成第二栅极结构的至少栅极导体。
26.根据权利要求25所述的方法，还包括在先前被所述硅鳍占据的所述区域中形成所述第二栅极结构之前，形成栅极电介质。
27.根据权利要求25所述的方法，还包括在形成所述第二栅极结构的所述栅极导体之前，去除所述碳化硅鳍。
CN201280018940.2A 2011-04-18 2012-03-05 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管 Active CN103503147B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/088,766 2011-04-18
US13/088,766 US8642996B2 (en) 2011-04-18 2011-04-18 Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
PCT/US2012/027709 WO2012145079A1 (en) 2011-04-18 2012-03-05 Graphene nanoribbons and carbon nanotubes fabricated from sic fins or nanowire templates

Publications (2)

Publication Number Publication Date
CN103503147A true CN103503147A (zh) 2014-01-08
CN103503147B CN103503147B (zh) 2016-05-25

Family

ID=47005767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280018940.2A Active CN103503147B (zh) 2011-04-18 2012-03-05 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管

Country Status (7)

Country Link
US (4) US8642996B2 (zh)
KR (2) KR20130140141A (zh)
CN (1) CN103503147B (zh)
CA (1) CA2843406A1 (zh)
DE (1) DE112012001742B4 (zh)
GB (1) GB2503847B (zh)
WO (1) WO2012145079A1 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103832963A (zh) * 2014-01-15 2014-06-04 华中科技大学 微气泡发生器及其制备方法
CN104319290A (zh) * 2014-10-29 2015-01-28 上海集成电路研发中心有限公司 三栅石墨烯鳍式场效应晶体管及其制造方法
CN105322018A (zh) * 2014-06-13 2016-02-10 台湾积体电路制造股份有限公司 薄片式finfet器件
CN105590858A (zh) * 2014-10-28 2016-05-18 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN105914148A (zh) * 2016-04-27 2016-08-31 中国科学院微电子研究所 石墨烯场效应管的制备方法及形成的石墨烯场效应管
CN106803517A (zh) * 2015-11-26 2017-06-06 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
CN107564818A (zh) * 2016-07-01 2018-01-09 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107735864A (zh) * 2015-06-08 2018-02-23 美商新思科技有限公司 衬底和具有3d几何图形上的2d材料沟道的晶体管
CN109313189A (zh) * 2016-06-15 2019-02-05 纳米医学工程诊断学公司 借助硬掩模涂层图案化石墨烯
CN110190122A (zh) * 2018-02-23 2019-08-30 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN112216600A (zh) * 2020-10-13 2021-01-12 西安交通大学 一种快速可控低成本制备大面积SiC纳米柱阵列的方法

Families Citing this family (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969154B2 (en) * 2011-08-23 2015-03-03 Micron Technology, Inc. Methods for fabricating semiconductor device structures and arrays of vertical transistor devices
US9087691B2 (en) * 2011-09-16 2015-07-21 Institute of Microelectronics, Chinese Academy of Sciences Method for manufacturing graphene nano-ribbon, mosfet and method for manufacturing the same
US8575009B2 (en) * 2012-03-08 2013-11-05 International Business Machines Corporation Two-step hydrogen annealing process for creating uniform non-planar semiconductor devices at aggressive pitch
US8772098B2 (en) * 2012-06-15 2014-07-08 International Business Machines Corporation Transport conduits for contacts to graphene
US8580634B1 (en) * 2012-09-11 2013-11-12 Globalfoundries Inc. Methods of forming 3-D semiconductor devices with a nanowire gate structure wherein the nanowire gate structure is formed prior to source/drain formation
US8846477B2 (en) * 2012-09-27 2014-09-30 Globalfoundries Inc. Methods of forming 3-D semiconductor devices using a replacement gate technique and a novel 3-D device
CN103811343B (zh) * 2012-11-09 2016-12-21 中国科学院微电子研究所 FinFET及其制造方法
US8932919B2 (en) 2012-11-21 2015-01-13 International Business Machines Corporation Vertical stacking of graphene in a field-effect transistor
DE102012221932A1 (de) * 2012-11-30 2014-06-05 Leibniz-Institut für Festkörper- und Werkstoffforschung e.V. Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik
US8847311B2 (en) 2012-12-31 2014-09-30 Infineon Technologies Ag Semiconductor device and method of manufacturing a semiconductor device
US8933528B2 (en) * 2013-03-11 2015-01-13 International Business Machines Corporation Semiconductor fin isolation by a well trapping fin portion
US8853019B1 (en) 2013-03-13 2014-10-07 Globalfoundries Inc. Methods of forming a semiconductor device with a nanowire channel structure by performing an anneal process
US9678036B2 (en) * 2013-03-15 2017-06-13 The Regents Of The University Of California Graphene-based gas and bio sensor with high sensitivity and selectivity
US9059013B2 (en) 2013-03-21 2015-06-16 International Business Machines Corporation Self-formation of high-density arrays of nanostructures
KR101589546B1 (ko) * 2013-12-26 2016-01-29 전자부품연구원 시인성이 개선된 투명 전도막 및 이의 제조방법
US9231045B2 (en) * 2013-04-30 2016-01-05 GlobalFoundries, Inc. Methods for fabricating integrated circuits with polycrystalline silicon resistor structures using a replacment gate process flow, and the integrated circuits fabricated thereby
US8952420B1 (en) 2013-07-29 2015-02-10 Stmicroelectronics, Inc. Method to induce strain in 3-D microfabricated structures
CN104425599B (zh) * 2013-08-27 2018-12-21 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
US9099559B2 (en) 2013-09-16 2015-08-04 Stmicroelectronics, Inc. Method to induce strain in finFET channels from an adjacent region
US9318323B2 (en) * 2013-10-18 2016-04-19 Globalfoundries Inc. Semiconductor devices with graphene nanoribbons
DE202013011466U1 (de) * 2013-12-23 2014-03-12 Christian Stroetmann Elektronische Anzeige, die auf der nanohalbleiterkristallbasierten beziehungsweise auantenpunktbasierten, lichtemittierenden Diode (kurz QLED) basiert
US9236477B2 (en) 2014-02-17 2016-01-12 Globalfoundries Inc. Graphene transistor with a sublithographic channel width
KR101831017B1 (ko) * 2014-06-11 2018-03-29 광주과학기술원 그래핀 나노리본의 제조방법 및 이에 의해 제조된 나노리본을 포함하는 센서
US9490340B2 (en) 2014-06-18 2016-11-08 Globalfoundries Inc. Methods of forming nanowire devices with doped extension regions and the resulting devices
US9431512B2 (en) 2014-06-18 2016-08-30 Globalfoundries Inc. Methods of forming nanowire devices with spacers and the resulting devices
US9224736B1 (en) * 2014-06-27 2015-12-29 Taiwan Semicondcutor Manufacturing Company, Ltd. Structure and method for SRAM FinFET device
US9368493B2 (en) * 2014-07-08 2016-06-14 Globalfoundries Inc. Method and structure to suppress FinFET heating
KR102263062B1 (ko) * 2014-09-23 2021-06-09 삼성전자주식회사 핀 타입 그래핀 소자
CN105590856B (zh) * 2014-10-24 2019-01-25 中芯国际集成电路制造(上海)有限公司 一种纳米线器件的制作方法
CN104319291A (zh) * 2014-10-29 2015-01-28 上海集成电路研发中心有限公司 双栅石墨烯鳍式场效应晶体管及其制造方法
US9859513B2 (en) 2014-11-25 2018-01-02 University Of Kentucky Research Foundation Integrated multi-terminal devices consisting of carbon nanotube, few-layer graphene nanogaps and few-layer graphene nanoribbons having crystallographically controlled interfaces
US9299939B1 (en) * 2014-12-09 2016-03-29 International Business Machines Corporation Formation of CMOS device using carbon nanotubes
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
WO2016100049A1 (en) 2014-12-18 2016-06-23 Edico Genome Corporation Chemically-sensitive field effect transistor
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
CN111403265A (zh) * 2014-12-22 2020-07-10 信越化学工业株式会社 复合基板、纳米碳膜的制作方法和纳米碳膜
US10403628B2 (en) * 2014-12-23 2019-09-03 International Business Machines Corporation Finfet based ZRAM with convex channel region
CN105895688B (zh) * 2015-01-26 2020-05-05 联华电子股份有限公司 纳米线晶体管元件及其制作方法
US10217819B2 (en) * 2015-05-20 2019-02-26 Samsung Electronics Co., Ltd. Semiconductor device including metal-2 dimensional material-semiconductor contact
DE102015111453B4 (de) * 2015-07-15 2022-03-10 Infineon Technologies Ag Ein Halbleiterbauelement und ein Verfahren zum Bilden eines Halbleiterbauelements
US9680018B2 (en) * 2015-09-21 2017-06-13 International Business Machines Corporation Method of forming high-germanium content silicon germanium alloy fins on insulator
US9853101B2 (en) * 2015-10-07 2017-12-26 Taiwan Semiconductor Manufacturing Company, Ltd. Strained nanowire CMOS device and method of forming
KR102465353B1 (ko) * 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
US9972537B2 (en) * 2016-02-24 2018-05-15 Globalfoundries Inc. Methods of forming graphene contacts on source/drain regions of FinFET devices
EP3459115A4 (en) 2016-05-16 2020-04-08 Agilome, Inc. GRAPHEN-FET DEVICES, SYSTEMS AND METHODS FOR USE THEREOF FOR SEQUENCING NUCLEIC ACIDS
US10665799B2 (en) * 2016-07-14 2020-05-26 International Business Machines Corporation N-type end-bonded metal contacts for carbon nanotube transistors
CN106611782B (zh) * 2016-12-27 2020-10-02 上海集成电路研发中心有限公司 一种降低FinFET寄生电阻的方法
DE102018122654A1 (de) * 2017-09-29 2019-04-04 Taiwan Semiconductor Manufacturing Company, Ltd. Finnenfeldeffekttransistorvorrichtung und verfahren zum bilden derselben
US10504782B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Fin Field-Effect Transistor device and method of forming the same
US10727427B2 (en) * 2018-08-31 2020-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a field effect transistor using carbon nanotubes and a field effect transistor
JP7068658B2 (ja) * 2018-09-28 2022-05-17 三菱マテリアル株式会社 硬質焼結体およびその製造方法
US10756205B1 (en) 2019-02-13 2020-08-25 International Business Machines Corporation Double gate two-dimensional material transistor
US11769836B2 (en) * 2019-05-07 2023-09-26 Intel Corporation Gate-all-around integrated circuit structures having nanowires with tight vertical spacing
US11417729B2 (en) * 2019-08-29 2022-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with channels formed of low-dimensional materials and method forming same
CN110441114B (zh) * 2019-09-05 2021-12-24 陕西师范大学 一种双棒平面微纳金属结构
US11165032B2 (en) * 2019-09-05 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Field effect transistor using carbon nanotubes
CN110648855B (zh) * 2019-09-26 2021-12-07 武汉理工大学 一种碳化硅/石墨烯复合纳米森林薄膜材料及其制备方法与应用
CN114656274B (zh) * 2022-03-08 2023-05-05 西北工业大学 一种纳米线阵列改性石墨烯蜂窝增强纳米气凝胶隔热吸波复合材料

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US20050263795A1 (en) * 2004-05-25 2005-12-01 Jeong-Dong Choi Semiconductor device having a channel layer and method of manufacturing the same
CN101252148A (zh) * 2007-02-23 2008-08-27 高丽大学校产学协力团 非易失性电子存储器件及其制作方法
US20090020764A1 (en) * 2007-07-16 2009-01-22 Anderson Brent A Graphene-based transistor
US20110079829A1 (en) * 2009-10-01 2011-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7051945B2 (en) 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
GB0801494D0 (en) 2007-02-23 2008-03-05 Univ Ind & Acad Collaboration Nonvolatile memory electronic device using nanowire used as charge channel and nanoparticles used as charge trap and method for manufacturing the same
US7993986B2 (en) 2008-08-29 2011-08-09 Advanced Micro Devices, Inc. Sidewall graphene devices for 3-D electronics
US8106383B2 (en) 2009-11-13 2012-01-31 International Business Machines Corporation Self-aligned graphene transistor
US8841652B2 (en) 2009-11-30 2014-09-23 International Business Machines Corporation Self aligned carbide source/drain FET
WO2011074987A1 (en) * 2009-12-17 2011-06-23 Universitetssenteret På Kjeller Field effect transistor structure
US20120141799A1 (en) * 2010-12-03 2012-06-07 Francis Kub Film on Graphene on a Substrate and Method and Devices Therefor
US20120168723A1 (en) * 2010-12-29 2012-07-05 Electronics And Telecommunications Research Institute Electronic devices including graphene and methods of forming the same
US9076873B2 (en) 2011-01-07 2015-07-07 International Business Machines Corporation Graphene devices with local dual gates

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413802B1 (en) * 2000-10-23 2002-07-02 The Regents Of The University Of California Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture
US20050263795A1 (en) * 2004-05-25 2005-12-01 Jeong-Dong Choi Semiconductor device having a channel layer and method of manufacturing the same
CN101252148A (zh) * 2007-02-23 2008-08-27 高丽大学校产学协力团 非易失性电子存储器件及其制作方法
US20090020764A1 (en) * 2007-07-16 2009-01-22 Anderson Brent A Graphene-based transistor
US20110079829A1 (en) * 2009-10-01 2011-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103832963B (zh) * 2014-01-15 2015-12-09 华中科技大学 一种微气泡发生器的制备方法
CN103832963A (zh) * 2014-01-15 2014-06-04 华中科技大学 微气泡发生器及其制备方法
US10937908B2 (en) 2014-06-13 2021-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Thin-sheet FinFET device
CN105322018B (zh) * 2014-06-13 2019-05-24 台湾积体电路制造股份有限公司 薄片式finfet器件
CN105322018A (zh) * 2014-06-13 2016-02-10 台湾积体电路制造股份有限公司 薄片式finfet器件
CN105590858B (zh) * 2014-10-28 2018-09-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN105590858A (zh) * 2014-10-28 2016-05-18 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法
CN104319290A (zh) * 2014-10-29 2015-01-28 上海集成电路研发中心有限公司 三栅石墨烯鳍式场效应晶体管及其制造方法
CN107735864B (zh) * 2015-06-08 2021-08-31 美商新思科技有限公司 衬底和具有3d几何图形上的2d材料沟道的晶体管
CN107735864A (zh) * 2015-06-08 2018-02-23 美商新思科技有限公司 衬底和具有3d几何图形上的2d材料沟道的晶体管
US10950736B2 (en) 2015-06-08 2021-03-16 Synopsys, Inc. Substrates and transistors with 2D material channels on 3D geometries
CN106803517A (zh) * 2015-11-26 2017-06-06 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
CN106803517B (zh) * 2015-11-26 2019-12-20 上海新昇半导体科技有限公司 双沟道FinFET器件及其制造方法
CN105914148A (zh) * 2016-04-27 2016-08-31 中国科学院微电子研究所 石墨烯场效应管的制备方法及形成的石墨烯场效应管
CN105914148B (zh) * 2016-04-27 2019-02-12 中国科学院微电子研究所 石墨烯场效应管的制备方法及形成的石墨烯场效应管
CN109313189A (zh) * 2016-06-15 2019-02-05 纳米医学工程诊断学公司 借助硬掩模涂层图案化石墨烯
CN107564818B (zh) * 2016-07-01 2020-08-25 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107564818A (zh) * 2016-07-01 2018-01-09 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110190122A (zh) * 2018-02-23 2019-08-30 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN110190122B (zh) * 2018-02-23 2022-07-12 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN112216600A (zh) * 2020-10-13 2021-01-12 西安交通大学 一种快速可控低成本制备大面积SiC纳米柱阵列的方法

Also Published As

Publication number Publication date
GB201318578D0 (en) 2013-12-04
DE112012001742T5 (de) 2014-01-16
US20140051217A1 (en) 2014-02-20
US20140048774A1 (en) 2014-02-20
US9397195B2 (en) 2016-07-19
US20150333157A1 (en) 2015-11-19
US20120261643A1 (en) 2012-10-18
GB2503847A (en) 2014-01-08
US8642996B2 (en) 2014-02-04
US9093507B2 (en) 2015-07-28
CA2843406A1 (en) 2012-10-26
WO2012145079A1 (en) 2012-10-26
DE112012001742B4 (de) 2021-10-28
US9431520B2 (en) 2016-08-30
GB2503847B (en) 2015-07-01
CN103503147B (zh) 2016-05-25
KR20160003343A (ko) 2016-01-08
KR20130140141A (ko) 2013-12-23

Similar Documents

Publication Publication Date Title
CN103503147B (zh) 由SiC鳍或纳米线模板制造的石墨烯纳米带和碳纳米管
TWI705501B (zh) 半導體元件及其製造方法
US7952088B2 (en) Semiconducting device having graphene channel
US8455365B2 (en) Self-aligned carbon electronics with embedded gate electrode
US8084818B2 (en) High mobility tri-gate devices and methods of fabrication
CN104900693B (zh) 非平面锗量子阱装置
JP5404816B2 (ja) 半導体デバイスの形成方法
CN109103262A (zh) 半导体结构及其制造方法
US20120138888A1 (en) Single Gate Inverter Nanowire Mesh
US20120181507A1 (en) Semiconductor structure and circuit including ordered arrangment of graphene nanoribbons, and methods of forming same
US9059274B2 (en) Replacement gate self-aligned carbon nanostructure transistor
JP2011211175A (ja) 炭素ベース材料上の向上した結合界面を有する半導体構造体、その形成方法、及び、電子デバイス
US20240105515A1 (en) Transistors with channels formed of low-dimensional materials and method forming same
US8658461B2 (en) Self aligned carbide source/drain FET
CN104979162A (zh) 半导体器件及其制造方法
US20230009820A1 (en) Isolation structures in semiconductor devices
KR20220091690A (ko) 집적회로 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20171102

Address after: Grand Cayman, Cayman Islands

Patentee after: GLOBALFOUNDRIES INC.

Address before: American New York

Patentee before: Core USA second LLC

Effective date of registration: 20171102

Address after: American New York

Patentee after: Core USA second LLC

Address before: American New York

Patentee before: International Business Machines Corp.

TR01 Transfer of patent right