DE102012221932A1 - Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik - Google Patents

Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik Download PDF

Info

Publication number
DE102012221932A1
DE102012221932A1 DE201210221932 DE102012221932A DE102012221932A1 DE 102012221932 A1 DE102012221932 A1 DE 102012221932A1 DE 201210221932 DE201210221932 DE 201210221932 DE 102012221932 A DE102012221932 A DE 102012221932A DE 102012221932 A1 DE102012221932 A1 DE 102012221932A1
Authority
DE
Germany
Prior art keywords
field
effect transistor
field effect
semiconductor material
layers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE201210221932
Other languages
English (en)
Inventor
Daniel Grimm
Oliver G. Schmidt
Carlos Cesar Bof Bufon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Original Assignee
Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV filed Critical Leibniz Institut fuer Festkorper und Werkstofforschung Dresden eV
Priority to DE201210221932 priority Critical patent/DE102012221932A1/de
Priority to US14/094,135 priority patent/US20140234977A1/en
Publication of DE102012221932A1 publication Critical patent/DE102012221932A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N27/00—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means
    • G01N27/26—Investigating or analysing materials by the use of electric, electrochemical, or magnetic means by investigating electrochemical variables; by using electrolysis or electrophoresis
    • G01N27/403—Cells and electrode assemblies
    • G01N27/414—Ion-sensitive or chemical field-effect transistors, i.e. ISFETS or CHEMFETS
    • G01N27/4148—Integrated circuits therefor, e.g. fabricated by CMOS processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66522—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with an active layer made of a group 13/15 material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/14—Heterocyclic carbon compound [i.e., O, S, N, Se, Te, as only ring hetero atom]
    • Y10T436/142222—Hetero-O [e.g., ascorbic acid, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/18—Sulfur containing
    • Y10T436/182—Organic or sulfhydryl containing [e.g., mercaptan, hydrogen, sulfide, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/19—Halogen containing
    • Y10T436/196666—Carbon containing compound [e.g., vinylchloride, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/20—Oxygen containing
    • Y10T436/200833—Carbonyl, ether, aldehyde or ketone containing
    • Y10T436/202499—Formaldehyde or acetone
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/20—Oxygen containing
    • Y10T436/203332—Hydroxyl containing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T436/00—Chemistry: analytical and immunological testing
    • Y10T436/20—Oxygen containing
    • Y10T436/203332—Hydroxyl containing
    • Y10T436/204165—Ethanol

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Pathology (AREA)
  • Immunology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Electrochemistry (AREA)
  • Biochemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Die Erfindung bezieht sich auf das Gebiet der Elektrotechnik/Elektronik und betrifft Feldeffekttransistoren, wie sie beispielsweise in elektronischen Schaltungen oder als Sensorelemente eingesetzt werden können. Die Aufgabe der vorliegenden Erfindung besteht in der Angabe von aufgerollten, dreidimensionalen Feldeffekttransistoren, die eine kompakte Bauweise mit geringem Platzbedarf aufzeigen und auch in Schaltkreisen als integratives Bauelement und/oder als Sensoren in der Mikrofluidik einsetzbar sind. Die Aufgabe wird gelöst durch Feldeffekttransistoren, die aus mindestens zwei gemeinsam aufgerollten Dünnschichten aus einem Halbleitermaterial und aus einem elektrisch leitendem Gate-Material bestehen, wobei diese beiden Schichten durch eine oder mehrere Barriereschichten voneinander getrennt angeordnet sind und dieser aufgerollte Mehrschichtaufbau als Feldeffekttransistoren in Schaltkreisen und/oder in Mikrofluidsystemen als Sensoren für die Detektion von Fluiden integriert sind.

Description

  • Die Erfindung bezieht sich auf das Gebiet der Elektrotechnik/Elektronik und betrifft Feldeffekttransistoren, wie sie beispielsweise in elektronischen Schaltungen oder als Sensorelemente eingesetzt werden können.
  • Feldeffekttransistoren oder FETs (field-effect transistor) sind eine Gruppe von unipolaren Transistoren, bei denen im Gegensatz zu den Bipolartransistoren nur ein Ladungstyp am Stromtransport beteiligt ist – abhängig von der Bauart Elektronen oder Löcher oder Defektelektronen. Sie werden bei niedrigen Frequenzen – im Gegensatz zu den Bipolartransistoren – weitestgehend leistungs- und verlustlos geschaltet. Die am weitesten verbreitete Art des Feldeffekttransistors ist der MOSFET (Metall-Oxid-Halbleiter-Feldeffekttransistor).
  • Im Gegensatz zu den stromgesteuerten Bipolartransistoren sind Feldeffekttransistoren spannungsgesteuerte Schaltungselemente. Der entscheidende schaltungstechnische Unterschied zum bipolaren Transistor besteht in der bei niedrigen Frequenzen praktisch leistungslosen Ansteuerung des FET, es wird lediglich eine Steuerspannung benötigt. Die Steuerung erfolgt über die Gate-Source-Spannung, welche zur Regulierung des Kanalquerschnittes oder der Ladungsträgerdichte dient, d. h. des Halbleiter-Widerstands, um so die Stärke eines elektrischen Stromes zu schalten oder zu steuern. Der FET verfügt über drei Anschlüsse, die Quelle (Source S), das Tor (Gate G) und der Abfluss (Drain D). Die Steuerung und Verstärkung des Stromflusses zwischen Drain und Source geschieht durch gezieltes Vergrößern und Verkleinern leitender und nichtleitender Gebiete des Halbleitermaterials. Das im Vorfeld p- und n-dotierte Halbleitermaterial wird dabei durch die angelegte Spannung oder das dadurch entstehende elektrische Feld entweder verarmt oder mit Ladungsträgern angereichert.
  • Weiterhin bekannt ist das selbstständige Aufrollen von verspannten Dünnschichtkondensatoren, wenn diese von einem Substrat abgelöst werden [ EP2023357B1 ].
  • Ebenfalls sind die Herstellung von gerollten Widerständen (F. Cavallo, et al: Applied Physics Letters, Bd. 93, Nr. 14, S. 143113–143113-3, Okt. 2008) oder die Herstellung von aufgewickelten thermoelektrischen Bauelementen ( DE 10 2008 040472 A1 ) bekannt. Gemäß S. Mendach, et al: Physica E: Low-dimensional Systems and Nanostructures, Bd. 23, Nr. 3–4, S. 274–279, Juli 2004 ist die Herstellung von gekrümmten zweidimensionalen elektronischen Systemen in InGaAs/GaAs-Mikroröhren bekannt.
  • Weiterhin wird mittels der Mikrofluidik das Verhalten von Flüssigkeiten und Gasen auf kleinstem Raum untersucht. Dieses kann sich wesentlich von dem Verhalten makroskopischer Fluide unterscheiden, weil in dieser Größenordnung Effekte dominieren können, welche in der klassischen Strömungslehre oft vernachlässigt werden. Wenn beispielsweise die Reibungskräfte die Trägheitskräfte dominieren, was einer Strömung bei kleinen Reynoldszahlen entspricht, entsteht eine laminare Strömung ohne nennenswerte Turbulenzen. Dies erschwert das Mischen von Flüssigkeiten, welches ohne Turbulenz nur noch durch Diffusion geschieht. Ein weiterer Unterschied ist die mögliche Dominanz von Kapillarkräften gegenüber der Gravitationskraft. Dies drückt sich in einer kleinen Bond-Zahl aus und führt dazu, dass beim Transport sehr kleiner Flüssigkeitsmengen entgegen der Alltagserfahrung die Schwerkraft vernachlässigt werden kann.
  • Die Nachteile des Standes der Technik bestehen darin, dass die bekannten Feldeffekttransistoren mit hohen Strömen einen relativ großen Platzbedarf auf Mikrochips oder anderen Bauelementen haben.
  • Die Aufgabe der vorliegenden Erfindung besteht in der Angabe von aufgerollten, dreidimensionalen Feldeffekttransistoren, die eine kompakte Bauweise mit geringem Platzbedarf aufzeigen und auch in Schaltkreisen als integratives Bauelement und/oder als Sensoren in der Mikrofluidik einsetzbar sind.
  • Gelöst wird die Aufgabe durch die in den Ansprüchen angegebene Erfindung. Vorteilhafte Ausgestaltungen sind Gegenstand der Unteransprüche.
  • Die erfindungsgemäßen Feldeffekttransistoren bestehen aus mindestens zwei gemeinsam aufgerollten Dünnschichten aus einem Halbleitermaterial und aus einem elektrisch leitendem Gate-Material, wobei diese beiden Schichten durch eine oder mehrere Barriereschichten voneinander getrennt angeordnet sind und dieser aufgerollte Mehrschichtaufbau als Feldeffekttransistoren in Schaltkreisen und/oder in Mikrofluidsystemen als Sensoren für die Detektion von Fluiden integriert sind.
  • Vorteilhafterweise ist als Halbleitermaterial ein anorganisches halbleitendes Material aus einem oder mehreren Elementen der III., V. und/oder IV. Hauptgruppe vorhanden, noch vorteilhafterweise sind als Halbleitermaterial Gallium, Arsen, Indium, Phosphor, Aluminium. Silizium und/oder Germanium oder Oxide oder Legierungen davon vorhanden.
  • Weiterhin vorteilhafterweise sind als elektrisch leitendes Gate-Material Titan, Chrom, Kupfer, Gold, Silber, Nickel oder andere Metalle und Legierungen davon, sowie hochdotierte polykristalline Halbleiter, wie etwa Silizium oder Germanium vorhanden.
  • Ebenfalls vorteilhafterweise sind oxidische Materialien für die Barriereschichten vorhanden, die noch vorteilhafterweise SiO2, SiOx, Si3N4, Y2O3, Al2O3, HfO2, HfSiON, HfSiO, TiO2, BaSrTiOx, ZrO, La2O3, Ta2O5, oxidiertes InAlP, Ga2O3, Gd2O3, (GdxGa1-x)2O3 oder andere Dielektrika mit hohen Dielektrizitätskonstanten sind.
  • Auch vorteilhafterweise besteht kein stofflicher Kontakt zwischen den Schichten aus Halbleitermaterial und Gate-Material.
  • Vorteilhaft ist es auch, wenn der Transistor mit isoliertem Gate und/oder als Metall-Halbleiter-Feldeffekttransistor und/oder als HEMT (Transistor mit hoher Elektronenbeweglichkeit), welcher mit oder ohne isoliertem Gate hergestellt ist.
  • Und auch vorteilhaft ist es, wenn der Transistor ein Transistor des Verarmungstyps oder des Anreicherungstyp ist, wobei noch vorteilhafterweise ein Transistor des Anreicherungstypes p- oder n-Dotierungen aufweist, die durch Dotierung des Halbleitermaterials mit P, B, As, Ga, C, Si, N, B, P, Zn und/oder ZnO realisiert sind.
  • Erfindungsgemäß werden Feldeffekttransistoren in Schaltkreisen und/oder in Mikrofluidsystemen als Sensoren für die Detektion von Fluiden oder als aktiv oder passiv gekühlte Feldeffekttransistoren verwendet.
  • Vorteilhafterweise sind die Feldeffekttransistoren in CMOS-Technik in Schaltkreisen integriert.
  • Und auch vorteilhafterweise sind die Feldeffekttransistoren in Mikrofluidsystemen aktiv oder passiv mit Wasser, Öl, Glyzerin oder Lösungsmittel gekühlt sind.
  • Mit dem erfindungsgemäßen Verfahren wird es erstmals möglich, aufgerollte, dreidimensionale Feldeffekttransistoren in kompakter Bauweise mit geringem Platzbedarf zur Verfügung zu stellen und diese in Schaltkreisen als integratives Bauelement und/oder in der Mikrofluidik als Sensor einzusetzen.
  • Erreicht wird dies durch Feldeffekttransistoren, die aus mindestens zwei gemeinsam aufgerollten Dünnschichten aus einem Halbleitermaterial und aus einem elektrisch leitenden Gate-Material bestehen. Vorteilhaft ist es, wenn die abwechselnden Schichten des Halbleitermaterials und des elektrisch leitenden Gate-Material aus mindestens 2 Wicklungen bestehen. Dadurch können Überstrukturen aus Materialien hergestellt werden, die ansonsten nicht kompatibel sind, wie etwa mehrere, übereinander liegende Schichten bestehend aus einkristallinen Halbleitern, amorphen Dielektrika und polykristallinen Elektroden.
  • Als Materialien für die erfindungsgemäßen Feldeffekttransistoren können anorganische halbleitende Materialien aus einem oder mehreren Elementen der III., V. und/oder IV. Hauptgruppe eingesetzt sein, welche beispielsweise Gallium, Arsen, Indium, Phosphor, Aluminium, Silizium und/oder Germanium oder Oxide oder Legierungen davon sind. Als Materialien für das elektrisch leitende Gate-Material können Titan, Chrom, Kupfer, Gold, Silber, Nickel oder andere Metalle oder Legierungen davon oder hochdotierte, also leitende, polykristalline Halbleiter, wie Silizium oder Germanium, eingesetzt werden.
  • Als erfindungsgemäße Feldeffekttransistor können Transistoren mit isoliertem Gate und/oder als Metall-Halbleiter-Feldeffekttransistoren und/oder als HEMT (Transistor mit hoher Elektronenbeweglichkeit), welcher mit oder ohne isoliertes Gate arbeitet, eingesetzt sein. Im Falle des Transistors mit isoliertem Gate sind die beiden Schichten aus Halbleitermaterial und elektrisch leitendem Gate-Material erfindungsgemäß durch mindestens eine Barriereschicht aus oxidischem Material voneinander getrennt angeordnet. Dadurch wird verhindert, dass ein stofflicher Kontakt zwischen den Schichten aus Halbleitermaterial und den Schichten aus Gate-Material realisiert ist. Im Falle des Metall-Halbleiter-Feldeffekttransistors garantiert die Verarmungsregion im Halbleiter die elektrische Isolierung zwischen beiden Materialien.
  • Ebenfalls können die erfindungsgemäßen Feldeffekttransistoren ein Transistor des Verarmungstyps oder des Anreicherungstyp sein, wobei im Falle, dass der Transistor ein Transistor des Anreicherungstypes ist, p- oder n-Dotierungen vorhanden sind, die durch Dotierung des Halbleitermaterials mit P, B, As, Ga, C, Si, N, B, P, Zn und/oder ZnO realisiert sind.
  • Die aufgerollten dreidimensionalen Feldeffekttransistoren werden nachfolgend in Schaltkreisen und/oder in Mikrofluidsystemen als Sensoren für die Detektion von Fluiden integriert.
  • Hergestellt wird der aufgerollte Mehrschichtaufbau folgendermaßen.
  • Auf einem Substrat, beispielsweise aus kristallinem oder polykristallinem Silizium, Germanium, GaAs oder InP, wird eine Opferschicht, beispielsweise aus Silizium, Germanium oder aus AlGaAs-Verbindungen, aufgebracht. Alternativ können SOI (Silizium auf Isolator) oder SGOI (Silizium-Germanium auf Isolator) Substrate eingesetzt werden, wobei das eingebettete Oxid als Opferschicht verwendet werden kann. Nachfolgend wird die Schicht aus einem Halbleitermaterial, beispielsweise mittels Molekularstrahlepitaxie (MBE) oder mittels chemischer Gasphasenabscheidung oder mittels metallorganischer chemischer Gasphasenabscheidung oder mittels plasmaunterstützter chemischer Gasphasenabscheidung oder mittels Verdampfungstechniken oder mittels Sputtertechniken abgeschieden.
  • Als Halbleitermaterialien können anorganische halbleitende Materialien aus einem oder mehreren Elementen der III., V. und/oder IV. Hauptgruppe, vorteilhafterweise Gallium, Arsen, Indium, Phosphor, Aluminium. Silizium und/oder Germanium oder Oxide oder Legierungen davon abgeschieden werden.
  • Die Schicht aus Halbleitermaterial kann mit oder ohne Verspannung abgeschieden werden. Die Verspannung kann durch Variation der Gitterkonstanten oder durch verspannte, nachfolgend abgeschiedene Oxid- und/oder Elektrodenschichten erreicht werden.
  • Die erforderlichen Elektroden zum elektrischen Anschluss des erfindungsgemäßen Feldeffekttransistors bestehen beispielsweise aus Metall oder aus einem dotierten Polysilizium und können ebenfalls mit oder ohne Verspannung aufgebracht werden.
  • Darauf wird eine isolierende Barriereschicht aus SiO2, SiOx, Si3N4, Y2O3, Al2O3, HfO2, HfSiON, HfSiO, TiO2, BaSrTiOx, ZrO, La2O3, Ta2O5, oxidiertes InAlP, Ga2O3, Gd2O3, (GdxGa1-x)2O3 oder ein anderes Dielektrikum mit einer hohen Dielektrizitätskonstante abgeschieden. Dabei kann diese Schicht mit oder ohne eine Verspannung aufgebracht werden.
  • Darauf wiederum wird eine Schicht aus einem metallischen Gate-Material abgeschieden. Als Gate-Material können Titan, Chrom, Kupfer, Gold, Silber, Nickel oder andere Metalle und Legierungen davon, sowie hochdotierte polykristalline Halbleiter, wie Silizium oder Germanium, eingesetzt werden. Dabei kann die Schicht aus dem elektrisch leitenden Gate-Material mit oder ohne eine Verspannung aufgebracht werden.
  • Nachfolgend wird die Opferschicht beispielsweise mittels selektivem Ätzens entfernt. Für die Herstellung von komplementären Transistoren, beispielsweise für den Einsatz in der CMOS-Technik, werden die erforderlichen p- oder n-Dotierungen mit Elementen oder Verbindungen, wie P, B, As, Ga, C, Si, N, B, P, Zn oder ZnO durch Hochtemperatur-Diffusionsprozesse unter Zuhilfenahme von Spin-on-Glas, oder durch Dotierung in einer gasförmigen Umgebung oder durch Ionenimplantation realisiert. Dadurch können benachbarte FETs in der aufgerollten Struktur so hergestellt werden, dass sie eine beliebige Dotierung und damit einen beliebigen p- oder n-Kanal aufweisen. Die mit der bekannten Aufrolltechnik aufgerollten p- und n-FETs wirken dann komplementär und können z.B. in einen CMOS Schaltkreis integriert werden. Die Kristallstruktur wird nach der Implantation durch einen Hochtemperatur-Ausheilschritt wieder hergestellt. Üblicherweise wird die Oberfläche mit einem selektiv entfernbaren Oxid, wie SiO2 oder Al2O3 während des Implantationsprozesses geschützt.
  • Die insgesamt hergestellten aufgerollten Mikroröhrchen weisen eine Funktion als Feldeffekttransistor, aber gleichzeitig auch eine Funktion als Sensor für Fluide auf. Daher können die aufgerollten Mikroröhrchen als Feldeffekttransistoren, insbesondere unter Einsatz der CMOS-Technik, in integrierten Schaltkreisen eingesetzt werden. Ausgehend von dem Grundprinzip der CMOS-Technik in der Digitaltechnik werden in den Schaltkreisen p-Kanal- und n-Kanal-Feldeffekttransistoren kombiniert.
  • Die aufgerollten Mikroröhrchen können weiterhin an die gewünschte Stelle in Mikrofluidsystemen als Sensoren für Fluide integriert werden. Sobald Fluide durch die Mikroröhrchen geleitet werden, können diese detektiert werden. Wird beispielsweise in die Nähe der Öffnung des Mikroröhrchens eine Glaskapillare mit ca. 5 µm Innendurchmesser und einem Tropfen eines Lösungsmittels von ca. 5 pl gebracht, so ziehen die Kapillarkräfte die Flüssigkeit in den Mikrohohlraum herein und werden durch den erfindungsgemäßen Feldeffekttransistor elektrisch detektiert. Als Fluide können sowohl Flüssigkeiten als auch Gase durch das Mikroröhrchen geleitet werden. Die Detektion von polaren Flüssigkeiten oder Gasen, wie Wasser, Isopropanol C3H8O, Tetrahydrofuran C4H8O, Ethanol C2H6O, Azeton C3H6O, Dimethylsulfoxid C2H6OS oder Dichloromethan CH2Cl2, ist besonders vorteilhaft.
  • In beiden Einsatzfällen, das heißt in Schaltkreisen und/oder Mikrofluidsystemen können die Mikroröhrchen am Einsatzort hergestellt, also dort aufgerollt werden, oder örtlich an anderer Stelle hergestellt und dann an die finale Position in den Schaltkreisen und/oder Mikrofluidsystemen integriert werden. Die finale Position kann dabei durch die lithographische Strukturierung vorbestimmt werden.
  • Der besondere Vorteil der erfindungsgemäßen Feldeffekttransistoren besteht nicht nur in seiner Anwendung in Schaltkreisen und/oder in der Mikrofluidik sondern auch in seiner kompakten dreidimensionalen Bauweise mit geringem Platzbedarf. Durch die nun dreidimensionale Ausführung der Feldeffekttransistoren können diese in anderer Art und Weise in elektronischen Bauelementen und Schaltkreisen angeordnet werden. Dadurch erhöht sich das mögliche Einsatzgebiet.
  • Ein weiterer besonderer Vorteil besteht darin, dass die erfindungsgemäßen Feldeffekttransistoren nach dem Aufrollen der Schichten immer eine sogenannte Double-Gate-Transistoranordnung aufweisen. Je eine Schicht aus dem Halbleitermaterial wird auf beiden Seiten von einer Schicht aus Gate-Isolationsmaterial begrenzt. Dadurch nehmen beide Gate-Materialien Einfluss auf die Halbleiterschicht.
  • Mit der erfindungsgemäßen Lösung können die Feldeffekttransistoren beispielsweise in eine Vorrichtung eingebaut werden, die mit Kühlflüssigkeit in einem Mikrofluidsystem durchflossen ist. Der hohle Innenraum des erfindungsgemäßen Feldeffekttransistors wird mit der Kühlflüssigkeit gefüllt oder die Kühlflüssigkeit durchströmt den Innenraum. Als Kühlflüssigkeiten können Wasser, Öle, Glyzerin oder Lösungsmittel eingesetzt werden, deren Temperatur geringer als die Umgebungstemperatur des Mikrofluidsystems ist. Die Kühlung der Flüssigkeit kann dabei über einen externen Kühlkreislauf oder durch Verdunstung erfolgen. Dadurch können die Schaltungseigenschaften sowie die Leistungsaufnahme positiv beeinflusst werden.
  • Eine mögliche erfindungsgemäße Ausführung des Feldeffekttransistors zeigt beispielsweise als planares Bauteil die Abmessungen 10µm Länge und 400µm Breite mit je einer Schicht aus einem Halbleitermaterial und einem Gate-Material mit dazwischen angeordneter Barriereschicht aus einem oxidischen Material. Nach dem Aufrollen weist das Mikroröhrchen einen Röhrenradius von ~5µm mit 12 Wicklungen und eine Länge von 1.5mm mit mehreren parallelen Feldeffekttransistoren auf. Die fertigen aufgerollten Feldeffekttransistoren zeigen einen An-Strom von 10–100µA bei einer angelegten positiven Gatespannung von 1V. Im ausgeschalteten Zustand bei einer angelegten negativen Gatespannung von –2V zeigt der Feldeffekttansistor nicht messbare Ströme (unter 1nA). Der Betrag des Leckstromes (vom Gate zum Source) beträgt weniger als 1nA. Nach dem Aufrollen der Schichten liegt eine Röhre mit den Abmessungen 10 × 1500μm2 und mit mehreren Feldeffekttransistoren vor.
  • Nachfolgend wird die Erfindung an mehreren Ausführungsbeispielen näher erläutert.
  • Beispiel 1
  • Zur Herstellung eines flexiblen dreidimensionalen Feldeffekttransistor mit isoliertem Gate der Kategorie Verarmungstyp zum Einsatz als mikrofluidischer Kanal zur Detektion von polaren Flüssigkeiten wird auf einem undotierten 2-Zoll GaAs-Wafer eine 40 nm dicke Opferschicht aus undotiertem AlAs auf dem gesamten Wafer mittels MBE aufgebracht. Nachfolgend wird eine 20 nm dicke Schicht aus undotiertem In0,2Ga0,8As mittels MBE so aufgebracht, dass die einkristalline Schicht eine Verspannung aufweist. Darauf wird eine 30 nm dicke Schicht aus GaAs mit einer n-Dotierung ~3.5 × 1018cm–3 als Halbleiterschicht mittels MBE so aufgebracht, dass die einkristalline Schicht eine Verspannung aufweist. Die erforderliche Verspannung wird durch den etwa 1.4-prozentigen Unterschied der Gitterkonstanten eingestellt.
  • Die Isolierung der einzelnen Bauteile des Feldeffekttransistors erfolgt durch nasschemisches Ätzen in einem Gemisch von Schwefelsäure, Wasserstoffperoxid und Wasser mit einer Ätztiefe von 50nm.
  • Die niedrigohmigen Kontakte an die Halbleiterschicht werden durch Abscheidung von 8.8nm Ge, 17.8nm Au und 10nm Ni mit Elektronenstrahlverdampfung bei 104Pa hergestellt. Anschließend wird eine Oberflächenpassivierung mit HF und nachfolgender Atomlagendeposition der oxidischen Barriereschicht von 11nm Al2O3 bei 200°C durchgeführt. Die Gate Kontakte werden durch Abscheidung von 16nm Ti und 22nm Cr mit Elektronenstrahlverdampfung bei max. 105Pa hergestellt.
  • Abschließend wird eine weitere Dielektrika-Schicht von 11nm Al2O3 bei 200°C mittels Atomlagendeposition abgeschieden. Das nasschemische Ätzen der Bond-Kontakte erfolgt mit 2:30 HF:H2O innerhalb 10 s und als Bond-Kontakte (Bond-Pads) werden 5nm Cr und 100nm Au mit Elektronenstrahlverdampfung bei max. 104Pa abgeschieden. Danach erfolgt das nasschemische Ätzen eines tiefen Grabens mit Zugang zu der Opferschicht mit 2:30 HF:H2O innerhalb 18 s und anschließend mit 1:2:1 K2Cr2O7:HBr:C2H4O2 innerhalb 10 s. Das selektives Ätzen der Opferschicht mit dem Resultat des Lösens und Aufrollens der verspannten Schicht wird in 1:1 HCl:H2O innerhalb von 30min durchgeführt. Die sich aufrollende Schicht besteht also aus der Halbleiterschicht 20nm In0,2Ga0,8As und 30nm GaAs, den leitenden Source-Drain Kontakten aus 36.6nm NiGeAu, darauf folgend 11nm Al2O3 als oxidische Barriereschicht, darauf die Gate Elektroden aus 38nm TiCr und abschließend 11nm Al2O3 als oxidische Barriereschicht für das aufgerollte Bauteil.
  • Anschließend wird zur Verbesserung des Kontaktwiderstandes der aufgerollte Feldeffekttransistor für 1,5 min bei 430°C in einer Formiergasumgebung erwärmt.
  • Alle Strukturierungen erfolgen mittels optischer Lithographie, die folgende Einzelschritte beinhalten:
    • – Temperaturbehandlung auf Heizplatte, 120°C für 2 Minuten,
    • – Aufschleudern des Photolackes bei 4500rpm für 30s,
    • – Aushärten auf der Heizplatte für 5 Minuten bei 90°C,
    • – Belichtung,
    • – Im Falle von Negativlacken: Temperaturbehandlung auf Heizplatte, 120°C für 2 Minuten sowie Flutbelichtung,
    • – Entwickeln der belichteten Lacke,
    • – Ätzen bzw. Abscheidung der leitfähigen Schichten,
    • – Entfernen der Lackstrukturen und gegebenenfalls abgeschiedene Schichten,
    • – Reinigen des Substrates.
  • Diese aufgerollten Feldeffekttransistoren werden dann in ein Mikrofluidsystem integriert.
  • Als Sensorelement wird der erfindungsgemäße Feldeffekttransistor üblicherweise im An-Zustand betrieben, also bei einer Gatespannung von 1V und einer Source-Drain-Spannung von 1V. Sobald die polare Flüssigkeit Wasser in das Mikroröhrchen eingebracht worden ist, wird ein Anstieg des Stromes von 100% detektiert. Sobald die Flüssigkeitszufuhr gestoppt und die Flüssigkeit entfernt worden ist, ist ein exponentieller Abfall des Stromes auf das Niveau vor der Injektion der Flüssigkeit festzustellen. Nach weniger als 1 Minute ist das vorherige Strom-Niveau erreicht und das Mikroröhrchen kann wieder als Sensor eingesetzt werden. Die Detektionsmethode funktioniert auch im Falle einer Variierung der Gate- und/oder Source-Drain-Spannung.
  • Beispiel 2
  • Zur Herstellung eines flexiblen dreidimensionalen HEMT mit isoliertem Gate der Kategorie Verarmungstyp wird auf einem undotierten 2-Zoll GaAs-Wafer eine 40 nm dicke Opferschicht aus undotiertem AlAs aufgebracht. Sämtliche Halbleiterschichten werden mittels MBE auf dem gesamten Wafer aufgebracht. Nachfolgend wird die Halbleiterschicht bestehend aus den folgenden Multilagen aufgebracht:
    Schichtdicke Material Dotierung Funktionalität
    2 nm In0.2Ga0.8As - verspannte Schicht
    12 nm In0.2Ga0.2Al0.6As - verspannte Schicht
    3 nm Al0.33Ga0.67As - Distanzierungsschicht
    11 nm Al0.33Ga0.67As 3.5 × 1018 (Si) Elektronen-Dotant
    3 nm Al0.33Ga0.67As - Distanzierungsschicht
    12 nm GaAs - Leitungskanal
    3 nm Al0.33Ga0.67As - Distanzierungsschicht
    14 nm Al0.33Ga0.67As 2.5 × 1018 (Si) Elektronen-Dotant
    3 nm Al0.33Ga0.67As - Distanzierungsschicht
    2 nm GaAs - Schutzschicht
  • Sämtliche nachfolgenden Prozessschritte sind identisch zu dem Beispiel 1. Die resultierende Röhre hat durch den dickeren Schichtstapel einen größeren Radius von 9 μm. Die elektronischen Eigenschaften sind vergleichbar mit Beispiel 1, jedoch zeigen die dreidimensionalen HEMTs einen größeren An-Strom von 1mA.
  • Beispiel 3
  • Zur Herstellung von flexiblen dreidimensionalen komplimentären Feldeffekttransistoren mit isoliertem Gate der Kategorie Anreicherungstyp wird auf einem undotierten 2-Zoll GaAs-Wafer eine 40 nm dicke Opferschicht aus undotiertem AlAs auf dem gesamten Wafer mittels MBE aufgebracht. Nachfolgend wird eine 20 nm dicke Schicht aus undotiertem In0,2Ga0,8As mittels MBE so aufgebracht, dass die einkristalline Schicht eine Verspannung aufweist. Darauf wird eine 30 nm dicke Schicht aus undotierten GaAs mittels MBE so aufgebracht, dass die einkristalline Schicht eine Verspannung aufweist. Die erforderliche Verspannung wird durch den etwa 1.4-prozentigen Unterschied der Gitterkonstanten eingestellt.
  • Die Isolierung der einzelnen Bauteile des Feldeffekttransistors erfolgt durch nasschemisches Ätzen in einem Gemisch von Schwefelsäure, Wasserstoffperoxid und Wasser mit einer Ätztiefe von 50nm.
  • Eine 30nm dicke Al2O3 Schutzschicht wird mit Atomlagendeposition bei 200°C aufgebracht. Die erforderliche Dotierung an den Source und Drain Bereichen wird durch Ionenimplantation von Si für n-MOSFETs und Zn für p-MOSFETs durchgeführt. Durch Lithographie wird die erforderliche Selektivität erreicht, die Flächendotierung liegt bei etwa 1015. Die Aktivierung des Implants sowie die Ausheilung des Gitters werden durch schnelles Ausheizen für 15s in einer Formiergas-Atmosphäre erreicht. Dabei wird zuerst die Silizium-Dotierung bei einer Ausheiltemperatur von 800°C vorgenommen, anschließend die Zn-Dotierung bei 750°C. Anschließend wird die Schutzschicht mittels 2:30 HF:H2O innerhalb 45s entfernt.
  • Die niedrigohmigen Kontakte an die Halbleiterschicht werden durch Abscheidung von 8.8nm Ge, 17.8nm Au und 10nm Ni für die n-MOSFETs und 10nm Pt, 20nm Ti und 10nm Pt für die p-MOSFETs mit Elektronenstrahlverdampfung bei 104Pa hergestellt. Anschließend wird eine Oberflächenpassivierung mit HF und nachfolgender Atomlagendeposition von 11nm Al2O3 bei 200°C durchgeführt. Die Gate Kontakte werden durch Abscheidung von 16nm Ti und 22nm Cr mit Elektronenstrahlverdampfung bei max. 105Pa hergestellt. Durch geeignetes Anschließen der parallelen FETs können beliebige logische Schaltungen realisiert werden, insbesondere CMOS-Schaltungen. Durch Anschließen von zwei gegenüber liegenden aufzurollenden Schichten können außerdem weitere Schaltungen realisiert werden.
  • Abschließend wird eine weitere Dielektrika-Schicht von 11nm Al2O3 bei 200°C mittels Atomlagendeposition abgeschieden. Das nasschemische Ätzen der Bond-Kontakte erfolgt mit 2:30 HF:H2O innerhalb 10 s und als Bond-Kontakte (Bond-Pads) werden 5nm Cr und 100nm Au mit Elektronenstrahlverdampfung bei max. 104Pa abgeschieden.
  • Danach erfolgt das nasschemische Ätzen eines tiefen Grabens mit Zugang zu der Opferschicht mit 2:30 HF:H2O innerhalb 18 s und anschließend mit 1:2:1 K2Cr2O7:HBr:C2H4O2 innerhalb 10 s.
  • Das selektives Ätzen der Opferschicht mit dem Resultat des Lösens und Aufrollens der verspannten Schicht samt darauf prozessierter Schaltkreise wird in 1:1 HCl:H2O innerhalb von 30min durchgeführt. Anschließend wird zur Verbesserung des Kontaktwiderstandes der aufgerollte Feldeffekttransistor für 1,5 min bei 430°C in einer Formiergasumgebung erwärmt.
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • EP 2023357 B1 [0004]
    • DE 102008040472 A1 [0005]
  • Zitierte Nicht-Patentliteratur
    • F. Cavallo, et al: Applied Physics Letters, Bd. 93, Nr. 14, S. 143113–143113-3, Okt. 2008 [0005]
    • S. Mendach, et al: Physica E: Low-dimensional Systems and Nanostructures, Bd. 23, Nr. 3–4, S. 274–279, Juli 2004 [0005]

Claims (13)

  1. Feldeffekttransistoren, bestehend aus mindestens zwei gemeinsam aufgerollten Dünnschichten aus einem Halbleitermaterial und aus einem elektrisch leitendem Gate-Material, wobei diese beiden Schichten durch eine oder mehrere Barriereschichten voneinander getrennt angeordnet sind und dieser aufgerollte Mehrschichtaufbau als Feldeffekttransistoren in Schaltkreisen und/oder in Mikrofluidsystemen als Sensoren für die Detektion von Fluiden integriert sind.
  2. Feldeffekttransistor nach Anspruch 1, bei dem als Halbleitermaterial ein anorganisches halbleitendes Material aus einem oder mehreren Elementen der III., V. und/oder IV. Hauptgruppe vorhanden ist.
  3. Feldeffekttransistor nach Anspruch 2, bei dem als Halbleitermaterial Gallium, Arsen, Indium, Phosphor, Aluminium. Silizium und/oder Germanium oder Oxide oder Legierungen davon vorhanden sind.
  4. Feldeffekttransistor nach Anspruch 1, bei dem als elektrisch leitendes Gate-Material Titan, Chrom, Kupfer, Gold, Silber, Nickel oder andere Metalle und Legierungen davon, sowie hochdotierte polykristalline Halbleiter, wie etwa Silizium oder Germanium vorhanden sind.
  5. Feldeffekttransistor nach Anspruch 1, bei dem oxidische Materialien für die Barriereschichten vorhanden sind.
  6. Feldeffekttransistor nach Anspruch 5, bei dem als oxidische Materialien für die Barriereschichten SiO2, SiOx, Si3N4, Y2O3, Al2O3, HfO2, HfSiON, HfSiO, TiO2, BaSrTiOx, ZrO, La2O3, Ta2O5, oxidiertes InAlP, Ga2O3, Gd2O3, (GdxGa1-x)2O3 oder andere Dielektrika mit hohen Dielektrizitätskonstanten vorhanden sind.
  7. Feldeffekttransistor nach Anspruch 1, bei dem kein stofflicher Kontakt zwischen den Schichten aus Halbleitermaterial und Gate-Material besteht.
  8. Feldeffekttransistor nach Anspruch 1, bei dem der Transistor mit isoliertem Gate und/oder als Metall-Halbleiter-Feldeffekttransistor und/oder als HEMT (Transistor mit hoher Elektronenbeweglichkeit), welcher mit oder ohne isoliertem Gate hergestellt ist.
  9. Feldeffekttransistor nach Anspruch 1, bei dem der Transistor ein Transistor des Verarmungstyps oder des Anreicherungstyp ist.
  10. Feldeffekttransistor nach Anspruch 9, bei dem ein Transistor des Anreicherungstypes p- oder n-Dotierungen aufweist, die durch Dotierung des Halbleitermaterials mit P, B, As, Ga, C, Si, N, B, P, Zn und/oder ZnO realisiert sind.
  11. Verwendung von Feldeffekttransistoren gemäß einem der Ansprüche 1 bis 10 in Schaltkreisen und/oder in Mikrofluidsystemen als Sensoren für die Detektion von Fluiden oder als aktiv oder passiv gekühlte Feldeffekttransistoren.
  12. Verwendung nach Anspruch 11, bei der die Feldeffekttransistoren in CMOS-Technik in Schaltkreisen integriert sind.
  13. Verwendung nach Anspruch 11, bei der die Feldeffekttransistoren in Mikrofluidsystemen aktiv oder passiv mit Wasser, Öl, Glyzerin oder Lösungsmittel gekühlt sind.
DE201210221932 2012-11-30 2012-11-30 Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik Withdrawn DE102012221932A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE201210221932 DE102012221932A1 (de) 2012-11-30 2012-11-30 Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik
US14/094,135 US20140234977A1 (en) 2012-11-30 2013-12-02 Rolled-up, three-dimensional field-effect transistors and the use thereof in electronics, sensors and microfluidics

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE201210221932 DE102012221932A1 (de) 2012-11-30 2012-11-30 Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik

Publications (1)

Publication Number Publication Date
DE102012221932A1 true DE102012221932A1 (de) 2014-06-05

Family

ID=50725944

Family Applications (1)

Application Number Title Priority Date Filing Date
DE201210221932 Withdrawn DE102012221932A1 (de) 2012-11-30 2012-11-30 Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik

Country Status (2)

Country Link
US (1) US20140234977A1 (de)
DE (1) DE102012221932A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022698A (ko) * 2014-08-20 2016-03-02 삼성전자주식회사 인체 삽입용 감지 처리 패키지, 감지 처리기, 및 감지 처리 시스템
WO2018069112A1 (de) * 2016-10-13 2018-04-19 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Verfahren zur herstellung mindestens eines dreidimensionalen bauelementes zur uni-, bi-, tri - oder multidirektionalen messung und/oder generierung von vektorfeldern und dreidimensionales bauelement zur uni-, bi,- tri- oder multidirektionalen messung und/oder generierung von vektorfeldern

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3186814B1 (de) * 2014-08-26 2020-07-22 Murata Manufacturing Co., Ltd. Wickelkondensator mit perowskit dielektrikum und dessen herstellungsverfahren
EP3186815B1 (de) * 2014-08-26 2019-06-26 Murata Manufacturing Co., Ltd. Verfahren um ein wickeltype kondensator zu produzieren und wickeltype kondensator
FR3026561B1 (fr) 2014-09-25 2017-12-15 Commissariat Energie Atomique Procede de realisation d'une structure microelectronique multi-niveaux
DE102014223873B3 (de) * 2014-11-24 2016-02-04 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Verfahren zur Herstellung eines aufgerollten elektrischen oder elektronischen Bauelements
US10490328B2 (en) * 2016-09-15 2019-11-26 The Board Of Trustees Of The University Of Illinois Rolled-up power inductor and array of rolled-up power inductors for on-chip applications
WO2020093376A1 (en) * 2018-11-09 2020-05-14 Jiangsu Jitri Micro-Nano Automation Institute Co., Ltd. A field-effect transistor biosensor with a tubular semiconductor channel structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175844A1 (en) * 2002-12-09 2004-09-09 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
EP2023357B1 (de) 2007-08-07 2011-05-25 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung eines Kondensators und Kondensator

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10025264A1 (de) * 2000-05-22 2001-11-29 Max Planck Gesellschaft Feldeffekt-Transistor auf der Basis von eingebetteten Clusterstrukturen und Verfahren zu seiner Herstellung
US6417070B1 (en) * 2000-12-13 2002-07-09 International Business Machines Corporation Method for forming a liner in a trench
US20020177264A1 (en) * 2001-05-25 2002-11-28 International Business Machines Corporation Reducing threshold voltage roll-up/roll-off effect for MOSFETS
WO2004089811A2 (en) * 2003-04-11 2004-10-21 Paul Scherrer Institut Method for manufacturing an electro-mechanical component and an electro-mechanical component, such as a strained si fin-fet
US7795647B2 (en) * 2003-06-06 2010-09-14 Northrop Grumman Systems Corporation Curled semiconductor transistor
US20080009687A1 (en) * 2003-06-06 2008-01-10 Smith Joseph T Coiled circuit bio-sensor
US7868358B2 (en) * 2003-06-06 2011-01-11 Northrop Grumman Systems Corporation Coiled circuit device with active circuitry and methods for making the same
WO2004109794A2 (en) * 2003-06-06 2004-12-16 Northrop Grumman Corporation Coiled circuit device and method of making the same
US20060127817A1 (en) * 2004-12-10 2006-06-15 Eastman Kodak Company In-line fabrication of curved surface transistors
US7514301B2 (en) * 2005-09-23 2009-04-07 Northrop Grumman Corporation Method for fabricating nanocoils
US7485857B2 (en) * 2006-09-11 2009-02-03 Wisconsin Alumni Research Foundation Microcoaxial probes made from strained semiconductor bilayers
US7892900B2 (en) * 2008-04-07 2011-02-22 Globalfoundries Singapore Pte. Ltd. Integrated circuit system employing sacrificial spacers
US7943997B2 (en) * 2008-04-17 2011-05-17 International Business Machines Corporation Fully-depleted low-body doping field effect transistor (FET) with reverse short channel effects (SCE) induced by self-aligned edge back-gate(s)
US20100221606A1 (en) * 2009-03-02 2010-09-02 Omkaram Nalamasu Energy storage device with porous electrode
US8313966B2 (en) * 2010-01-04 2012-11-20 The Royal Institution For The Advancement Of Learning/Mcgill University Method for fabricating optical semiconductor tubes and devices thereof
CN102381718B (zh) * 2010-09-01 2013-01-16 北京大学 一种钝化剂及采用该钝化剂对锗基器件表面预处理的方法
WO2012033869A1 (en) * 2010-09-08 2012-03-15 President And Fellows Of Harvard College Controlled synthesis of monolithically-integrated graphene structures
CN102074583B (zh) * 2010-11-25 2012-03-07 北京大学 一种低功耗复合源结构mos晶体管及其制备方法
US8642996B2 (en) * 2011-04-18 2014-02-04 International Business Machines Corporation Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
US9457128B2 (en) * 2012-09-07 2016-10-04 President And Fellows Of Harvard College Scaffolds comprising nanoelectronic components for cells, tissues, and other applications
US9786850B2 (en) * 2012-09-07 2017-10-10 President And Fellows Of Harvard College Methods and systems for scaffolds comprising nanoelectronic components
US9018050B2 (en) * 2012-10-11 2015-04-28 The Board Of Trustees Of The University Of Illinois Rolled-up transmission line structure for a radiofrequency integrated circuit (RFIC)

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040175844A1 (en) * 2002-12-09 2004-09-09 The Regents Of The University Of California Sacrificial template method of fabricating a nanotube
EP2023357B1 (de) 2007-08-07 2011-05-25 Max-Planck-Gesellschaft zur Förderung der Wissenschaften e.V. Verfahren zur Herstellung eines Kondensators und Kondensator

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Christoph Deneke: Aufgerollte Nanoröhren auf III-V Halbleiterbasis. Stuttgart : Fakult¨at Mathematik und Physik der Universit¨at Stuttgart, 2005. - ISBN 000. http://elib.uni-stuttgart.de/opus/volltexte/2005/2388/pdf/ch_deneke_diss.pdf *
F. Cavallo, et al: Applied Physics Letters, Bd. 93, Nr. 14, S. 143113-143113-3, Okt. 2008
O. G. Schmidt und K. Eberl: Thin solid films roll up into nanotubes. Nature. VOL 410. Nature : Nature, 2001. - ISBN 000. http://www.nature.com/nature/journal/v410/n6825/pdf/410168a0.pdf *
S. Mendach, et al: Physica E: Low-dimensional Systems and Nanostructures, Bd. 23, Nr. 3-4, S. 274-279, Juli 2004

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160022698A (ko) * 2014-08-20 2016-03-02 삼성전자주식회사 인체 삽입용 감지 처리 패키지, 감지 처리기, 및 감지 처리 시스템
KR102295529B1 (ko) * 2014-08-20 2021-08-31 삼성전자주식회사 인체 삽입용 감지 처리 패키지, 감지 처리기, 및 감지 처리 시스템
WO2018069112A1 (de) * 2016-10-13 2018-04-19 Leibniz-Institut Für Festkörper- Und Werkstoffforschung Dresden E.V. Verfahren zur herstellung mindestens eines dreidimensionalen bauelementes zur uni-, bi-, tri - oder multidirektionalen messung und/oder generierung von vektorfeldern und dreidimensionales bauelement zur uni-, bi,- tri- oder multidirektionalen messung und/oder generierung von vektorfeldern
US11467226B2 (en) 2016-10-13 2022-10-11 Leibniz-Institut Für Festkörper-Und Werkstoffforschung Dresden E.V. Method for producing at least one three-dimensional component for the uni-, bi-, tri- or multi-directional measurement and/or generation of vector fields and three-dimensional component for the uni-, bi-, tri- or multi-directional measurement and/or generation of vector fields

Also Published As

Publication number Publication date
US20140234977A1 (en) 2014-08-21

Similar Documents

Publication Publication Date Title
DE102012221932A1 (de) Aufgerollte, dreidimensionale Feldeffekttransistoren und ihre Verwendung in der Elektronik, Sensorik und Mikrofluidik
DE112004002307B4 (de) Verfahren zur Herstellung eines Transistors und Transistor mit Silizium- und Kohlenstoffschicht in dem Kanalbereich
DE112011100907B4 (de) Verfahren zur Fertigung von Bauelementen auf der Grundlage von Graphenkanälen
DE112011103809B4 (de) Graphen-Einheiten mit lokalen Dual-Gates
DE102017200678B4 (de) Verfahren zur Herstellung einer Mikroelektronikschaltung sowie entsprechende Mikroelektronikschaltung
DE102005052054B4 (de) Halbleiterbauteil mit Transistoren mit verformten Kanalgebieten und Verfahren zu seiner Herstellung
DE102009021485B4 (de) Halbleiterbauelement mit Metallgate und einem siliziumenthaltenden Widerstand, der auf einer Isolationsstruktur gebildet ist sowie Verfahren zu dessen Herstellung
EP3235002B1 (de) Tunnel-feldeffekttransistor sowie verfahren zu dessen herstellung
DE102012102781B4 (de) Verfahren zur Herstellung eines 3D-Halbleiterbauelements
DE102007063270B4 (de) Verfahren zur Verringerung zur Erzeugung von Ladungseinfangstellen in Gatedielektrika in MOS-Transistoren durch Ausführen einer Wasserstoffbehandlung
DE102009055435B4 (de) Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung
DE102014014234A1 (de) Hybridphasen-Feldeffekttransistor
DE112012002700T5 (de) Verfahren und Struktur für niederohmige Source- und Drain-Bereiche in einem Prozessablauf mit Ersatz-Metall-Gate
DE112006000598T5 (de) Transistoranordnung und Verfahren zur Herstellung derselben
DE102013114164B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtungsstruktur
DE112010003403T5 (de) Transistoren mit einer Gate-Isolationsschicht mit einer Kanalverarmungsgrenzschichtladung und diesbezügliches Herstellungsverfahren
DE102008010110A1 (de) Feldeffekttransistor-Anordnung und Verfahren zum Herstellen einer Feldeffekttransistor-Anordnung
DE112010003383B4 (de) Transistoren mit einer dielektrischen Kanalsperrschicht
DE102014203796A1 (de) Kontaktgeometrie mit einer von einer Transistorlänge entkoppelten Gatesiliziumlänge
DE102013201076A1 (de) Gestalten einer grenzfläche zum optimieren von metall-iii-v-kontakten
DE112017000170B4 (de) Halbleitereinheit mit einem Gate-Stapel mit abstimmbarer Austrittsarbeit
DE102011080438B3 (de) Herstellverfahren für einen N-Kanaltransistor mit einer Metallgateelektrodenstruktur mit großem ε und einem reduzierten Reihenwiderstand durch epitaktisch hergestelltes Halbleitermaterial in den Drain- und Sourcebereichen und N-Kanaltransistor
DE102017103666A1 (de) Halbleitervorrichtung und Verfahren zu ihrer Fertigung
DE112016004645T5 (de) Feldeffekttransistor-Stapel mit abstimmbarer Austrittsarbeit
WO2012095117A1 (de) Mikromechanischer drucksensor und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee