CN111403265A - 复合基板、纳米碳膜的制作方法和纳米碳膜 - Google Patents

复合基板、纳米碳膜的制作方法和纳米碳膜 Download PDF

Info

Publication number
CN111403265A
CN111403265A CN202010233868.1A CN202010233868A CN111403265A CN 111403265 A CN111403265 A CN 111403265A CN 202010233868 A CN202010233868 A CN 202010233868A CN 111403265 A CN111403265 A CN 111403265A
Authority
CN
China
Prior art keywords
silicon carbide
substrate
thin film
crystal silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010233868.1A
Other languages
English (en)
Inventor
秋山昌次
久保田芳宏
川合信
小西繁
茂木弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Chemical Co Ltd
Original Assignee
Shin Etsu Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Chemical Co Ltd filed Critical Shin Etsu Chemical Co Ltd
Publication of CN111403265A publication Critical patent/CN111403265A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B9/041—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material of metal
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/15—Nano-sized carbon materials
    • C01B32/182—Graphene
    • C01B32/184—Preparation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00—Layered products comprising a layer of metal
    • B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0008—Electrical discharge treatment, e.g. corona, plasma treatment; wave energy or particle radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/005—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile
    • B32B9/007—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising one layer of ceramic material, e.g. porcelain, ceramic tile comprising carbon, e.g. graphite, composite carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B9/00—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00
    • B32B9/04—Layered products comprising a layer of a particular substance not covered by groups B32B11/00 - B32B29/00 comprising such particular substance as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/05—Preparation or purification of carbon not covered by groups C01B32/15, C01B32/20, C01B32/25, C01B32/30
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00—Carbon; Compounds thereof
    • C01B32/90—Carbides
    • C01B32/914—Carbides of single elements
    • C01B32/956—Silicon carbide
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02527—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1606—Graphene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/0012—Mechanical treatment, e.g. roughening, deforming, stretching
    • B32B2038/0016—Abrading
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/02—2 layers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2307/00—Properties of the layers or laminate
    • B32B2307/30—Properties of the layers or laminate having particular thermal properties
    • B32B2307/306—Resistant to heat
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/14—Corona, ionisation, electrical discharge, plasma treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2311/00—Metals, their alloys or their compounds
    • B32B2311/02—Noble metals
    • B32B2311/04—Gold
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2315/00—Other materials containing non-metallic inorganic compounds not provided for in groups B32B2311/00 - B32B2313/04
    • B32B2315/02—Ceramics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/14—Semiconductor wafers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B2204/00—Structure or properties of graphene
    • C01B2204/20—Graphene characterized by its properties
    • C01B2204/30—Purity
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/734—Fullerenes, i.e. graphene-based structures, such as nanohorns, nanococoons, nanoscrolls or fullerene-like structures, e.g. WS2 or MoS2 chalcogenide nanotubes, planar C3N4, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/84—Manufacture, treatment, or detection of nanostructure
    • Y10S977/842—Manufacture, treatment, or detection of nanostructure for carbon nanotubes or fullerenes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Thermal Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Laminated Bodies (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Carbon And Carbon Compounds (AREA)

Abstract

本发明涉及复合基板、纳米碳膜的制作方法和纳米碳膜。本发明提供一种纳米碳膜形成用复合基板的制造方法，其中，从单晶碳化硅基板的表面注入离子以形成离子注入区域，在该单晶碳化硅基板的离子注入面、以及操作基板的与单晶碳化硅基板贴合的表面分别形成薄膜，使得这些薄膜的合计膜厚为2nm以上且1μm以下，接着，将所述单晶碳化硅基板的离子注入面上的薄膜与操作基板上的薄膜贴合后，在所述离子注入区域剥离单晶碳化硅基板，使单晶碳化硅薄膜转印到操作基板上，进而对该单晶碳化硅薄膜进行研磨，从而获得的纳米碳膜形成用复合基板。

Description

复合基板、纳米碳膜的制作方法和纳米碳膜
本发明是申请号为201580070163.X(国际申请号为PCT/JP2015/085237)、申请日为2015年12月16日、发明名称为“复合基板、纳米碳膜的制作方法和纳米碳膜”的发明申请的分案申请。
技术领域
本发明涉及可制造纳米碳膜的复合基板、使用了该复合基板的纳米碳膜的制作方法和纳米碳膜。
背景技术
近年来，以石墨烯、富勒烯、碳纳米管为代表的纳米碳作为新的电子器件材料而受到关注。作为一例，由于石墨烯具有的极高的迁移率(据说为硅的100倍)和比钢铁高的耐久性等，因此作为下一代的电子器件的平台，研究在进行着。
作为纳米碳的形成方法，提出了几个方案，例如可列举出升华法。其为通过对单晶碳化硅(SiC)在非活性气体中高温下进行处理从而使碳化硅中的硅(Si)蒸发、残存的碳(C)形成石墨烯的方法(日本特开2007-335532号公报(专利文献1))。该方法是作为由单晶碳化硅晶片(直径最大6英寸)得到石墨烯晶片的方法近年来引起关注的方法。另外，关于富勒烯和碳纳米管，通过使单晶碳化硅作为平台基板从而形成高品质的膜的可能性在提高。
但是，由于使用价格非常高的单晶碳化硅晶片，因此可列举出成本升高这样的问题。特别地，在电子器件用途中认为重要的半绝缘性的单晶碳化硅晶片即使是直径3英寸左右的晶片1张，也是数十万日元左右的价格，要在大范围中使用时具有价格过高的缺点。
另外，专利文献2(日本特开2009-200177号公报)中列举出了如下的方法：在单晶碳化硅(SiC)基板形成石墨烯，然后经由粘接层转印于操作晶片(由不含碳、包含硅的材料构成)。但是，在该方法中，为了将形成的石墨烯层(通常nm级的厚度)从单晶SiC基板剥离并转印，会造成大量的损伤，难以得到高品质的石墨烯。
再有，作为与本发明关联的现有技术，有国际公开第2014/061337号(专利文献3))。
现有技术文献
专利文献
专利文献1：日本特开2007-335532号公报
专利文献2：日本特开2009-200177号公报
专利文献3：国际公开第2014/061337号
发明内容
发明要解决的课题
本发明鉴于上述实际情况而完成，目的在于提供可以廉价低地制作缺陷少的纳米碳膜的复合基板、纳米碳膜的制作方法和纳米碳膜。
用于解决课题的手段
为了解决该问题，本发明人提出了如下那样的结构的低成本、高品质的复合基板作为用于形成纳米碳膜的基板。即，通常将要石墨烯化的单晶碳化硅层的厚度为数原子层的程度就足够，不需要厚的碳化硅层，因此准备将单晶碳化硅薄膜层叠于操作基板(例如，非单晶的碳化硅晶片)的产物。由此，能够通过从单晶碳化硅晶片将单晶碳化硅薄膜转印至操作基板而准备其基板，另外能够从一张单晶碳化硅晶片将单晶碳化硅薄膜反复地转印，因此成本优势也变得极高。其中，碳化硅是非常硬质的，因此在其研磨工序中获得适于贴合的表面粗糙度并不容易。因此，通过在单晶碳化硅薄膜与操作基板之间设置研磨容易的中介层，从而使得容易减小贴合面的表面粗糙度，实现了将单晶碳化硅薄膜与操作基板牢固地接合(密合)。
另外，如果使用这样的结构的复合基板形成纳米碳膜，有时在层叠的单晶碳化硅薄膜或者在其上所形成的纳米碳膜中产生缺陷。对其详细地调查，结果获知如果上述中介层厚，则容易产生上述缺陷，特别是如果中介层的厚度超过1μm，则缺陷产生。认为这是由中介层自身的膨胀系数与单晶碳化硅薄膜的膨胀系数之差产生的变形所致。进一步调查，结果判明了所接合的单晶碳化硅薄膜自身也薄则抑制该单晶碳化硅薄膜和纳米碳膜中产生的缺陷的效果高。
本发明人基于这些见识进行深入研究，完成了本发明。
即，本发明提供下述的复合基板、纳米碳膜的制作方法和纳米碳膜。
[1]复合基板，其具有：厚度1μm以下的单晶碳化硅薄膜；支承该单晶碳化硅薄膜的由耐热温度1100℃以上的耐热材料(其中，不包括单晶碳化硅)制成的操作基板；和在上述单晶碳化硅薄膜与操作基板之间设置的、由选自Ti、Au、Ag、Cu、Ni、Co、Fe、Cr、Zr、Mo、Ta和W中的至少1种的金属材料制成的厚度为1μm以下的中介层。
[2][1]所述的复合基板，其特征在于，上述操作基板由无定形碳化硅、多晶碳化硅、石英玻璃、蓝宝石、氮化硅、氮化铝、硅或金刚石制成。
[3]复合基板，其具有：厚度1μm以下的单晶碳化硅薄膜；支承该单晶碳化硅薄膜的由耐热温度1100℃以上的耐热材料(其中，不包括单晶碳化硅)制成的操作基板；和在上述单晶碳化硅薄膜与操作基板之间设置的、由选自氧化硅、氮化硅、氧化铝、氮化铝、氧化锆、硅和碳化硅中的至少1种的材料制成的厚度为1μm以下的中介层。
[4][3]所述的复合基板，其特征在于，上述操作基板由无定形碳化硅、多晶碳化硅或石英玻璃制成。
[5][1]～[4]的任一项所述的复合基板，其中，上述单晶碳化硅薄膜是从单晶碳化硅基板使其一部分剥离而形成的。
[6]纳米碳膜的制作方法，其特征在于，加热[1]或[2]所述的复合基板，从上述单晶碳化硅薄膜使硅原子升华而得到纳米碳膜。
[7]纳米碳膜的制作方法，其特征在于，加热[3]或[4]所述的复合基板，从上述单晶碳化硅薄膜使硅原子升华而得到纳米碳膜。
[8]采用[6]或[7]所述的纳米碳膜的制作方法得到的纳米碳膜。
[9][8]所述的纳米碳膜，其特征在于，用1000倍的光学显微镜进行了表面观察时的缺陷数为4000个/cm2以下。
发明的效果
根据本发明，由于在厚度1μm以下的单晶碳化硅薄膜与操作基板之间设置了由规定的材料制成的厚度1μm以下的中介层，因此能够提供单晶碳化硅薄膜密合性良好地接合于操作基板的复合基板，并可以在该复合基板形成缺陷少的纳米碳膜。另外，通过在薄膜的状态下将单晶碳化硅膜转印于操作基板，从而不需要大量地准备高价的单晶碳化硅基板，能够低成本地提供可制作纳米碳膜的复合基板。
附图说明
图1为表示本发明涉及的复合基板的构成的截面图。
图2为表示本发明涉及的复合基板的制造方法中的制造工序的一例的概略图，(a)为经离子注入的单晶碳化硅基板的截面图，(b)为表示在单晶碳化硅基板的离子注入面形成了薄膜的状态的截面图，(c)为表示在操作基板的一主面形成了薄膜的状态的截面图，(d)为表示将单晶碳化硅基板与操作基板贴合的状态的截面图，(e)为表示在离子注入区域使单晶碳化硅基板剥离的状态的截面图，(f)为复合基板的截面图。
图3为表示实施例1的结果的图。
图4为表示实施例2的结果的图。
具体实施方式
[复合基板]
以下对本发明涉及的复合基板进行说明。
本发明涉及的复合基板10，如图1中所示那样，具有：厚度1μm以下的单晶碳化硅薄膜11；支承该单晶碳化硅薄膜11的由耐热温度1100℃以上的耐热材料(其中，不包括单晶碳化硅)制成的操作基板12；和在上述单晶碳化硅薄膜11与操作基板12之间设置的、由选自氧化硅、氮化硅、氧化铝、氮化铝、氧化锆、硅和碳化硅中的至少1种的材料或者选自Ti、Au、Ag、Cu、Ni、Co、Fe、Cr、Zr、Mo、Ta和W中的至少1种的金属材料制成的厚度为1μm以下的中介层13。
单晶碳化硅薄膜11优选为如后述那样从块状的单晶碳化硅例如结晶结构为4H-SiC、6H-SiC、3C-SiC的单晶碳化硅基板以薄膜状或层状剥离而形成的单晶碳化硅薄膜。
另外，单晶碳化硅薄膜11是厚度为1μm以下、优选为100nm以上且1μm以下、更优选为200nm以上且800nm以下、进一步优选为300nm以上且500nm以下的由单晶碳化硅构成的薄膜。如果单晶碳化硅薄膜11的厚度超过1μm，则将该复合基板10加热而形成了纳米碳膜的情况下在纳米碳膜中产生大量缺陷。另外，如果其厚度不到100nm，则难以均匀地形成其厚度分布，有时形成纳米碳膜变得困难。
操作基板12由可耐受纳米碳膜形成时的热处理温度的材料、即耐热温度1100℃以上的耐热材料(其中，不包括单晶碳化硅)制成，例如能够优选使用由非单晶的碳化硅即无定形碳化硅、多晶碳化硅、或者石英玻璃、蓝宝石、结晶性硅(单晶硅、多晶硅)、氮化硅、金刚石或氮化铝制成的操作基板。其中，更优选无定形碳化硅、多晶碳化硅或石英玻璃，进一步优选由热膨胀系数接近单晶碳化硅、对于纳米碳形成时进行的热处理具有耐热性的无定形碳化硅、多晶碳化硅制成。另外，对操作基板12的厚度并无特别限定，从处理性的关系出发，通常的SEMI标准或JEIDA标准附近的厚度容易处理。
中介层13是设置于单晶碳化硅薄膜11与操作基板12之间、密合性良好地将两者接合的层，例如为由选自氧化硅、氮化硅、氧化铝、氮化铝、氧化锆、硅和碳化硅中的至少1种的材料制成的薄层，或者为由选自Ti、Au、Ag、Cu、Ni、Co、Fe、Cr、Zr、Mo、Ta和W中的至少1种的金属材料制成的薄层。再有，从这些材料中选择了多个材料的情况下，可以是这些材料各自层叠的结构、由将这些材料混合而成的材料制成的单层结构的任一者。
另外，中介层13的厚度为1μm以下，优选为2nm以上且1μm以下，更优选为0.02μm以上且0.5μm以下，进一步优选为0.05μm以上且0.2μm以下。如果中介层13的厚度超过1μm，则将该复合基板10加热而形成了纳米碳膜的情况下在纳米碳膜中产生大量缺陷。另外，如果其厚度超过2nm，有时单晶碳化硅薄膜11与操作基板12的密合性变得不充分。
[纳米碳膜的制作方法]
本发明的复合基板10用于纳米碳膜形成，即用于通过加热从单晶碳化硅薄膜11使硅原子升华而在经由中介层13由操作基板12支承的单晶碳化硅薄膜11形成纳米碳膜。详细地说，通过将复合基板10优选加热到1,100℃以上，更优选加热到1,200～1,400℃，进一步优选加热到1,250～1,350℃，从而能够从构成单晶碳化硅薄膜11的碳化硅(SiC)使硅原子(Si)升华，形成厚度20～1,000nm左右的纳米碳膜。如果使该加热处理的气氛成为真空气氛(减压)，则容易使硅原子升华，因此优选。另外，此时的温度条件也因气氛、处理张数等而变化，因此适当地设定为最佳的温度。
升华后的纳米碳膜根据其制作条件等，成为具有富勒烯、石墨烯、碳纳米管的任一种或者从它们中选择的2种以上混在一起的结构的纳米碳膜。可根据用途适当地选择。
形成于复合基板的纳米碳膜可应用于各种电子器件，纳米碳膜中的缺陷对电子器件的性能产生不良影响。因此，要求其缺陷尽可能少，例如作为用1,000倍的光学显微镜观察时的缺陷数，优选为4000个/cm2以下。
通过使用本发明的复合基板10，能够形成缺陷少的纳米碳膜。再有，这里所说的纳米碳膜的缺陷为与基底的单晶碳化硅膜的脱落等缺陷相伴的纳米碳膜的部分的缺损，如果用光学显微镜观察纳米碳膜表面，则可识别为点状的孔(坑状的孔(pit))。另外，纳米碳膜中缺陷少是指作为用1，000倍的光学显微镜观察纳米碳膜表面的结果，空孔数为3600个/cm2以下，优选为3200个/cm2以下，更优选为3000个/cm2以下。
应予说明，复合基板10中的单晶碳化硅薄膜11和中介层13的厚度是采用反射率分光法测定的值。
[复合基板的制造方法]
对于本发明的复合基板的制造方法进行说明。
本发明涉及的复合基板的制造方法，如图2中所示那样，按照向单晶碳化硅基板的氢离子注入工序(工序1)、在单晶碳化硅基板的离子注入面的薄膜形成工序(工序2)、在操作基板的薄膜形成工序(工序3)、单晶碳化硅基板和/或操作基板的表面活化处理工序(工序4)、单晶碳化硅基板和操作基板的贴合工序(工序5)、剥离处理工序(工序6)、单晶碳化硅薄膜研磨工序(工序7)的顺序进行处理。
(工序1：向单晶碳化硅基板的氢离子注入工序)
首先，向单晶碳化硅基板1注入氢离子等，形成离子注入区域2(图2(a))。
其中，将要贴合于操作基板12的单晶碳化硅基板1优选从结晶结构为4H-SiC、6H-SiC、3C-SiC的单晶碳化硅基板中选择。单晶碳化硅基板1和后述的操作基板12的大小从必要的纳米碳膜的大小、成本等出发来设定。另外，就单晶碳化硅基板1的厚度而言，从处理性的方面出发，优选SEMI标准或JEIDA标准的基板厚度附近的厚度。再有，作为单晶碳化硅基板1，可使用市售的产品，例如面向功率器件已市售的单晶碳化硅晶片，优选使用对其表面通过CMP(Chemical Mechanical Polishing(或Planarization))处理进行了精加工研磨的、表面平坦且平滑的单晶碳化硅晶片。
向单晶碳化硅基板1的离子注入时，用能够从其表面至所期望的深度形成离子注入区域2的注入能量，注入规定的放射剂量的至少氢离子(H+)或氢分子离子(H2 +)。作为此时的条件，可设定离子注入能量以致成为所期望的薄膜的厚度。可同时注入He离子、B离子等，如果是获得相同效果的对象，则可采用任何离子。
离子注入深度对应于单晶碳化硅薄膜的厚度。
注入单晶碳化硅基板1的氢离子(H+)的剂量优选为1.0×1016原子/cm2～9.0×1017原子/cm2。如果不到1.0×1016原子/cm2，有时没有发生界面的脆化，如果超过9.0×1017原子/cm2，有时在贴合后的热处理中成为气泡而成为转印不良。
使用氢分子离子(H2 +)作为注入离子的情况下，其剂量优选为5.0×1015原子/cm2～4.5×1017原子/cm2。如果不到5.0×1015原子/cm2，有时没有发生界面的脆化，如果超过4.5×1017原子/cm2，有时在贴合后的热处理中成为气泡而成为转印不良。
从经离子注入的基板表面到离子注入区域2的深度(即，离子注入深度)对应于在操作基板12上设置的单晶碳化硅薄膜11的所期望的厚度，为100～1，000nm，优选为200～800nm，更优选为300～500nm。另外，离子注入区域2的厚度(即，离子分布厚度)可以为能够通过机械冲击等容易地剥离的厚度，优选为200～400nm，更优选为300nm左右。
另外，可在单晶碳化硅基板1的表面预先形成50nm～500nm左右的氧化硅膜等绝缘膜，通过其进行氢离子或氢分子离子的注入。由此获得抑制注入离子的沟道化的效果。
(工序2：在单晶碳化硅基板的离子注入面的薄膜形成工序(图2(b)))
本工序中，进行以下的工序2-1、工序2-2的任一个，在将要进行单晶碳化硅基板1的贴合的面形成薄膜3a。
(工序2-1)
在单晶碳化硅基板1的离子注入面形成由对于后面进行的热处理具有耐热性、具有与最终形成的单晶碳化硅薄膜11相同或相近的热膨胀系数的材料制成的薄膜3a。作为构成薄膜3a的材料，可列举出选自氧化硅(例如SiO2)、氮化硅、氮化铝、硅(例如无定形硅、多晶硅)、氧化铝(Al2O3)、氧化锆(例如zirconia(ZrO2))和碳化硅(例如无定形碳化硅、多晶碳化硅)中的至少1种的材料。这些中，优选氧化锆(例如zirconia(ZrO2))或碳化硅(例如无定形碳化硅、多晶碳化硅)。再有，从这些材料中选择多个材料的情况下，可以是这些材料各自层叠的结构、由将这些材料混合而成的材料构成的单层结构的任一者。
作为该薄膜3a的形成方法，只要是能够在单晶碳化硅基板1密合性良好地形成的成膜方法，则可以是任一方法，例如氧化硅的薄膜可采用PECVD法形成，氮化硅、氮化铝、硅和碳化硅的薄膜可采用溅射法形成。
接下来，对薄膜3a进行研磨，使其表面变得平滑。薄膜3a的研磨方法优选化学机械研磨法，其条件因薄膜3a的材质而异。
(工序2-2)
在单晶碳化硅基板1的离子注入面形成由熔点为950℃以上的金属材料例如选自Ti、Au、Ag、Cu、Ni、Co、Fe、Cr、Zr、Mo、Ta和W中的至少1种的金属材料制成的薄膜3a。再有，从这些金属材料中选择了多个金属材料的情况下，可以是这些金属材料各自层叠的结构、由这些金属材料的合金材料构成的单层结构的任一者。例如在这些中优选选自Ti、Au和Zr中的至少1种，特别优选Ti或Zr的单层、或者Ti层与Au层的层叠、Zr层与Au层的层叠。
作为该薄膜3a的形成方法，只要是能够在单晶碳化硅基板1密合性良好地形成的成膜方法，则可以是任一方法，例如可采用电子束蒸镀法形成。
本工序2-2中，只凭借通过上述金属材料的蒸镀形成薄膜3a(即，没有进行研磨)，其表面就成为平滑的面。
薄膜3a的膜厚(进行研磨的情况下研磨后的膜厚)优选使得与操作基板12上设置的薄膜3b的合计膜厚(即，中介层13的膜厚)成为2nm以上且1μm以下。即，使薄膜3a、3b成为相同的膜厚的情况下，薄膜3a的膜厚优选设为1nm以上且0.5μm(500nm)以下，更优选设为10～200nm，进一步优选设为10～100nm，特别优选设为10～50nm。另外，没有设置薄膜3b的情况下，薄膜3a的膜厚优选设为2nm以上且1μm以下，更优选设为20～400nm，进一步优选设为20～200nm，特别优选设为20～100nm。如果薄膜3a、3b的合计膜厚不到2nm，由于膜厚的面内波动，没有将表面完全地覆盖，与单晶碳化硅基板1及操作基板12的贴合的密合性有可能变差。另外，如果超过1μm，将复合基板10加热而形成了纳米碳膜的情况下，在纳米碳膜中产生大量缺陷。
再有，可将上述工序1、2的顺序更换，先在单晶碳化硅基板1的表面形成薄膜3a，接下来从该薄膜3a上进行上述离子注入。
(工序3：在操作基板的薄膜形成工序(图2(c))
本工序中使用的操作基板12与上述的构成复合基板10的操作基板相同。
在操作基板12的至少与单晶碳化硅基板1进行贴合的表面形成由对于后面进行的热处理具有耐热性、具有与单晶碳化硅薄膜11相同或接近的热膨胀系数的材料制成的薄膜3b，实现其表面的平滑化。在此，进行与上述工序2-1或工序2-2同样的处理。
即，作为对应于工序2-1的处理，如下所述进行。
首先，在操作基板12中的与单晶碳化硅基板1的贴合面形成由选自氧化硅(例如SiO2)、氮化硅、氮化铝、硅(例如无定形硅、多晶硅)、氧化铝(Al2O3)、氧化锆(例如zirconia(ZrO2))和碳化硅(例如无定形碳化硅、多晶碳化硅)中的至少1种的材料制成的薄膜3b。这些中，优选氧化锆(例如zirconia(ZrO2))或碳化硅(例如无定形碳化硅、多晶碳化硅)。再有，从这些材料中选择了多个材料的情况下，可以是这些材料各自层叠的结构、由将这些材料混合而成的材料构成的单层结构的任一者。
作为该薄膜3b的形成方法，只要是能够在操作基板12密合性良好地形成的成膜方法，可以是任一方法，例如氧化硅的薄膜可采用PECVD法或热氧化法形成，氮化硅、氮化铝、硅、氧化铝、氧化锆和碳化硅的薄膜可采用溅射法形成。
接下来，对薄膜3b进行研磨，使其表面变得平滑。薄膜3b的研磨方法优选化学机械研磨法，其条件因薄膜3b的材质而异。
另外，作为与工序2-2对应的处理，如下所述进行。
在操作基板12的与单晶碳化硅基板1的贴合面(主面)形成由熔点为950℃以上的金属材料例如选自Ti、Au、Ag、Cu、Ni、Co、Fe、Cr、Zr、Mo、Ta和W中的至少1种的金属材料制成的薄膜3b。再有，从这些金属材料中选择了多个金属材料的情况下，可以是这些金属材料各自层叠的结构、由这些金属材料的合金材料构成的单层结构的任一者。例如在这些中优选选自Ti、Au和Zr中的至少1种，特别优选Ti或Zr的单层、或者Ti层与Au层的层叠、Zr层与Au层的层叠。
作为该薄膜3b的形成方法，只要是能够在操作基板12密合性良好地形成的成膜方法，则可以是任一方法，例如可采用电子束蒸镀法形成。
该处理中，只凭借通过上述金属材料的蒸镀形成薄膜3b(即，没有进行研磨)，其表面就变得平滑。
薄膜3b的膜厚(进行研磨的情况下研磨后的膜厚)优选使得与单晶碳化硅基板1上设置的薄膜3a的合计膜厚(即，中介层13的膜厚)成为2nm以上且1μm以下。即，使薄膜3a、3b成为相同的膜厚的情况下，薄膜3b的膜厚优选设为1nm以上且0.5μm(500nm)以下，更优选设为10～200nm，进一步优选设为10～100nm，特别优选设为10～50nm。另外，没有设置薄膜3a的情况下，薄膜3b的膜厚优选设为2nm以上且1μm以下，更优选设为20～400nm，进一步优选设为20～200nm，特别优选设为20～100nm。如果薄膜3a、3b的合计膜厚不到2nm，由于膜厚的面内波动，没有将表面完全地覆盖，与单晶碳化硅基板1及操作基板12的贴合的密合性有可能变差。另外，如果超过1μm，将复合基板10加热而形成了纳米碳膜的情况下，在纳米碳膜中产生大量缺陷。
再有，如果使构成薄膜3b的材料与上述薄膜3a的构成材料相同，则改善贴合的密合性而优选。另外，作为成为中介层13的薄膜形成工序，可省略工序2，只进行工序3，也可省略工序3，只进行工序2。
(工序4：单晶碳化硅基板和/或操作基板的表面活化处理工序)
接下来，对于单晶碳化硅基板1和操作基板12的进行贴合的表面、即薄膜3a、3b表面、或者单晶碳化硅基板1的离子注入面、操作基板12表面，作为表面活化处理进行等离子体活化处理、真空离子束处理或在臭氧水中的浸渍处理。
其中，进行等离子体活化处理的情况下，在真空腔室中载置直至上述工序3的处理完成了的单晶碳化硅基板1和/或操作基板12，在减压下导入了等离子体用气体后，暴露于100W左右的高频等离子体中5～10秒左右，对表面进行等离子体活化处理。作为等离子体用气体，能够使用氧气、氢气、氮气、氩气、或者这些的混合气体或氢气与氦气的混合气体。
真空离子束处理是在高真空的腔室内载置单晶碳化硅基板1和/或操作基板12，将Ar等的离子束照射于将要进行贴合的表面，进行活化处理。
在臭氧水中的浸渍处理是将单晶碳化硅基板1和/或操作基板12浸渍于使臭氧气体溶解的臭氧水中，对其表面进行活化处理。
上述的表面活化处理可以只对单晶碳化硅基板1或只对操作基板12进行，但更优选对单晶碳化硅基板1和操作基板12这两者进行。
另外，表面活化处理可以是上述方法的任一个，也可进行组合了的处理。进而，单晶碳化硅基板1、操作基板12的进行表面活化处理的面优选为将要进行贴合的面、即薄膜3a、3b表面。
(工序5：单晶碳化硅基板与操作基板的贴合工序)
接下来，将该单晶碳化硅基板1和操作基板12的进行了表面活化处理的表面(薄膜3a、3b表面、或者单晶碳化硅基板1的离子注入面、操作基板12表面)作为接合面贴合(图2(d))。
接下来，将单晶碳化硅基板1与操作基板12贴合后，优选进行150～350℃、更优选进行150～250℃的热处理，使贴合界面、例如薄膜3a、3b的贴合面的结合强度提高。此时，由于单晶碳化硅基板1与操作基板12之间的热膨胀率差，发生基板的翘曲，但可采用适于各个材质的温度来抑制翘曲。作为热处理时间，也在某种程度上依赖于温度，但优选2小时～24小时。
由此，薄膜3a与薄膜3b密合而成为一个层即中介层13(或者，在没有设置薄膜3b的情况下薄膜3a成为中介层13，在没有设置薄膜3a的情况下薄膜3b成为中介层13)，同时成为单晶碳化硅基板1与操作基板12经由中介层13牢固地密合的贴合基板5。
(工序6：剥离处理工序)
将单晶碳化硅基板1与操作基板12贴合、使贴合强度提高后，对于经离子注入的部分给予热能或机械能，在离子注入区域2使单晶碳化硅基板1a剥离，制作在操作基板12上具有单晶碳化硅薄膜1b的复合基板10(图2(e))。
作为剥离方法，例如能够应用如下的热剥离法：将贴合基板5加热到高温，通过利用该热在离子注入区域2中使离子注入的成分的微小的泡体产生，从而发生剥离而将单晶碳化硅基板1a分离。或者，能够应用如下的机械剥离法：实施不产生热剥离的程度的低温热处理(例如500～900℃、优选地500～700℃)，同时对离子注入区域2的一端施加物理的冲击，机械地使剥离发生而将单晶碳化硅基板1a分离。就机械剥离法而言，单晶碳化硅薄膜转印后的转印表面的粗糙度与热剥离法相比比较小，因此更优选。
再有，剥离处理后，可在加热温度700～1,000℃即比剥离处理时要高的温度、加热时间1～24小时的条件下将复合基板10加热，进行改善单晶碳化硅薄膜1b与操作基板12的密合性的热处理。
此时，薄膜3a与薄膜3b牢固地密合，进而薄膜3a与单晶碳化硅基板1牢固地密合，薄膜3b与操作基板12牢固地密合，因此不发生离子注入区域2处的剥离部分以外的部分的剥离。另外，没有设置薄膜3b的情况下，由于薄膜3a与单晶碳化硅基板1和操作基板12牢固地密合，因此没有发生离子注入区域2处的剥离部分以外的部分的剥离。另外，没有设置薄膜3a的情况下，由于薄膜3b与单晶碳化硅基板1和操作基板12牢固地密合，因此没有发生离子注入区域2处的剥离部分以外的部分的剥离。
就剥离后的单晶碳化硅基板1a而言，通过对表面再次实施研磨、洗净等，从而可以再次作为该复合基板的制造方法中的贴合用的基板再利用。
(工序7：单晶碳化硅薄膜研磨工序)
对操作基板12上的单晶碳化硅薄膜1b表面进行镜面精加工(图2(f))。具体地，对单晶碳化硅薄膜1b实施化学机械研磨(CMP研磨)，将在其表面残留的离子注入区域除去，精加工为镜面的单晶碳化硅薄膜11。在此，可以是硅晶片的平坦化等中使用的以往公知的CMP研磨。
通过以上的工序，得到本发明的复合基板10。
实施例
以下列举实施例和比较例，对本发明更具体地说明，但本发明并不限定于实施例。
应予说明，单晶碳化硅薄膜和中介层的厚度采用反射率分光法测定。
[实施例1]
作为单晶碳化硅基板1，准备市售品的直径3英寸的单晶碳化硅晶片(多型体4H、厚度400μm)，以100KeV、剂量8.8×1016原子/cm2向其注入了氢离子(H+)。
接下来，作为操作基板12，准备直径3英寸的无定形碳化硅晶片(厚度400μm)，在其主面采用PECVD法将氧化硅(SiO2)薄膜改变其厚度地形成来作为薄膜3b(中介层13)后，通过CMP处理对该薄膜进行了研磨。使研磨后的氧化硅薄膜的厚度成为了0.02、0.1、0.5、0.8、0.9、1.0、1.2、1.5、2.0μm的9个水平。
接下来，对单晶碳化硅基板的经离子注入的表面和操作基板的薄膜形成面实施了等离子体活化表面处理后，将两者贴合而得到了接合体。
接下来，将该接合体加热到500℃，对离子注入区域的一端给予机械冲击，在该离子注入区域使其剥离，得到了经由氧化硅薄膜将单晶碳化硅薄膜转印于无定形碳化硅晶片的9张复合基板。使此时的单晶碳化硅薄膜的厚度均为0.95μm。
将得到的复合基板在非活性气体气氛下加热到1,420℃，进行了单晶碳化硅薄膜的石墨烯化。
在石墨烯膜形成后，用1,000倍的光学显微镜观察该石墨烯膜表面，通过目视来计测作为缺陷数的坑状的孔的数。将其结果示于表1和图3中。如果中介层的厚度为1μm以下，则缺陷数为3000个/cm2左右，但如果超过1μm，则缺陷数增加至超过4000个/cm2。
[表1]
中介层厚度(μm) 缺陷数(个/cm<sup>2</sup>)
0.02 2830
0.1 2750
0.5 2910
0.8 3090
0.9 3110
1.0 3190
1.2 4180
1.5 6520
2.0 9690
[实施例2]
作为单晶碳化硅基板1，准备市售品的直径3英寸的单晶碳化硅晶片(多型体4H、厚度400μm)，以100KeV、剂量8.8×1016原子/cm2向其注入了氢离子(H+)。
接下来，在该单晶碳化硅基板1的离子注入面采用电子束蒸镀法形成了钛(Ti)薄膜和厚度10nm的金(Au)薄膜作为薄膜3a。再有，使钛薄膜的厚度变化为0、40、240、390、440、490、590、740、990nm这9个水平。
接下来，作为操作基板12，准备直径3英寸的多晶碳化硅晶片(厚度400μm)，在其主面采用电子束蒸镀法形成了钛(Ti)薄膜和厚度10nm的金(Au)薄膜来作为薄膜3b。再有，使钛薄膜的厚度与上述薄膜3a中的钛薄膜的厚度相同。其结果，贴合后的薄膜3a、3b的合计膜厚(中介层13的厚度)成为0.02、0.1、0.5、0.8、0.9、1.0、1.2、1.5、2.0μm这9个水平。
接下来，对单晶碳化硅基板的薄膜形成面和操作基板的薄膜形成面实施了等离子体活化表面处理后，将两者贴合而得到了接合体。
接下来，将该接合体加热到500℃，对离子注入区域的一端给予机械冲击，在该离子注入区域使其剥离，得到了经由中介层(Au/Au的2层结构或Ti/Au/Au/Ti的4层结构的薄膜)将单晶碳化硅薄膜转印于无定形碳化硅晶片的9张复合基板。使此时的单晶碳化硅薄膜的厚度均为0.95μm。
将得到的复合基板在非活性气体气氛下加热到1,420℃，进行了单晶碳化硅薄膜的石墨烯化。
在石墨烯膜形成后，用1,000倍的光学显微镜观察该石墨烯膜表面，通过目视来计测作为缺陷数的坑状的孔的数。将其结果示于表2和图4中。如果中介层的厚度为1μm以下，则缺陷数为3300～3500个/cm2左右，但如果超过1μm，则缺陷数增加至超过4000个/cm2。
[表2]
中介层厚度(μm) 缺陷数(个/cm<sup>2</sup>)
0.02 3310
0.1 3280
0.5 3370
0.8 3510
0.9 3420
1.0 3510
1.2 4430
1.5 4880
2.0 5350
[比较例1]
在实施例2中，使薄膜3a、3b各自的钛薄膜的厚度成为80nm，进而使单晶碳化硅薄膜11的厚度成为1.04μm，除此以外与实施例2同样地制作了复合基板。
在非活性气体气氛下将得到的复合基板加热到1,420℃，进行了单晶碳化硅薄膜的石墨烯化。
在石墨烯膜形成后用1,000倍的光学显微镜观察其石墨烯膜表面，作为缺陷数，通过目视计测坑状的孔的数，结果为4520个/cm2。
[实施例3]
在本发明的复合基板的制造方法中，在单晶碳化硅基板1、操作基板12分别形成6种薄膜3a、3b，如以下所述制作了复合基板。
(实施例3-1)
作为单晶碳化硅基板1，准备市售品的直径3英寸的单晶碳化硅晶片(多型体4H、厚度400μm)，以100KeV、剂量8.8×1016原子/cm2向其注入了氢离子(H+)。
接下来，在该单晶碳化硅基板1的离子注入面，采用PECVD法形成了厚度100nm的氧化硅(SiO2)薄膜来作为薄膜3a后，通过CMP处理对该薄膜进行了研磨。
接下来，作为操作基板12，准备直径3英寸的多晶碳化硅晶片(厚度400μm)，在其主面采用PECVD法形成了厚度100nm的氧化硅(SiO2)薄膜来作为薄膜3b后，通过CMP处理对该薄膜进行了研磨。
接下来，对单晶碳化硅基板的薄膜形成面和操作基板的薄膜形成面实施了等离子体活化表面处理后，将两者贴合而得到了接合体。
接下来，对于该接合体在离子注入区域引起机械剥离，得到了经由氧化硅薄膜将单晶碳化硅薄膜(厚度0.65μm)转印于多晶碳化硅晶片的复合基板。
对于得到的复合基板实施了500℃的热处理后，将压敏粘合带(商品名：カプトンテープ、杜邦(株)制造)粘贴于单晶碳化硅薄膜后剥离，进行了确认该单晶碳化硅薄膜的剥离的有无的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3080个/cm2。
(实施例3-2)
在实施例3-1中，作为薄膜3a、3b，分别采用溅射法形成了厚度100nm的氮化硅(SiN)薄膜后，通过CMP处理对该薄膜进行研磨而精加工，除此以外与实施例3-1同样地制作了复合基板。
其结果，得到了经由氮化硅薄膜将单晶碳化硅薄膜转印于多晶碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3480个/cm2。
(实施例3-3)
在实施例3-1中，作为薄膜3a、3b，分别采用溅射法形成了厚度100nm的无定形碳化硅(SiC)薄膜后，通过CMP处理对该薄膜进行研磨而精加工，除此以外与实施例3-1同样地制作了复合基板。
其结果，得到了经由碳化硅薄膜将单晶碳化硅薄膜转印于多晶碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3320个/cm2。
(实施例3-4)
在实施例3-1中，作为薄膜3a、3b，分别采用溅射法形成了厚度100nm的无定形硅(Si)薄膜后，通过CMP处理对该薄膜进行研磨而精加工，除此以外与实施例3-1同样地制作了复合基板。
其结果，得到了经由硅薄膜将单晶碳化硅薄膜转印于多晶碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3290个/cm2。
(实施例3-5)
在实施例3-1中，作为薄膜3a、3b，分别采用电子束蒸镀法形成了厚度20nm的钛(Ti)薄膜后，没有进行CMP处理而使其为原样，除此以外与实施例3-1同样地制作了复合基板。
其结果，得到了经由钛薄膜将单晶碳化硅薄膜转印于多晶碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3310个/cm2。
(实施例3-6)
在实施例3-1中，作为薄膜3a、3b，分别采用电子束蒸镀法形成了厚度20nm的钛(Ti)薄膜和厚度20nm的金(Au)薄膜后，没有进行CMP处理而使其为原样，除此以外与实施例3-1同样地制作了复合基板。
其结果，得到了经由钛薄膜和金薄膜的层叠薄膜(Ti/Au/Au/Ti的4层结构的薄膜)将单晶碳化硅薄膜转印于多晶碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为2290个/cm2。
[实施例4]
在实施例3中，使操作基板12成为直径3英寸的无定形碳化硅晶片(厚度400μm)，除此以外与实施例3同样地制作了复合基板。另外，作为中介层的材料，追加了氧化锆(zirconia、ZrO2)的实施例。详细情况如以下所述。
(实施例4-1)
在实施例3-1中，使操作基板12成为直径3英寸的无定形碳化硅晶片(厚度400μm)，除此以外与实施例3-1同样地制作了复合基板。
其结果，得到了经由氧化硅薄膜将单晶碳化硅薄膜转印于无定形碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3470个/cm2。
(实施例4-2)
在实施例3-2中，使操作基板12成为直径3英寸的无定形碳化硅晶片(厚度400μm)，除此以外与实施例3-2同样地制作了复合基板。
其结果，得到了经由氮化硅薄膜将单晶碳化硅薄膜转印于无定形碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3220个/cm2。
(实施例4-3)
在实施例3-3中，使操作基板12成为直径3英寸的无定形碳化硅晶片(厚度400μm)，除此以外与实施例3-3同样地制作了复合基板。
其结果，得到了经由碳化硅薄膜将单晶碳化硅薄膜转印于无定形碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3400个/cm2。
(实施例4-4)
在实施例3-4中，使操作基板12成为直径3英寸的无定形碳化硅晶片(厚度400μm)，除此以外与实施例3-4同样地制作了复合基板。
其结果，得到了经由硅薄膜将单晶碳化硅薄膜转印于无定形碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3360个/cm2。
(实施例4-5)
在实施例3-5中，使操作基板12成为直径3英寸的无定形碳化硅晶片(厚度400μm)，除此以外与实施例3-5同样地制作了复合基板。
其结果，得到了经由钛薄膜将单晶碳化硅薄膜转印于无定形碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3310个/cm2。
(实施例4-6)
在实施例3-6中，使操作基板12成为直径3英寸的无定形碳化硅晶片(厚度400μm)，除此以外与实施例3-6同样地制作了复合基板。
其结果，得到了经由钛薄膜和金薄膜的层叠薄膜(Ti/Au/Au/Ti的4层结构的薄膜)将单晶碳化硅薄膜转印于无定形碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3020个/cm2。
(实施例4-7)
在实施例4-1中，作为薄膜3a、3b，分别采用溅射法形成了厚度100nm的氧化锆(ZrO2)薄膜后，通过CMP处理对该薄膜研磨而精加工，除此以外与实施例4-1同样地制作了复合基板。
其结果，得到了经由氧化锆薄膜将单晶碳化硅薄膜转印于无定形碳化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3530个/cm2。
[实施例5]
在实施例3-6中，使用4种操作基板12，除此以外与实施例3-6同样地制作了复合基板。详细情况如以下所述。
(实施例5-1)
在实施例3-6中，使操作基板12成为直径3英寸的单晶硅晶片(厚度400μm)，除此以外与实施例3-6同样地制作了复合基板。
其结果得到了经由钛薄膜和金薄膜的层叠薄膜(Ti/Au/Au/Ti的4层结构的薄膜)将单晶碳化硅薄膜转印于单晶硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3210个/cm2。
(实施例5-2)
在实施例3-6中，使操作基板12成为直径3英寸的多晶氧化铝(alumina)晶片(厚度400μm)，除此以外与实施例3-6同样地制作了复合基板。
其结果得到了经由钛薄膜和金薄膜的层叠薄膜(Ti/Au/Au/Ti的4层结构的薄膜)将单晶碳化硅薄膜转印于多晶氧化铝晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3440个/cm2。
(实施例5-3)
在实施例3-6中，使操作基板12成为直径3英寸的多晶氮化硅晶片(厚度400μm)，除此以外与实施例3-6同样地制作了复合基板。
其结果得到了经由钛薄膜和金薄膜的层叠薄膜(Ti/Au/Au/Ti的4层结构的薄膜)将单晶碳化硅薄膜转印于多晶氮化硅晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3330个/cm2。
(实施例5-4)
在实施例3-6中，使操作基板12成为直径3英寸的多晶氮化铝晶片(厚度400μm)，除此以外与实施例3-6同样地制作了复合基板。
其结果得到了经由钛薄膜和金薄膜的层叠薄膜(Ti/Au/Au/Ti的4层结构的薄膜)将单晶碳化硅薄膜转印于多晶氮化铝晶片的复合基板。对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果没有发现单晶碳化硅薄膜的剥离，经由中介层的密合性良好。
接下来，与实施例2同样地进行石墨烯化，测定了石墨烯膜中的缺陷数，结果为3490个/cm2。
[比较例2]
作为单晶碳化硅基板1，准备市售品的直径3英寸的单晶碳化硅晶片(多型体4H、厚度400μm)，以100KeV、剂量8.8×1016原子/cm2向其注入了氢离子(H+)。通过CMP处理对该单晶碳化硅晶片的离子注入面进行了研磨。其表面粗糙度RMS为0.95nm。
应予说明，表面粗糙度RMS采用原子间力显微镜(AFM)对其基板的表面进行测定而求出。测定条件设为测定区域10μm×10μm。
接下来，作为操作基板12，准备了直径3英寸的多晶碳化硅晶片(厚度400μm)。通过CMP处理对该多晶碳化硅晶片表面进行研磨，其表面粗糙度RMS为1.05nm。
接下来，对单晶碳化硅基板的经离子注入的表面和操作基板的贴合预定面实施了等离子体活化表面处理后，将两者贴合而得到了接合体。
接下来，对于该接合体在离子注入区域引起机械剥离，得到了将单晶碳化硅薄膜转印于多晶碳化硅晶片的复合基板。
对于得到的复合基板，进行了与实施例3-1同样的剥离试验，结果在单晶碳化硅薄膜的一部分发生了剥离。对于没有经由中介层的贴合而言，判明了在单晶碳化硅薄膜与操作基板之间得不到充分的接合强度。
应予说明，目前为止用实施方式对本发明进行了说明，但本发明并不限定于上述实施方式，其他的实施方式、追加、改变、删除等，在本领域技术人员能够想到的范围内能够进行变形，只要任一方式都产生本发明的作用效果，就包含在本发明的范围内。
附图标记的说明
1、1a 单晶碳化硅基板
1b、11 单晶碳化硅薄膜
2 离子注入区域
3a、3b 薄膜
5 贴合基板
10 复合基板
12 操作基板
13 中介层

Claims (10)

1.纳米碳膜形成用复合基板的制造方法，其中，从单晶碳化硅基板的表面注入离子以形成离子注入区域，在该单晶碳化硅基板的离子注入面、以及由无定形碳化硅、多晶碳化硅、石英玻璃、蓝宝石、氮化硅、氮化铝、硅或金刚石制成的操作基板的与单晶碳化硅基板贴合的表面分别形成由选自Ti、Au、Ag、Cu、Ni、Co、Fe、Cr、Zr、Mo、Ta和W中的至少1种的金属材料制成的薄膜，使得这些薄膜的合计膜厚为2nm以上且1μm以下，接着，将所述单晶碳化硅基板的离子注入面上的薄膜与操作基板上的薄膜贴合后，在所述离子注入区域剥离单晶碳化硅基板，使单晶碳化硅薄膜转印到操作基板上，进而对该单晶碳化硅薄膜进行研磨，从而获得的纳米碳膜形成用复合基板具有：厚度100nm以上且1μm以下的单晶碳化硅薄膜；支承该单晶碳化硅薄膜的所述操作基板；在所述单晶碳化硅薄膜与操作基板之间设置的、由选自Ti、Au、Ag、Cu、Ni、Co、Fe、Cr、Zr、Mo、Ta和W中的至少1种的金属材料制成的厚度为2nm以上且1μm以下的中介层。
2.根据权利要求1所述的纳米碳膜形成用复合基板的制造方法，其中，所述单晶碳化硅基板的离子注入面上的薄膜以及操作基板上的薄膜在成膜的状态下，进行表面活化处理而贴合。
3.根据权利要求1所述的纳米碳膜形成用复合基板的制造方法，其中，所述单晶碳化硅基板的离子注入面上的薄膜以及操作基板上的薄膜各自的厚度为1nm以上且0.5μm以下。
4.根据权利要求1所述的纳米碳膜形成用复合基板的制造方法，其中，在从所述金属材料选择多个材料的情况下，所述薄膜具有这些材料分别层叠而得的结构或者由将这些材料混合而得的材料形成的单层结构。
5.纳米碳膜形成用复合基板的制造方法，其中，从单晶碳化硅基板的表面注入离子以形成离子注入区域，在该单晶碳化硅基板的离子注入面、以及由无定形碳化硅、多晶碳化硅或者石英玻璃制成的操作基板的与单晶碳化硅基板贴合的表面分别形成由选自氧化硅、氮化硅、氧化铝、氮化铝、氧化锆、硅和碳化硅中的至少1种的材料制成的薄膜，使得这些薄膜的合计膜厚为2nm以上且1μm以下，接着，将所述单晶碳化硅基板的离子注入面上的薄膜与操作基板上的薄膜贴合后，在所述离子注入区域剥离单晶碳化硅基板，使单晶碳化硅薄膜转印到操作基板上，进而对该单晶碳化硅薄膜进行研磨，从而获得的纳米碳膜形成用复合基板具有：厚度100nm以上且1μm以下的单晶碳化硅薄膜；支承该单晶碳化硅薄膜的所述操作基板；在所述单晶碳化硅薄膜与操作基板之间设置的、由选自氧化硅、氮化硅、氧化铝、氮化铝、氧化锆、硅和碳化硅中的至少1种的材料制成的厚度为2nm以上且1μm以下的中介层。
6.根据权利要求5所述的纳米碳膜形成用复合基板的制造方法，其中，所述单晶碳化硅基板的离子注入面上的薄膜以及操作基板上的薄膜在成膜且被研磨后，进行表面活化处理而贴合。
7.根据权利要求5所述的纳米碳膜形成用复合基板的制造方法，其中，所述单晶碳化硅基板的离子注入面上的薄膜以及操作基板上的薄膜各自的厚度为1nm以上且0.5μm以下。
8.根据权利要求5所述的纳米碳膜形成用复合基板的制造方法，其中，所述薄膜由氧化锆或碳化硅制成。
9.纳米碳膜的制作方法，其特征在于，对利用权利要求1～8中任一项所述的纳米碳膜形成用复合基板的制造方法制造的复合基板进行加热，使硅原子从所述单晶碳化硅薄膜升华，从而获得纳米碳膜。
10.纳米碳膜的制作方法，其中，该方法获得的纳米碳膜在用1000倍的光学显微镜进行了表面观察时的缺陷数为4000个/cm2以下。
CN202010233868.1A 2014-12-22 2015-12-16 复合基板、纳米碳膜的制作方法和纳米碳膜 Pending CN111403265A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014258810 2014-12-22
JP2014-258810 2014-12-22
CN201580070163.XA CN107108218A (zh) 2014-12-22 2015-12-16 复合基板、纳米碳膜的制作方法和纳米碳膜

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580070163.XA Division CN107108218A (zh) 2014-12-22 2015-12-16 复合基板、纳米碳膜的制作方法和纳米碳膜

Publications (1)

Publication Number Publication Date
CN111403265A true CN111403265A (zh) 2020-07-10

Family

ID=56150314

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010233868.1A Pending CN111403265A (zh) 2014-12-22 2015-12-16 复合基板、纳米碳膜的制作方法和纳米碳膜
CN201580070163.XA Pending CN107108218A (zh) 2014-12-22 2015-12-16 复合基板、纳米碳膜的制作方法和纳米碳膜

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201580070163.XA Pending CN107108218A (zh) 2014-12-22 2015-12-16 复合基板、纳米碳膜的制作方法和纳米碳膜

Country Status (8)

Country Link
US (1) US10781104B2 (zh)
EP (1) EP3239100A4 (zh)
JP (1) JP6369566B2 (zh)
KR (1) KR102427272B1 (zh)
CN (2) CN111403265A (zh)
SG (1) SG11201704904WA (zh)
TW (1) TWI673177B (zh)
WO (1) WO2016104291A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3079532B1 (fr) * 2018-03-28 2022-03-25 Soitec Silicon On Insulator Procede de fabrication d'une couche monocristalline de materiau ain et substrat pour croissance par epitaxie d'une couche monocristalline de materiau ain
WO2020195196A1 (ja) * 2019-03-27 2020-10-01 日本碍子株式会社 ＳｉＣ複合基板及び半導体デバイス用複合基板
FR3099637B1 (fr) 2019-08-01 2021-07-09 Soitec Silicon On Insulator procédé de fabrication d’unE structure composite comprenant une couche mince en Sic monocristallin sur un substrat support en sic polycristallin
TWI783497B (zh) * 2021-05-25 2022-11-11 鴻創應用科技有限公司 碳化矽複合晶圓及其製造方法
WO2023176648A1 (ja) * 2022-03-15 2023-09-21 Ａｇｃ株式会社 複合基板、積層体、複合基板の製造方法、積層体の製造方法
CN114864529B (zh) * 2022-05-18 2024-07-19 北京青禾晶元半导体科技有限责任公司 一种碳化硅复合基板及其制造方法与应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468385A (zh) * 2010-11-15 2012-05-23 日本碍子株式会社 复合基板及复合基板的制造方法
WO2014061337A1 (ja) * 2012-10-15 2014-04-24 信越化学工業株式会社 ナノカーボン膜の作製方法及びナノカーボン膜
CN107004573A (zh) * 2014-12-05 2017-08-01 信越化学工业株式会社 复合基板的制造方法和复合基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63303896A (ja) 1987-05-30 1988-12-12 Sharp Corp 炭化珪素単結晶膜の製造方法
JPH0784647B2 (ja) * 1988-09-15 1995-09-13 日本電装株式会社 ニッケル膜およびそれを形成するスパッタリング方法
JPH0624221B2 (ja) 1991-10-03 1994-03-30 鐘淵化学工業株式会社 高熱伝導性絶縁基板およびその製法
JP4197779B2 (ja) 1998-10-12 2008-12-17 晃 雉鼻 湿式排ガス処理装置
JP2000177046A (ja) * 1998-12-15 2000-06-27 Tdk Corp ダイヤモンド状炭素膜を被覆した部材
JP4370862B2 (ja) * 2003-09-10 2009-11-25 信越半導体株式会社 積層基板の洗浄方法および基板の貼り合わせ方法
JP4353369B2 (ja) 2004-06-07 2009-10-28 コバレントマテリアル株式会社 ＳｉＣ半導体及びその製造方法
JP5167479B2 (ja) 2006-06-13 2013-03-21 国立大学法人北海道大学 グラフェン集積回路の製造方法
JP4172806B2 (ja) * 2006-09-06 2008-10-29 三菱重工業株式会社 常温接合方法及び常温接合装置
JP5303957B2 (ja) 2008-02-20 2013-10-02 株式会社デンソー グラフェン基板及びその製造方法
JP2011086660A (ja) * 2009-10-13 2011-04-28 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および炭化珪素基板
JP2012004494A (ja) * 2010-06-21 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および製造装置
JP2012153576A (ja) 2011-01-27 2012-08-16 Covalent Materials Corp ２Ｈ−ＳｉＣ単結晶の製造方法
US8642996B2 (en) * 2011-04-18 2014-02-04 International Business Machines Corporation Graphene nanoribbons and carbon nanotubes fabricated from SiC fins or nanowire templates
SG11201504015SA (en) 2012-11-22 2015-06-29 Shinetsu Chemical Co Composite substrate manufacturing method, and composite substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102468385A (zh) * 2010-11-15 2012-05-23 日本碍子株式会社 复合基板及复合基板的制造方法
WO2014061337A1 (ja) * 2012-10-15 2014-04-24 信越化学工業株式会社 ナノカーボン膜の作製方法及びナノカーボン膜
CN107004573A (zh) * 2014-12-05 2017-08-01 信越化学工业株式会社 复合基板的制造方法和复合基板

Also Published As

Publication number Publication date
US10781104B2 (en) 2020-09-22
JP6369566B2 (ja) 2018-08-08
EP3239100A1 (en) 2017-11-01
KR20170097056A (ko) 2017-08-25
WO2016104291A1 (ja) 2016-06-30
SG11201704904WA (en) 2017-07-28
EP3239100A4 (en) 2018-07-11
CN107108218A (zh) 2017-08-29
TWI673177B (zh) 2019-10-01
TW201627150A (zh) 2016-08-01
US20180265360A1 (en) 2018-09-20
JPWO2016104291A1 (ja) 2017-08-31
KR102427272B1 (ko) 2022-07-29

Similar Documents

Publication Publication Date Title
WO2016088466A1 (ja) 複合基板の製造方法及び複合基板
TWI673177B (zh) 複合基板、奈米碳膜之製作方法及奈米碳膜
CN108028183B (zh) SiC复合基板及其制造方法
CN108138358B (zh) SiC复合基板的制造方法
CN108140540B (zh) SiC复合基板的制造方法和半导体基板的制造方法
TWI613145B (zh) 奈米碳膜之製作方法及奈米碳膜
CN108140541B (zh) SiC复合基板的制造方法
TW201637870A (zh) 石墨烯及用於將cvd生長石墨烯轉移至疏水性基材之無聚 合物方法
KR20140121137A (ko) 고압의 열처리를 이용한 고품질 그래핀층 형성 방법 및 기판
CN115023802A (zh) 包含在SiC制载体衬底上的单晶SiC制薄层的复合结构的制造方法
KR102523183B1 (ko) 육방정계 결정 구조의 2차원 막을 제조하기 위한 방법
JP7262415B2 (ja) 複合基板およびその製造方法
KR101687313B1 (ko) 고압의 열처리를 이용한 고품질 그래핀층 형성 방법 및 기판
TW202320128A (zh) 在多晶碳化矽製載體底材上包含單晶碳化矽製工作層之複合結構及其製作方法
TW202205357A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ｓｉｃ薄層在一ｓｉｃ載體底材上

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination