JP5167479B2 - グラフェン集積回路の製造方法 - Google Patents
グラフェン集積回路の製造方法 Download PDFInfo
- Publication number
- JP5167479B2 JP5167479B2 JP2006163856A JP2006163856A JP5167479B2 JP 5167479 B2 JP5167479 B2 JP 5167479B2 JP 2006163856 A JP2006163856 A JP 2006163856A JP 2006163856 A JP2006163856 A JP 2006163856A JP 5167479 B2 JP5167479 B2 JP 5167479B2
- Authority
- JP
- Japan
- Prior art keywords
- graphene
- integrated circuit
- silicon carbide
- silicon
- carbide substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Hall/Mr Elements (AREA)
Description
本発明は、グラフェンを含む非線形素子を有するグラフェン集積回路の製造方法に関する。
CMOS集積回路は、エレクトロニクスの基盤技術であるが、その半導体の集積度の向上を、ムーアの法則に示されるように維持することが困難になりつつある。具体的には、増大を続ける消費電力に伴う発熱が抑えられない状態にまで達していることがある。さらに、微細化に伴うショートチャンネル効果などの問題を抑えることと、寄生抵抗を低減することが相容れないため、微細化が行き詰まっていることがある。そのため、新しい材料を含めて様々な方法でこれを解決する努力が続けられている。それにより、カーボンナノチューブトランジスタが開発されたが、カーボンナノチューブトランジスタを集積化することは、本質的に困難である。
一方、カーボンナノチューブトランジスタをある意味で、たとえばコンタクト抵抗などの点で凌駕するデバイスポテンシャルを有するグラフェントランジスタが考えられている。従って、グラフェントランジスタを任意の部位に集積化できる技術があれば、半導体の集積度の向上が期待できる。
グラファイト(グラフェン超薄膜)を形成する技術としては、6H-シリコンカーバイドの(0001)シリコン面を熱処理することによって、シリコンを脱離させて超薄膜のエピタキシャルグラファイトを形成させることが報告されている(非特許文献1参照)。
一方、微傾斜面を有するシリコンカーバイドを特定の方法でエッチング処理すると、クリアなステップ/テラス構造となることが報告されている(非特許文献2参照)。
J. Phys. Chem. B 2004, 108, 19912-19916 Physical Review Letters. Volume 91, Number 22, 226107
J. Phys. Chem. B 2004, 108, 19912-19916 Physical Review Letters. Volume 91, Number 22, 226107
本発明の目的は、グラフェンを含む非線形素子を集積化する技術を提供することである。
本発明は、シリコンカーバイド基板の表面の所望の部位に、グラフェンを形成することができる手段を新たに見いだすことにより完成された。
本発明の第一は以下に示すグラフェン集積回路に関する。
[1]シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路。
[2]前記シリコンカーバイドのポリタイプは、4Hまたは6Hである、[1]に記載のグラフェン集積回路。
[3]前記シリコン面は、4Hシリコンカーバイド(0001)のシリコン面、または6Hシリコンカーバイド(0001)のシリコン面である、[1]に記載のグラフェン集積回路。
[4]前記シリコンカーバイド基板のシリコン面は微傾斜面である、[1]に記載のグラフェン集積回路。
[5]複数の前記非線形素子を有する、[1]に記載のグラフェン集積回路。
[6]チップに集積された、[1]に記載のグラフェン集積回路。
[1]シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路。
[2]前記シリコンカーバイドのポリタイプは、4Hまたは6Hである、[1]に記載のグラフェン集積回路。
[3]前記シリコン面は、4Hシリコンカーバイド(0001)のシリコン面、または6Hシリコンカーバイド(0001)のシリコン面である、[1]に記載のグラフェン集積回路。
[4]前記シリコンカーバイド基板のシリコン面は微傾斜面である、[1]に記載のグラフェン集積回路。
[5]複数の前記非線形素子を有する、[1]に記載のグラフェン集積回路。
[6]チップに集積された、[1]に記載のグラフェン集積回路。
本発明の第二は以下に示すグラフェン集積回路の製造方法に関する。
[7]シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
絶縁膜で被覆されたシリコン面を有するシリコンカーバイド基板を準備するステップ;複数の所望の部位の前記絶縁膜を除去して、シリコン面を露出させるステップ;前記シリコンカーバイド基板を加熱することによって、前記露出部にグラフェンを形成するステップ;および前記グラフェンにオーミック電極を形成するステップを含む製造方法。
[8]シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
シリコン面を有するシリコンカーバイド基板を加熱することによって、当該シリコン面にグラフェンを形成するステップ;前記グラフェンをドライエッチングによりアイソレーションするステップ;前記アイソレーションにより形成された溝に絶縁膜を形成するステップ;および前記グラフェンにオーミック電極を形成するステップを含む製造方法。
[7]シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
絶縁膜で被覆されたシリコン面を有するシリコンカーバイド基板を準備するステップ;複数の所望の部位の前記絶縁膜を除去して、シリコン面を露出させるステップ;前記シリコンカーバイド基板を加熱することによって、前記露出部にグラフェンを形成するステップ;および前記グラフェンにオーミック電極を形成するステップを含む製造方法。
[8]シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
シリコン面を有するシリコンカーバイド基板を加熱することによって、当該シリコン面にグラフェンを形成するステップ;前記グラフェンをドライエッチングによりアイソレーションするステップ;前記アイソレーションにより形成された溝に絶縁膜を形成するステップ;および前記グラフェンにオーミック電極を形成するステップを含む製造方法。
本発明により、グラフェン非線形素子が集積化された回路が提供されるので、さらなるデバイスの集積度の向上が達せられる。
1.本発明のグラフェン集積回路
本発明のグラフェン集積回路は、グラフェンを含む複数の非線形素子、およびこれらの非線形素子を接続する配線を有する。さらに抵抗やキャパシタなどの他の回路素子を有していてもよい。
本発明のグラフェン集積回路は、グラフェンを含む複数の非線形素子、およびこれらの非線形素子を接続する配線を有する。さらに抵抗やキャパシタなどの他の回路素子を有していてもよい。
本発明の集積回路が有するグラフェンを含む非線形素子は、グラフェンをチャネル(伝導チャネル)とする素子であればよく、二端子素子であっても、三端子素子であっても、それ以上の多端子素子であってもかまわない。
非線形素子に含まれるグラフェンは、単原子層のカーボン結晶構造であってもよく、複数の原子層のカーボン結晶構造であってもよい。複数の原子層とは、例えば一桁数の原子層である。複数原子層のカーボン結晶構造は、一般にグラフェン多層膜(multi-layer graphene)またはグラフェン積層膜(stacked graphene)と称されることもある。
非線形素子に含まれるグラフェンは、シリコンカーバイド基板の表面に形成されている。シリコンカーバイドのポリタイプは、4H-シリコンカーバイドまたは6H-シリコンカーバイドが好ましく、6H-シリコンカーバイドがより好ましい。平坦なグラフェンが形成されうるからである。さらにグラフェンが形成されたシリコンカーバイドの表面は、カーボン面でもよいがシリコン面の方がよいと考えられ、4H-シリコンカーバイドの(0001)シリコン面、または6H-シリコンカーバイドの(0001)シリコン面であることが好ましく、6H-シリコンカーバイドの(0001)シリコン面であることがより好ましい。熱力学的に安定したグラフェンが形成されうるからである。
非線形素子に含まれるグラフェンは、高温アニールにより表面処理されたシリコンカーバイド基板を、真空中で熱処理して表面層のシリコン原子を乖離させ、かつ炭素原子を遊離させることで形成される。
グラフェンが形成されるシリコンカーバイド基板は、ジャスト基板であっても傾斜基板であってもよい。シリコンカーバイド基板の傾斜面は、前処理することにより原子ステップがバンチングを起こし、ステップ/テラス構造を形成する。ここで「前処理」とは、例えばH2/HClガスエッチングであり、これらは前述の非特許文献2などを参照して行われる。ステップ/テラス構造を有する傾斜面に形成されたグラフェンは、ストライプ状に形成されうる。微傾斜基板の傾斜角度(オフ角度)に応じてストライプ幅を調整することができるので、所望のストライプ幅のグラフェンを形成することができる。
シリコンカーバイドの微傾斜基板の傾斜方向を調整することによって、微傾斜基板上に形成されるグラフェンの電気伝導特性を変化させることができる。つまり、グラフェンの電気伝導特性に方向依存性を発現させることがある。また、半導体性または金属性などのさまざまな特性を自在に付与することもできる。
本発明の集積回路は、所望の部位に非線形素子が形成されていることを特徴とするが、これはグラフェンをシリコンカーバイド基板の表面の所望の位置に形成することができるためである。グラフェンを所望の位置に形成する手段の例には、例えば以下の二通りの手段が挙げられる(プロセス1および2)。
(プロセス1)
プロセス1のフローが図1に示される。シリコンカーバイド基板1(図1(a))の表面を、絶縁膜2で覆った後、グラフェンを形成させる露出部3−1を設け(図1(b))、そのシリコンカーバイド基板を熱処理して、グラフェン3を形成すればよい(図1(c))。グラフェン3を形成させる露出部3−1以外を絶縁膜2で覆うには、基板1の表面全体に絶縁膜2をデポジションにより形成して、形成された絶縁膜2の所望の部位をエッチングなどにより除去すればよい。絶縁膜2は、例えば、窒化シリコン、酸化シリコン、酸化アルミニウムからなる膜である。
プロセス1のフローが図1に示される。シリコンカーバイド基板1(図1(a))の表面を、絶縁膜2で覆った後、グラフェンを形成させる露出部3−1を設け(図1(b))、そのシリコンカーバイド基板を熱処理して、グラフェン3を形成すればよい(図1(c))。グラフェン3を形成させる露出部3−1以外を絶縁膜2で覆うには、基板1の表面全体に絶縁膜2をデポジションにより形成して、形成された絶縁膜2の所望の部位をエッチングなどにより除去すればよい。絶縁膜2は、例えば、窒化シリコン、酸化シリコン、酸化アルミニウムからなる膜である。
(プロセス2)
プロセス2のフローが図2に示される。シリコンカーバイド基板1(図2(a))を熱処理して、基板表面全体にグラフェン3の膜を形成し(図2(b));所望の部位以外のグラフェン膜を、ドライエッチングにより除去して(アイソレーション);さらにエッチングされた部位には絶縁膜2を形成すればよい(図2(c))。絶縁膜2は、例えば、窒化シリコン、酸化シリコン、酸化アルミニウムからなる膜である。
プロセス2のフローが図2に示される。シリコンカーバイド基板1(図2(a))を熱処理して、基板表面全体にグラフェン3の膜を形成し(図2(b));所望の部位以外のグラフェン膜を、ドライエッチングにより除去して(アイソレーション);さらにエッチングされた部位には絶縁膜2を形成すればよい(図2(c))。絶縁膜2は、例えば、窒化シリコン、酸化シリコン、酸化アルミニウムからなる膜である。
所望の位置に形成されたグラフェン上には、オーミック電極4が形成されて非線形素子が形成される(図1(d)および図2(d))。オーミック電極4は、クロム、チタン、ニッケル、パラジウムなどの金属膜などの積層体であることが好ましく、それにより低抵抗化が実現される。形成されたオーミック電極は、ソース電極およびドレイン電極となる。
非線形素子は、さらにゲート電極6が形成されることが好ましい(図1(e)および図2(e))。ゲート電極6は、例えばグラフェン上にゲート酸化膜5を介して形成されればよい。ゲート電極6は、例えばチタン/金(Ti/Au)、またはクロム/金 (Cr/Au)の積層体である。これにより、ゲート変調されるトランジスタが得られる。
非線形素子(好ましくはトランジスタ)には、適宜保護膜が形成されていてもよい。各非線形素子を金属配線7により接続して集積回路とすればよい(図3(f))。図3(f)には、2つのインバータが順列接続された構造が示される。本発明の集積回路はチップ上に形成され、集積回路が形成されたチップ全体を、ボンディングパッドを除いて覆うことにより、デバイスとしての安定化を図ることができる。
本発明のグラフェン集積回路は、メモリ回路として用いられうる。すなわち、グラフェンを含むトランジスタは、炭素原子C12の同位元素であるC13を用いて、グラフェンからなるチャネル中の核スピンに、電子スピンの情報を転写することにより情報を保持することができる。
また本発明のグラフェン集積回路は、各非線形素子のグラフェンに、複数(通常2つ)の強磁性電極を配置されることで、ラテラル型のMR素子(巨大磁気抵抗素子)を構成することもできる。
6H-シリコンカーバイドの(0001)面(オフ角度:0°、ジャスト基板)に、グラフェンを形成し、三端子型の非線形素子(トランジスタ)を形成した。得られた非線形素子のソース−ドレイン電流と、ソース−ドレイン電圧との関係を図4に示した(ゲート電圧=0)。Y軸がドレイン電流の値を示し、X軸がソース-ドレイン電圧を示す。各曲線は、ゲート電圧を変化させた場合の電流−電圧曲線を示している。図4に示されるように、電圧と電流が比例していないことがわかる。
これらの非線形素子を配線で接続させれば、グラフェン集積回路が作製される。
これらの非線形素子を配線で接続させれば、グラフェン集積回路が作製される。
本発明のグラフェン集積回路によりデバイスの集積度のさらなる向上が達成され、また新たなメモリが提供される。
1:シリコンカーバイド基板
2:絶縁膜
3:グラフェン
3−1:グラフェンを形成するためのシリコン面の露出部
4:オーミック電極
5:ゲート酸化膜
6:ゲート電極
7:金属配線
2:絶縁膜
3:グラフェン
3−1:グラフェンを形成するためのシリコン面の露出部
4:オーミック電極
5:ゲート酸化膜
6:ゲート電極
7:金属配線
Claims (2)
- シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
絶縁膜で被覆されたシリコン面を有するシリコンカーバイド基板を準備するステップ、
複数の所望の部位の前記絶縁膜を除去して、シリコン面を露出させるステップ、
前記シリコンカーバイド基板を加熱することによって、前記露出部にグラフェンを形成するステップ、および
前記グラフェンにオーミック電極を形成するステップを含む製造方法。 - シリコンカーバイド基板のシリコン面に形成されたグラフェンを含む非線形素子を有するグラフェン集積回路の製造方法であって、
シリコン面を有するシリコンカーバイド基板を加熱することによって、当該シリコン面にグラフェンを形成するステップ、
前記グラフェンをドライエッチングによりアイソレーションするステップ、
前記アイソレーションにより形成された溝に絶縁膜を形成するステップ、および
前記グラフェンにオーミック電極を形成するステップを含む製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163856A JP5167479B2 (ja) | 2006-06-13 | 2006-06-13 | グラフェン集積回路の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006163856A JP5167479B2 (ja) | 2006-06-13 | 2006-06-13 | グラフェン集積回路の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007335532A JP2007335532A (ja) | 2007-12-27 |
JP5167479B2 true JP5167479B2 (ja) | 2013-03-21 |
Family
ID=38934733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006163856A Active JP5167479B2 (ja) | 2006-06-13 | 2006-06-13 | グラフェン集積回路の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5167479B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840338B2 (en) | 2017-06-01 | 2020-11-17 | Samsung Electronics Co., Ltd. | Semiconductor device including graphene and method of manufacturing the semiconductor device |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5135825B2 (ja) * | 2007-02-21 | 2013-02-06 | 富士通株式会社 | グラフェントランジスタ及びその製造方法 |
WO2008108383A1 (ja) * | 2007-03-02 | 2008-09-12 | Nec Corporation | グラフェンを用いる半導体装置及びその製造方法 |
JP5109648B2 (ja) * | 2007-12-27 | 2012-12-26 | 富士通株式会社 | 層状炭素構造体の製造方法および半導体装置の製造方法 |
JP5353009B2 (ja) * | 2008-01-08 | 2013-11-27 | 富士通株式会社 | 半導体装置の製造方法および半導体装置 |
JP5303957B2 (ja) * | 2008-02-20 | 2013-10-02 | 株式会社デンソー | グラフェン基板及びその製造方法 |
JP5388136B2 (ja) * | 2008-03-10 | 2014-01-15 | 国立大学法人東北大学 | グラフェンまたはグラファイト薄膜、その製造方法、薄膜構造および電子デバイス |
KR101490111B1 (ko) | 2008-05-29 | 2015-02-06 | 삼성전자주식회사 | 에피택셜 그래핀을 포함하는 적층구조물, 상기적층구조물의 형성방법 및 상기 적층구조물을 포함하는전자 소자 |
US8227794B2 (en) | 2008-07-25 | 2012-07-24 | Taiichi Otsuji | Complementary logic gate device |
KR101480082B1 (ko) | 2008-10-09 | 2015-01-08 | 삼성전자주식회사 | 그라핀을 이용한 양자 간섭 트랜지스터와 그 제조 및 동작 방법 |
JP5453045B2 (ja) * | 2008-11-26 | 2014-03-26 | 株式会社日立製作所 | グラフェン層が成長された基板およびそれを用いた電子・光集積回路装置 |
US8193455B2 (en) | 2008-12-30 | 2012-06-05 | Hitachi Global Storage Technologies Netherlands B.V. | Graphene electronics fabrication |
US8000065B2 (en) | 2009-01-28 | 2011-08-16 | Tdk Corporation | Magnetoresistive element and thin-film magnetic head |
US8865268B2 (en) * | 2009-04-28 | 2014-10-21 | Nokia Corporation | Method and apparatus |
US20110037464A1 (en) * | 2009-08-11 | 2011-02-17 | Bruce Alvin Gurney | Tunable graphene magnetic field sensor |
KR101694877B1 (ko) | 2009-10-16 | 2017-01-11 | 삼성전자주식회사 | 그라핀 소자 및 그 제조 방법 |
US8492747B2 (en) | 2009-10-26 | 2013-07-23 | Samsung Electronics Co., Ltd. | Transistor and flat panel display including thin film transistor |
KR101600053B1 (ko) * | 2009-12-02 | 2016-03-07 | 삼성전자주식회사 | 트랜지스터 및 이를 구비한 평판표시장치 |
US8796668B2 (en) | 2009-11-09 | 2014-08-05 | International Business Machines Corporation | Metal-free integrated circuits comprising graphene and carbon nanotubes |
JP4527194B1 (ja) | 2009-12-11 | 2010-08-18 | エンパイア テクノロジー ディベロップメント エルエルシー | グラフェン構造体、グラフェン構造体の製造方法、及び電子デバイス |
US8450779B2 (en) | 2010-03-08 | 2013-05-28 | International Business Machines Corporation | Graphene based three-dimensional integrated circuit device |
US8445320B2 (en) | 2010-05-20 | 2013-05-21 | International Business Machines Corporation | Graphene channel-based devices and methods for fabrication thereof |
JP5545735B2 (ja) * | 2010-07-20 | 2014-07-09 | 日本電信電話株式会社 | 磁気電気効果素子 |
JP5671896B2 (ja) * | 2010-09-10 | 2015-02-18 | 富士通株式会社 | 半導体装置及びその製造方法 |
CN102064189A (zh) * | 2010-12-06 | 2011-05-18 | 苏州纳维科技有限公司 | 金属-半导体电极结构及其制备方法 |
KR101245353B1 (ko) * | 2011-06-08 | 2013-03-19 | 금오공과대학교 산학협력단 | 그래핀 트랜지스터 및 그 제조 방법 |
KR101813181B1 (ko) | 2011-08-26 | 2017-12-29 | 삼성전자주식회사 | 튜너블 배리어를 포함하는 그래핀 전계효과 트랜지스터를 구비한 인버터 논리소자 |
KR102115631B1 (ko) | 2012-10-15 | 2020-05-26 | 신에쓰 가가꾸 고교 가부시끼가이샤 | 나노카본막의 제작 방법 및 나노카본막 |
CN111403265A (zh) | 2014-12-22 | 2020-07-10 | 信越化学工业株式会社 | 复合基板、纳米碳膜的制作方法和纳米碳膜 |
JP6478862B2 (ja) * | 2015-07-29 | 2019-03-06 | 株式会社東芝 | 半導体装置 |
JP6884532B2 (ja) * | 2016-09-02 | 2021-06-09 | 住友電気工業株式会社 | SiC構造体の製造方法 |
JP6774452B2 (ja) * | 2018-03-22 | 2020-10-21 | 株式会社東芝 | グラフェン含有構造体、半導体装置、およびグラフェン含有構造体の製造方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003231097A (ja) * | 2002-02-08 | 2003-08-19 | Mitsubishi Gas Chem Co Inc | 炭素からなる骨格を持つ薄膜状粒子を基板に載せた構造物およびその作製方法 |
JP2005347378A (ja) * | 2004-06-01 | 2005-12-15 | Canon Inc | ナノカーボン材料のパターン形成方法、並びに、半導体デバイス及びその製造方法 |
-
2006
- 2006-06-13 JP JP2006163856A patent/JP5167479B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10840338B2 (en) | 2017-06-01 | 2020-11-17 | Samsung Electronics Co., Ltd. | Semiconductor device including graphene and method of manufacturing the semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP2007335532A (ja) | 2007-12-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5167479B2 (ja) | グラフェン集積回路の製造方法 | |
JP5109648B2 (ja) | 層状炭素構造体の製造方法および半導体装置の製造方法 | |
Chai et al. | Low-resistance electrical contact to carbon nanotubes with graphitic interfacial layer | |
JP5245385B2 (ja) | グラフェンシートの製造方法、半導体装置の製造方法および半導体装置 | |
JP4858791B2 (ja) | 半導体装置およびその製造方法 | |
US10090386B2 (en) | Graphene-metal bonding structure, method of manufacturing the same, and semiconductor device having the graphene-metal bonding structure | |
EP2540662B1 (en) | Graphene structure and method of manufacturing the graphene structure, and graphene device and method of manufacturing the graphene device | |
KR102037469B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
US10008605B2 (en) | Connecting structure and method for manufacturing the same, and semiconductor device | |
CN103915496B (zh) | 石墨烯电子器件及其制造方法 | |
JP5629570B2 (ja) | グラフェン膜と金属電極とが電気的接合した回路装置 | |
JP2008117923A (ja) | SiC半導体用オーミック電極、SiC半導体用オーミック電極の製造方法、半導体装置および半導体装置の製造方法 | |
JP2011071281A (ja) | 半導体装置とその製造方法 | |
JP2012160485A (ja) | 半導体装置とその製造方法 | |
JP2015005655A (ja) | 電子装置及びその製造方法 | |
TW200915482A (en) | CMOS compatible method of forming source/drain contacts for self-aligned nanotube devices | |
JP6125420B2 (ja) | 半導体装置 | |
KR102386840B1 (ko) | 금속과 그래핀층 사이에 절연층을 층간 삽입하는 방법 및 상기 방법을 이용한 반도체 소자 제조 방법 | |
CN102376624A (zh) | 一种石墨烯器件及其制造方法 | |
JP5144569B2 (ja) | スピントランジスタ及び論理回路装置 | |
WO2014038243A1 (ja) | グラフェン-cnt構造及びその製造方法 | |
JP3759145B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP5469068B2 (ja) | バイポーラ型炭化珪素半導体装置およびその製造方法 | |
JP2014138178A (ja) | 電子デバイス及びその製造方法、並びに基板構造及びその製造方法 | |
JP6244770B2 (ja) | カーボン導電構造及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090611 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120720 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121127 |