以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施の形態)
図1は、本発明の第1の実施形態に係るスピントランジスタの構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図1(a)、(b)に表したように、本発明の第1の実施形態に係るスピントランジスタ110は、基板5と、基板5の主面5aの上に設けられ、六員環ネットワーク構造を有する炭素材料からなるチャネル層7と、チャネル層7の上に設けられ、強磁性体を含む第1の層11を有する第1電極10と、チャネル層7の上において、第1電極10と離間して設けられ、強磁性体を含む第2の層21を有する第2電極20と、チャネル層7の上において、第1電極10と第2電極20との間に設けられたゲート電極8と、を備える。
なお、ゲート電極8、並びに、第1及び第2電極10及び20の周りにはそれらを覆うように絶縁膜を設けても良いが、同図では省略されている。
基板5には、各種の絶縁材料や半導体材料を用いることができる。例えば、シリコンやゲルマニウム等からなり、スピントランジスタ110に接続された周辺回路が設けられた基板の上に、各種の層間絶縁膜を設けたものを用いても良く、また、導電材料の上に絶縁層を設けたものを用いても良い。
ゲート電極8には、各種の金属やポリシリコン等の半導体など、任意の導電材料を用いることができる。ゲート電極8とチャネル層7との間には、図示しないゲート絶縁膜を設けることができる。ただし、ゲート絶縁膜は必要に応じて設ければ良く省略することができる。ゲート絶縁膜として、AlOxなどのHigh−K絶縁膜を用いると、より良好なC−V特性(静電容量−電圧特性)が得られる。
一方、チャネル層7は、六員環ネットワーク構造を有する炭素材料からなり、例えばグラファイトやカーボンナノチューブなどを用いることができる。また、カーボンナノホーンを用いても良い。カーボンナノウオール(Wall)を用いても良い。本願明細書においては、グラファイトは、グラフェン、カーボンナノホーン及びカーボンナノウオールを含む。
すなわち、スピントランジスタ110は、グラファイトやカーボンナノチューブなどの六員環ネットワーク構造の炭素材料をチャネルとしたトランジスタであり、第1電極10及び第2電極20の一方がソース電極であり、他方がドレイン電極として機能する。
なお、本願明細書の以下の記述において、第1電極10と第2電極20とは、互いに入れ替えることができる。
そして、第1電極10及び第2電極20は、それぞれ強磁性体層を有しており、これにより、スピン伝導電流を用いた伝導を利用して動作する。
すなわち、第1電極10及び第2電極20のいずれか一方の強磁性体層の磁化の方向が固定され、他方の磁化の方向が変化される。そして、この磁化の方向の変化に基づいて、スピントランジスタの出力特性が制御される。
以下では、一例として、第1電極10における強磁性体層(第1の層)の磁化の方向が固定され、第2電極20における強磁性体層(第2の層)の磁化の方向が可変である場合として説明する。なお、既に説明したように、この関係を逆にしても良い。
すなわち、第1電極10における強磁性体層は固着層(ピン層)であり、第2電極20における強磁性体層は自由層(フリー層)である。
例えば、第1電極10は、強磁性体層の上に反強磁性体層が設けられ、その強磁性体層の磁化の方向が固着される。一方、第2電極20は、強磁性体層の上に非磁性層が設けられ、その強磁性体層の磁化の向きは可変である。ただし、第1電極10及び第2電極20の構成は後述するように、各種の変形が可能である。
第1電極10及び第2電極20における強磁性体層の磁化の方向は、例えば、主面5aに対して垂直とすることができ、また、平行とすることができ、任意である。
本具体例では、チャネル層7にはカーボンナノチューブが用いられる。この場合には、カーボンナノチューブの軸の延在方向は、第1電極10から第2電極20に向かう方向に対して実質的に平行に配列されていることが望ましい。ここで、カーボンナノチューブの軸は、カーボンナノチューブのそれぞれの厳密な軸ではなく、カーボンナノチューブの全体としての平均的な軸である。
一方、チャネル層7に、面内で実質的に等方性のグラファイト(グラフェンを含む)を用いるときは、例えばグラファイトの面が基板5の主面5aと平行に設けられ、グラファイトの面の主面5aにおける方位は任意である。
ここで、説明の便宜上、主面5aに垂直な方向をz軸とし、z軸に垂直で、第1電極10から第2電極20に向かう方向をx軸とし、z軸とx軸とに垂直な方向をy軸とする。
なお、スピントランジスタ110においては、チャネル長方向がx軸方向であり、チャネル幅方向がy軸方向である。そして、カーボンナノチューブ延在方向はチャネル方向であるx軸に対して平行である。
そして、図1(a)に表したように、スピントランジスタ110においては、第1電極10とチャネル層7との間に第1挿入層30が設けられ、第2電極20とチャネル層7との間に第2挿入層40が設けられている。
第1挿入層30及び第2挿入層40は、Pを含むGe、Bを含むGe、Pd、Co、及びRhよりなる群から選択された少なくともいずれかを含む。
または、第1挿入層30及び第2挿入層40は、Li、Na、Caよりなる群から選択されたいずれか1つ、またはLi、Na、Caよりなる群から選択されたいずれかを含む化合物を含む。
本実施形態に係るスピントランジスタ110においては、上記の第1及び第2挿入層30及び40を用いることで、強磁性体からなるソース・ドレイン(第1及び第2電極10及び20)と有機チャネル(チャネル層7)との間の抵抗を下げることができる。
以下、本発明の基となる実験結果について説明する。
図2は、本発明の第1の実施形態に係るスピントランジスタの特性に関する実験試料の作製工程を例示する工程順模式的断面図である。
すなわち、同図(a)は最初の工程であり、同図(b)〜(e)はそれぞれ前の工程に続く図である。
図2(a)に表したように、Siからなる基板305のBOX(Buried Oxide)306上のシリコンからなる半導体層307の上に、下地電極308として、Ti/Al(Cuを5原子パーセントで含む)/Ti積層膜を形成し、所定の形状に加工した。その後、その上に、SiO2からなる絶縁層309を形成し、平坦化処理を行った後にRIE(Reactive Ion Etching)により下地電極308に達するビアホールを形成した。そして、ビアホールの内部及び絶縁層309の上に、TiN膜310と下部挿入層311を形成した。
そして、図2(b)に表したように、傾斜イオンミリングによって、絶縁層309の上面、及び、ビアホールの上部の側面の下部挿入層311を除去した。
さらに、図2(c)に表したように、その後、パルス励起型プラズマによってカーボンナノチューブ層312を成長させた。この時、下部挿入層311に用いる材料を適切に選択することで、カーボンナノチューブ層312は、下部挿入層311の上に選択的に成長する。そして、カーボンナノチューブの延在方向は下地電極308の主面に対して実質的に垂直な方向となる。
その後、図2(d)に表したように、平坦化した後、実験に供する各種の上部挿入層313を形成し、その上に上部電極314を形成した。
そして、図2(e)に表したように、上部電極314及び上部挿入層313を所定の形状に加工して各種の試料が完成する。
発明者は、下部挿入層311及び上部挿入層313に各種の材料を用いて、下地電極308と上部電極314との間の抵抗を測定し、下部挿入層311及び上部挿入層313に、CoまたはCaC2を用いた場合に抵抗が低くなることを見出した。
さらに、下部挿入層311及び上部挿入層313に、Coを用いた場合には、チャネル層7がホール伝導型(以下、「p型」という。)の特性を示し、CaC2を用いた場合には、チャネル層7が電子伝導型(以下、「n型」という。)の特性を示すことも見出した。
発明者は、以上の知見に基づいて、さらに、実験を行った。すなわち、第1の実験では、下部挿入層311にCoを用い、上部挿入層313に各種の材料を用いて図2に例示した構成の試料を作製し、下地電極308と上部電極314との間の抵抗を測定した。この時は、チャネル層7はp型である。一方、第2の実験では、下部挿入層311にCaC2を用い、上部挿入層313に各種の材料を用いて図2に例示した構成の試料を作製し、下地電極308と上部電極314との間の抵抗を測定した。この時は、チャネル層7はn型である。
そして、第1の実験では、上部挿入層313の材料として、Pd、Rh、Co、CoFe、Fe、Ni、Cu、Al、PドープGe、BドープGe及びPドープSiの11種類を用い、それぞれ、試料S1〜試料S11とした。
一方、第2の実験では、上部挿入層313の材料として、Ca、CaC2、CaN2、CaS、LiOCH3(Li−O−CH系)、NaOCH3(Na−O−CH系)、Fe、Ni、Cu、Al、及びPドープSiの11種類を用い、それぞれ試料T1〜試料T11とした。
PドープGe、BドープGe及びPドープSiのドープ量は、1×1020/cm3である。上部挿入層313の厚さは5nmとした。
そして、下地電極308と上部電極314との間の抵抗を測定することで、有機チャネルとなるカーボンナノチューブ層312の接合抵抗RAを評価した。なお、接合抵抗RAには、有機チャネル(カーボンナノチューブ層312)の抵抗も含まれるが、接合抵抗の相対的な比較は可能である。
表1は、第1の実験における試料S1〜試料S11の接合抵抗RAの測定結果を表し、表2は、第2の実験における試料T1〜試料T11の接合抵抗RAの測定結果を表す。
表1に示したように、上部挿入層313として、Pd、Rh、Co、CoFe、PドープGe及びBドープGeを用いた試料S1〜S4、S9及びS10の接合抵抗RAは、Fe、Ni、Cu、Al及びPドープSiを用いた試料S5〜S8及びS11に比べて著しく小さい。なお、この時、下地挿入層311には、Coが用いられており、カーボンナノチューブ層312(チャネル層)はp型である。
表2に示したように、上部挿入層313として、Ca、CaC2、CaN2、CaS、Li−O−CH系、及びNa−O−CH系を用いた試料T1〜T6の接合抵抗RAは、Fe、Ni、Cu、Al及びPドープSiを用いた試料T7〜T11に比べて著しく小さい。なお、この時、下地挿入層311には、CaC2が用いられているので、カーボンナノチューブ層312(チャネル層)n型である。
なお、上部挿入層313を設けない場合には、接合抵抗RAは、5000Ωμm2以上である。
一方、粘着性のテープで剥離したグラファイト薄膜(グラフェン薄膜)上の両端に、表1及び表2に例示した各種の材料の薄膜を形成した。すなわち、グラファイト薄膜の両端に、Pd、Rh、Co、CoFe、Fe、Ni、Cu、Al、PドープGe、BドープGe及びPドープSiの11種類の層を積層した。また、グラファイト薄膜の両端に、Ca、CaC2、CaN2、CaS、LiOCH3(Li−O−CH系)、NaOCH3(Na−O−CH系)、Fe、Ni、Cu、Al、及びPドープSiの11種類の層を積層した。すなわち、この実験では、グラファイト薄膜の両端に、表1と表2に例示した同じ種類の材料が積層される。そして、このような試料の接合抵抗RAを調べたところ、表1及び表2と同様の結果を示すことが明らかになった。
このように、有機チャネルとなるカーボンナノチューブやグラファイトの層に、Pd、Rh、Co、CoFe、PドープGe及びBドープGeのいずれかの層を積層することで接合抵抗を低下できる。なお、この時、有機チャネルはp型となる。
また、カーボンナノチューブやグラファイトの層に、Li、Na、Ca、またはこれらのいずれかを含む化合物の層を積層することで接合抵抗を低下できる。なお、この時、有機チャネルはn型となる。
本発明は、上記の実験結果を基にしてなされたものであり、スピントランジスタ110において、第1電極10及び第2電極20と、チャネル層7と、の間に、Pを含むGe、Bを含むGe、Pd、Co、及びRhの少なくともいずれかを含む第1挿入層30及び第2挿入層40をそれぞれ設ける、または、第1電極10及び第2電極20と、チャネル層7と、の間に、Li、Na、Caよりなる群から選択されたいずれか1つ、またはこれらのいずれかを含む化合物を含む第1挿入層30及び第2挿入層40をそれぞれ設けることで、強磁性体からなるソース・ドレインと有機チャネルとの間の界面抵抗が低く、良好なトランジスタ動作を実現するスピントランジスタを提供することができる。
そして、第1挿入層30及び第2挿入層40に用いる材料を変えることによって、チャネル層7の導電型が制御できることも新たに見出した。すなわち、例えば、Pを含むGe、Bを含むGe、Pd、Co、及びRhのいずれかを用いることで、p型のMOSFETが得られ、Li、Na、Ca、または、それらのいずれかを含む化合物を用いることでn型のMOSFETが得られる。
換言すれば、チャネル層7がp型のときは、第1挿入層30及び第2挿入層40は、Pを含むGe、Bを含むGe、Pd、Co、及びRhよりなる群から選択された少なくともいずれかを含むことが好ましい。一方、チャネル層7がn型のときは、第1挿入層30及び第2挿入層40は、Li、Na、Caよりなる群から選択されたいずれか1つ、または、Li、Na、Caよりなる群から選択されたいずれかを含む化合物を含むことが好ましい。
なお、第1挿入層30及び第2挿入層40は、Pを含むGe、Bを含むGe、Pd、Co、及びRhの少なくともいずれかを含む、または、Li、Na、Caよりなる群から選択されたいずれか1つ、またはこれらのいずれかを含む化合物を含めば良く、互いに材料組成や膜構成が異なっていても良い。ただし、本具体例のように、実質的に同じ平面内に第1挿入層30及び第2挿入層40が設けられる場合には、互いの材料組成や膜構成が同じであると製造が容易となり、望ましい。
以下では、強誘電体層の磁化の方向と、それに適した第1及び第2挿入層30及び40の材料について説明する。
表1に例示した挿入層として好ましいPd、Rh、Co、CoFe、PドープGe及びBドープGeに関して、これらの材料からなる層の上に垂直磁化膜(磁化容易軸が膜面に対して垂直である膜)を成長させ、磁気異方性を調べた。この時、垂直磁化膜用の強磁性層材料としては、Fe−Pd合金、Fe−Pt合金、Fe−Pd−Pt合金、Co/Ni積層膜、Fe/Pd積層膜及びFe/Pt積層膜を用いた。
その結果、Pd、Co及びRhの層の上で磁化容易軸は膜面に垂直であることが明らかになった。この時、Pd、Co及びRhのいずれか2つ以上の合金でも磁化容易軸は膜面に垂直であることが明らかになった。さらに、これらの元素の合金でも良いことが明らかになった。上記以外の元素を挿入層として用いた場合は、上記の垂直磁化膜を堆積してもスピン容易軸に面内磁化成分が入ってしまい磁化が傾いてしまうことが明らかになった。
従って、第1電極10及び第2電極20における強磁性体層(第1及び第2の層)の磁化容易軸が、主面5aに対して垂直である場合は、第1及び第2挿入層30及び40は、Pd、Co及びRhよりなる群から選択されたいずれか1つ、または、いずれか2つ以上を含む合金からなることが望ましい。
さらに、表1に例示した挿入層として好ましいPd、Rh、Co、CoFe、PドープGe及びBドープGeに関して、これらの材料からなる層の上に面内磁化膜(磁化容易軸が膜面に平行である膜)を成長させ、磁気異方性を調べた。この時、磁化容易軸用の強磁性層材料としては、Fe−Co合金、Fe−Ni合金、Fe−Co−Ni合金、Co2FeAl0.5Su0.5合金、Co2MnSi及びCoFeBを用いた。
その結果、Co、CoFe、PドープGe及びBドープGeの層の上においては、上記の面内磁化膜(Fe−Co合金、Fe−Ni合金、Fe−Co−Ni合金、Co2FeAl0.5Su0.5合金、Co2MnSi及びCoFeB)の膜厚が2nm未満の場合においても磁化容易軸は膜面に平行でないことが分かった。
また、上記の面内磁化膜の膜厚が5nm以上の場合においては、Pd、Rh、Co、CoFe、PドープGe及びBドープGeの全ての材料を用いた場合において、磁気異方性の観点から好ましい特性を示すことが明らかになった。
従って、第1電極10及び第2電極20における強磁性体層(第1及び第2の層)の磁化容易軸が、主面5aに対して水平である場合は、面内磁化膜の膜厚は5nm以上であることが望ましい。
表2に例示した挿入層として好ましいLi、Na、Ca、及び、これらを含む合金に関して、これらの材料からなる層の上に垂直磁化膜を成長させ、磁気異方性を調べた。この時、垂直磁化膜用の強磁性層材料としては、FePd合金、Fe−Pt合金、Fe−Pd−Pt合金、Co/Ni積層膜、Fe/Pd積層膜及びFe/Pt積層膜を用いた。
その結果、垂直磁化膜の膜厚が5nmよりも薄い場合は、上記の垂直磁化膜を堆積してもスピン容易軸に面内磁化成分が入ってしまい磁化が傾いてしまうことが明らかになった。
従って、第1電極10及び第2電極20における強磁性体層(第1及び第2の層)の磁化容易軸が主面5aに対して垂直である場合は、垂直磁化膜の膜厚が5nm以上であることが望ましい。
さらに、表2に例示した挿入層として好ましいLi、Na、Ca、及び、これらを含む合金に関して、これらの材料からなる層の上に面内磁化膜を成長させ、磁気異方性を調べた。この時、面内磁化膜用の強磁性層材料としては、Fe−Co合金、Fe−Ni合金、Fe−Co−Ni合金、Co2FeAl0.5Su0.5合金、Co2MnSi及びCoFeBを用いた。
その結果、この場合は、膜厚に特に制限はなく膜厚が薄い場合も面内磁化膜になっており、磁化容易軸は膜面に平行であることが分かった。ただし、超常磁性にならない程度の膜厚は必要であり、面内磁化膜の膜厚は2nm以上であることが望ましい。
なお、第1及び第2挿入層30及び40は、それぞれ第1及び第2電極10及び20とチャネル層7との間の他、チャネル層7の第1及び第2電極10及び20とは反対の側にも設けられても良い。以下、この構造に関して説明する。
図3は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
図3に表したように、本実施形態に係る別のスピントランジスタ111においては、第1及び第2挿入層30及び40は、チャネル層7の上側(第1及び第2電極10及び20の側)及び下側(第1及び第2電極10及び20とは反対の側、すなわち、基板5の側)にも設けられている。これにより、接合抵抗をより低下させることができる。以下、この構造に関する実験結果を説明する。
表1及び表2に示した材料のそれぞれの層からなるメタル電極パッドを等間隔でパターニングした基板と、SiO2からなる絶縁膜パッドを設けた基板の両方を用意し、それらの基板の上に、アークメルト法と粘着テープによる転写法とにより、カーボンナノチューブ及びグラフェンの層をそれぞれ形成した。そして、顕微鏡にてメタル電極パッド及び絶縁膜パッドをまたいでカーボンナノチューブまたはグラフェンが堆積されているものを見つけた後に、その上にさらに、表1に示した材料を堆積した。
なお、グラフェンの層の形成には、紫外光照射CVD(Chemical Vapor Deposition)法によって、紫外光を照射した領域にグラフェンを選択成長させる方法を採用しても良い。また、カーボンナノチューブもCVD法で選択成長させることが生産上は好ましい。
これにより、チャネル層7に相当するカーボンナノチューブまたはグラフェンが、表1及び表2に示した材料で挟まれた構造(図3に例示した構造)、及び、表1、及び表2に示した材料と絶縁層(SiO2)とで挟まれた構造が作製される。メタル電極パッド及び絶縁膜パッドの両方とも、パッド間の間隔は1μmとした。このとき、パッド間の抵抗には、カーボンナノチューブまたはグラフェンの抵抗が加算されてしまうが、抵抗の差は界面抵抗の差によって決まるため、これにより、材料の差及び構造の差による界面抵抗の差が比較できる。
表3及び表4において、片側構造とは、カーボンナノチューブまたはグラフェンの一方の面が、各種の材料からなる層に接している構造(図1に例示した構造)であり、両側構造とは、カーボンナノチューブまたはグラフェンの両方の面(上面及び下面)が、各種の材料からなる層に接している構造(図3に例示した構造)に対応する。
表3及び表4に表したように、Pd、Rh、Co、CoFe、PドープGe及びBドープGeを用いた試料S1a〜S4a、S9a及びS10a、並びに、Ca、CaC2、CaN2、CaS、Li−O−CH系、及びNa−O−CH系を用いた試料T1a〜試料T6aの抵抗Rは、カーボンナノチューブ及びグラフェンのいずれの場合も、Fe、Ni、Cu、Al及びPドープSiを用いた試料S5a〜S8a及びS11a、並びに、Fe、Ni、Cu、Al及びPドープSiを用いた試料T7a〜T11aに比べて著しく小さい。
そして、両側構造の場合、片側構造よりもさらに抵抗が低下する。すなわち、カーボンナノチューブまたはグラフェンチャネルをPd、Rh、Co、CoFe、PドープGe及びBドープGe、または、Ca、CaC2、CaN2、CaS、Li−O−CH系、及びNa−O−CH系によって、サンドイッチした構造(図3に例示した構造)において、界面抵抗が著しく低下し、スピントランジスタの構造としてより好ましいことが明らかになった。
第1及び第2挿入層30及び40は、チャネル層7におけるスピン伝導のスピン状態に対して悪影響を実質的に与えない。このために、第1及び第2挿入層30及び40に用いる材料によっては、その層厚が適切に制御される。
例えば、第1及び第2挿入層30及び40としてPd及びRhのいずれかを用いる場合には、第1及び第2挿入層30及び40の層厚は、10nm以下にすることが望ましい。すなわち、10nmよりも厚いとスピン状態に影響を与え、特性が劣化する。
また、第1及び第2挿入層30及び40としてPドープGe及びBドープGeのいずれかを用いる場合は、または、Li、Na、Ca及びこれらのいずれかを含む化合物を用いる場合には、第1及び第2挿入層30及び40の層厚は、50nm以下にすることが望ましい。すなわち、50nmよりも厚いとスピン状態に影響を与え、特性が劣化する。
また、第1及び第2挿入層30及び40としてCo及びCoを含む合金を用いる場合には、第1及び第2挿入層30及び40の層厚は、比較的厚くても良く、例えば100nm以上の厚さでも良い。
以下、本実施形態に係るスピントランジスタの具体的な構造の例について説明する。
図4は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
図4に表したように、本実施形態に係る別のスピントランジスタ112においては、ゲート電極8とチャネル層7との間にゲート絶縁膜8iが設けられている。
ゲート絶縁膜8iには、シリコン酸化膜(SiO2)を用いることができる。またシリコン窒化膜(Si3N4)、シリコン酸窒化膜(SiOxNy)を用いることができる。さらに、上記の酸化膜や窒化膜よりも、ゲート絶縁膜8iとして、Al2O3、Ta2O5、TiO2、Ya2O3、希土類酸化物などの高誘電体材料を用いた場合には、特性が向上する。また、Ge酸化物またはGe窒化膜を用いることもできる。このGe酸化膜は、例えばプラズマ酸化により堆積できる。また、Ge窒化膜は、例えばプラズマ窒化またはCVDによる堆積法によって得られ、また、Ge表面をアンモニアガスや窒素ガスを用いて直接窒化する方法によっても得られる。
さらに、ゲート絶縁膜8iには、Hfシリケート、Zrシリケート及びLaシリケートなどのように、酸化シリコン中にHf、Zr及びLaなどの金属が固溶した高誘電体材料を用いても良い。
またゲート電極8としては、p型またはn型の不純物がドーピングされたポリSiまたはポリSiGe等を用いることができるが、ゲート絶縁膜8iとして上記のような高誘電体材料を用いる場合には、ゲート電極8には、TiN、TaN、TaC、希土類金属、及び、希土類遷移金属合金などのような金属系材料を用いても良い。
なお、ゲート絶縁膜8iは、例えば、ゲート電極8とチャネル層7とでショットキー障壁構造が形成される場合は、省略することができる。ショットキー障壁構造が形成されるゲート電極8の材料としては、Al、Cu等の他、ポリシリコンが挙げられる。なお、ここで、上記のショットキー障壁構造は、金属と半導体との間に形成されるショットキー障壁の他、金属と半導体との間に形成されるショットキー障壁におけるバンド構造に類似のバンド構造を有する障壁を含む。
このように、チャネル層7の上にゲート電極8を直接設ける場合には、ショットキー障壁を作製するために、第1及び第2挿入層30及び40に用いられるPを含むGe、Bを含むGe、Pd、Co及びRh、並びに、Li、Na、Ca及びこれらを含む合金の少なくともいずれかとは異なる材料をゲート電極8に用いることが望ましい。
なお、図4に例示したスピントランジスタ112において、チャネル層7の両面(本具体例では上面及び下面)を第1及び第2挿入層30及び40となる層で挟む構造(図3に例示した構造)を適用しても良い。
図5は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
図5(a)に表したように、本実施形態に係る別のスピントランジスタ113aにおいては、第1電極10は、第1の層11と、第1の層11の上に設けられ、反強磁性材料からなる反強磁性体層15と、を有している。一方、第2電極20は、第2の層21と、第2の層21の上に設けられ、導電性の非磁性材料からなる非磁性層26と、を有している。
この構成においては、第1の層11の磁化の方向が固着され、第2の層21の磁化の向きは可変である。なお、第1電極10及び第2電極20は相互に入れ替えることができ、第1の層11の上に非磁性層を設け、第2の層21の上に反強磁性体層を設けても良い。
図5(b)に表したスピントランジスタ113bのように、スピントランジスタ113aの構造において、さらに、ゲート絶縁膜8iを設けても良い。
なお、上記のスピントランジスタ113a及び113bにおいて、図3に例示した構造(チャネル層7を挿入層で挟む構造)を適用しても良い。
図6は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
図6(a)に表したように、本実施形態に係る別のスピントランジスタ114aにおいては、第2の層21は、第1強磁性体膜21aと、第2強磁性体膜21cと、第1及び第2強磁性体膜21a及び21cの間に設けられたトンネル障壁膜21bと、を有する。すなわち、第2の層21は、強磁性MTJ(Magnetic Tunneling Junction)構造を有する。
そして、本具体例では、第1強磁性体膜21aがフリー層であり、第2強磁性体膜21cがピン層である。なお、第1電極10の第1の層11はピン層である。
トンネル障壁膜21bには、MgO、SiOx、SiNx、AlOx、GeOx、GeNx、GaOx、希土類酸化物及び希土類窒化物のいずれかからなる単層、または、その積層体を用いることができる。
このようなMTJ構造を適用することで、電流の向きが、第1電極10から第2電極20への方向、または、第2電極20から第1電極10への方向、のいずれかによって、フリー層である第1強磁性体膜21aの磁化の向きを反転することが可能となる。すなわち、スピン注入磁化反転が起きる。
なお、本具体例では、第2電極20においては、上記のMTJ構造を有する第2の層21の上に反磁性体層25が設けられているが、第2の層21の上に非磁性体層を設けても良い。
なお、既に説明したように、図6(a)に例示した第1電極10の構造と第2電極20の構造を互いに入れ替えても良い。
また、図6(b)に表したスピントランジスタ114bのように、スピントランジスタ114aの構造において、さらに、ゲート絶縁膜8iを設けても良い。
なお、上記のスピントランジスタ114a及び114bにおいて、図3に例示した構造(チャネル層7を挿入層で挟む構造)を適用しても良い。
図7は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。なお、同図(b)では、チャネル層7は省略されている。
図7(a)に表したように、本実施形態に係る別のスピントランジスタ115aにおいては、第1の層11は、第1強磁性体膜11aと、第2強磁性体膜11cと、第1及び第2強磁性体膜11a及び11cの間に設けられたトンネル障壁膜11bと、を有する。すなわち、第1の層11は、強磁性MTJ構造を有する。一方、第2電極20は、スピントランジスタ114aと同様の構造である。
このように、第1及び第2の層11及び21の両方にMTJ構造を適用した場合には、第1及び第2の層11及び21、すなわち、第1及び第2電極10及び20とで、面積や平面形状を変えることが有効である。
すなわち、図7(b)に表したように、本具体例においては、第1電極10の面積(すなわち、z軸方向からみたときの面積)は、第2電極20の面積よりも大きい。すなわち、第1の層11の膜面の面積は、第2の層21の膜面の面積よりも大きい。
この場合、第1電極10における第1強磁性体膜11aは、第2電極20における第1強磁性体膜21aに比べ、相対的に磁化反転し難い層となる。
すなわち、第1電極10における第1強磁性体膜11aは磁化が反転し難いフリー層であり、第2強磁性体膜11cはピン層である。一方、第2電極20における第1強磁性体膜21aは磁化が反転し易いフリー層であり、第2強磁性体膜21cはピン層である。
電流の方向を、第1電極10から第2電極20への方向と、第2電極20から第1電極10への方向と、に変えたときに、膜面の面積が小さい方のフリー層(本具体例では第1強磁性体膜21a)の磁化が反転する。そして、膜面の面積の大きい方のフリー層(本具体例では第1強磁性体膜11a)の磁化は反転し難く、ピン層として働く。
すなわち、第1電極10の第1の層11(第1強磁性体膜11a)と第2電極20の第1の層21(第1強磁性体膜21a)との膜面の面積を変えることで、スピンの反転のマージンが拡大でき、片方のスピン方向のみを書き換える動作が安定化する。面積の比は、例えば1.07倍以上が好ましく、より好ましくは1.1倍以上が好ましい。
なお、第1の層11(第1強磁性体膜11a)の面積と第2の層21(第1強磁性体膜21a)との面積を変える場合には、図7(b)に例示したようにチャネル方向に対して垂直な方向(すなわちy軸方向)の長さを変えることが望ましい。すなわち、第1強磁性体膜11aと第1強磁性体膜21aとにおいて、スピン反転の基となる電流の経路の幅方向の長さを変えることで、両者におけるスピン反転のし易さが制御し易くなる。
なお、スピントランジスタ115aにおいて、さらに、ゲート絶縁膜8iを設けても良い。また、スピントランジスタ115a及びそれにゲート絶縁膜8iをさらに設けた構造において、図3に例示した構造(チャネル層7を挿入層で挟む構造)を適用しても良い。
図8は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的平面図である。
図8に表したように、本実施形態に係る別のスピントランジスタ115bにおいては、第1電極10と第2電極20とでその平面形状が変えられている。これ以外の構造は、スピントランジスタ115aと同様である。すなわち、第1及び第2の層11及び12がMTJ構造を有しており、第1及び第2の層11及び12とで膜面の平面形状が変えられている。
本具体例では、第2の層21の平面形状は実質的に長方形であり、第1の層11の平面形状は1つの辺がx軸に対して非平行な四角形である。すなわち第2の層21の平面形状はx軸に関して線対称であるのに対して、第1の層11の平面形状はx軸に関して非対称である。この場合、第1及び第2の層11及び21の面積が同じであった場合においても、非対称である第1の層11の第1強磁性体膜11aにおいては、第2の層21の第1強磁性体膜21aと比較して、相対的にスピンが反転し難くなる。これにより、両者のスピン反転のマージンが拡大できる。
図9は、本発明の第1の実施形態に係る別のスピントランジスタにおける強磁性体層の形状を例示する模式的平面図である。
すなわち、同図(a)、(b)は、第1及び第2の層11及び21に適用される2種類の平面形状を例示している。
図9(a)に表したように、平面形状が線対称な形状の場合、スピンは反転し易い。一方、図9(b)に例示したように、平面形状が線非対称な形状の場合、スピンは反転し難い。このように、第1及び第2の層11及び21とで、平面形状を例えば線対称と線非対称とに変えることで、スピン注入書き込み時のマージンが広がる。
なお、線非対称な平面形状において、1つの辺の長さd1が他の辺の長さd2の1.1倍以上であることが望ましい。
なお、第1及び第2の層11及び21とで膜面の面積を変えることによってスピン反転のし易さを制御する方法と、第1及び第2の層11及び21とで平面形状を変えることでスピン反転のし易さを制御する方法と、同時に実施しても良い。これにより、さらにマージンが拡大する。
なお、基板5の上の同じ平面内に第1及び第2電極10及び20が配置される場合には、第1及び第2電極10及び20に用いられる膜構成及び材料を同じに設定すると製造が簡単になり有利である。この場合において、第1及び第2電極10及び20、すなわち、第1及び第2の層11及び21とで膜面の面積及び平面形状の少なくともいずれかを変える方法は、マスクの形状を変えるだけで簡単に実現できる。従って、第1及び第2電極10及び20の膜構成及び材料を同じ場合は、膜面の面積及び平面形状の少なくともいずれかを変える方法を採用することが望ましい。
図10は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
すなわち、同図(a)は、垂直磁化膜を用いた場合であり、同図(b)は、面内磁化膜を用いた場合を例示している。
図10(a)に表したように、本実施形態に係るスピントランジスタ116aにおいては、第1及び第2の層11及び12に垂直磁化膜が用いられている。既に説明したように、この場合には、第1及び第2挿入層30及び40が、Pd、Co及びRhよりなる群から選択されたいずれか1つ、またはいずれか2つ以上を含む合金からなる、または、垂直磁化膜の膜厚を5nmよりも厚くすることが望ましい。
そして、垂直磁化膜である第1及び第2の層11及び12には、Fe−Pd合金膜、Fe−Pt合金膜、Fe−Pd−Pt合金膜、Co/Ni積層膜、Fe/Pd積層膜及びFe/Pt積層膜の少なくともいずれかの膜を用いることができる。さらに、これらのいずれか膜に、MR比の大きい材料をさらに積層したものを用いることができる。
図10(b)に表したように、本実施形態に係るスピントランジスタ116bにおいては、第1及び第2の層11及び12に面内磁化膜が用いられている。既に説明したように、チャネル層7には、第1及び第2挿入層30及び40には、Pを含むGe、Bを含むGe、Co、及びCoを含む合金、よりなる群から選択されいずれかを用いることができる。なお、この場合には、チャネル層7はp型となる。また、第1及び第2挿入層30及び40には、Li、Na、Caよりなる群から選択されたいずれか1つ、またはそれらのいずれかを含む化合物を用いることができる。なお、この場合には、チャネル層7はn型となる。
なお、図10(b)に表したように、面内磁化膜を用いる際には、磁化Mの方向は、y軸、すなわち、主面5aに平行な平面内においてチャネル方向に対して垂直な方向とすることが望ましい。
なお、スピントランジスタ116a及び116bにおいて、さらに、ゲート絶縁膜8iを設けても良い。また、スピントランジスタ116a及び116b、並びにそれらにゲート絶縁膜8iをさらに設けた構造において、図3に例示した構造(チャネル層7を挿入層で挟む構造)を適用しても良い。
図11は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
すなわち、同図(a)は、垂直磁化膜を用いた場合を例示し、同図(b)は、面内磁化膜を用いた場合を例示している。
そして本具体例では、第1及び第2電極10及び20(すなわち、第1の層11及び第2の層21)の一方にMTJ構造が採用されている。
すなわち、図11(a)に表したように、垂直磁化膜を用いたスピントランジスタ117aにおいては、第2電極20の第2の層21がMTJ構造を有している。この場合、第2の層21の第1強磁性体膜21aがフリー層となり、第2強磁性体膜21cがピン層となる。一方、第1電極10の第1の層11はピン層である。
一方、図11(b)に表したように、面内磁化膜を用いたスピントランジスタ117bにおいても、第2電極20の第2の層21がMTJ構造を有している。この場合も、第2の層21の第1強磁性体膜21aがフリー層となり、第2強磁性体膜21cがピン層となる。一方、第1電極10の第1の層11はピン層である。
図12は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
すなわち、同図(a)は、垂直磁化膜を用いた場合を例示し、同図(b)は、面内磁化膜を用いた場合を例示している。
そして本具体例では両方の電極にMTJ構造が採用され、電極の面積が変えられている。
すなわち、図12(a)に表したように、垂直磁化膜を用いたスピントランジスタ118aにおいては、第1及び第2電極10及び20の第1及び第2の層11及び21がMTJ構造を有している。そして、本具体例では、第1の層11の膜面の面積は、第2の層21よりも大きい。すなわち、第2の層21の第1強磁性体膜21aがフリー層となり、第2強磁性体膜21cがピン層となる。一方、第1の層11の第1強磁性体膜11a及び第2強磁性体膜11cは固着される。
また、図12(b)に表したように、面内磁化膜を用いたスピントランジスタ118bにおいても、第1及び第2電極10及び20の第1及び第2の層11及び21がMTJ構造を有している。そして、本具体例では、第1の層11の膜面の面積は、第2の層21よりも大きい。すなわち、この場合も、第2の層21の第1強磁性体膜21aがフリー層として機能する。
上記の垂直磁化膜を用いたスピントランジスタ117a及び118aにおいては、第1及び第2挿入層30及び40には、Pd、Co及びRhよりなる群から選択されたいずれか1つ、またはいずれか2つ以上を含む合金を用いることが望ましい。
また、面内磁化膜を用いたスピントランジスタ117b及び118bにおいて、第1及び第2挿入層30及び40には、Pを含むGe、Bを含むGe、Co、及びCoを含む合金よりなる群から選択されたいずれかを用いることができる。なお、この場合には、チャネル層7はp型となる。また、第1及び第2挿入層30及び40には、Li、Na、Caよりなる群から選択されたいずれか1つ、またはこれらのいずれかを含む化合物を用いることができる。なお、この場合には、チャネル層7はn型となる。
なお、上記のスピントランジスタ117a、117b、118a及び118bにおいて、さらに、ゲート絶縁膜8iを設けても良い。また、スピントランジスタ117a、117b、118a及び118b、並びにそれらにゲート絶縁膜8iをさらに設けた構造において、図3に例示した構造(チャネル層7を挿入層で挟む構造)を適用しても良い。
図13は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
すなわち、同図(a)〜(c)は、既に説明したスピントランジスタ116b、117b及び118bのそれぞれの変形例を例示している。
図13(a)に表したように、スピントランジスタ121aにおいては、スピントランジスタ116bにおいて、第1電極10と第1挿入層30との間にトンネル障壁層17が設けられ、第2電極20と第2挿入層40との間にトンネル障壁層27が設けられている。
同様に、図13(b)及び(c)に表したように、スピントランジスタ121b及121cにおいては、スピントランジスタ117b及び118bのそれぞれにおいて、第1電極10と第1挿入層30との間にトンネル障壁層17が設けられ、第2電極20と第2挿入層40との間にトンネル障壁層27が設けられている。
トンネル障壁層17及び27には、MgO、SiOx、SiNx、AlOx、GeOx、GeNx、GaOx、希土類酸化物及び希土類窒化物のいずれかからなる単層、または、その積層体を含むことができる。
このように、トンネル障壁層17及び27を用いることによって、チャネル層7を介したスピン依存伝導が大きくなり、より好ましい。
なお、トンネル障壁層17及び27は、それぞれ第1及び第2電極10及び20とは別体として説明したが、トンネル障壁層17及び27は、それぞれ第1及び第2電極10及び20に含まれるものとしても良い。
なお、本具体例では、第1電極10と第2電極20の両方においてそれぞれトンネル障壁層17及び27が設けられているが、トンネル障壁層は、第1電極10と第1挿入層30との間、及び、第2電極20と第2挿入層40との間、の少なくともいずれかに設けることができる。
また、同様に、垂直磁化膜を用いたスピントランジスタ116a、117a及び118aのそれぞれにおいて、トンネル障壁層を1電極10と第1挿入層30との間、及び、第2電極20と第2挿入層40のとの間、の少なくともいずれかに設けることができる。
なお、上記のトンネル障壁層をさらに付与した各種のスピントランジスタにおいて、さらに、ゲート絶縁膜8iを設けても良く、また、図3に例示した構造(チャネル層7を挿入層で挟む構造)を適用しても良い。
さらに、第1及び第2の層11及び21の少なくともいずれかは、シンセティック構造を有することができる。
図14は、本発明の第1の実施形態に係るスピントランジスタに適用できるシンセティック構造の構成を例示する模式的断面図である。
すなわち、同図(a)は垂直磁化膜におけるシンセティック構造を例示し、同図(b)は面内磁化膜におけるシンセティック構造を例示している。
図14(a)に表したように、磁化が膜面に対して垂直なフリー層331の上に、シンセティック構造のピン層334が積層されている。ピン層334においては、膜面に対して垂直で互いに反平行の磁化を有する第1磁性膜332と第2磁性膜333とが非磁性層を間に介して積層されている。このようなシンセティック構造を採用することにより、第1磁性膜332からの漏洩磁界H1と、第2磁性膜333からの漏洩磁界H2との向きが逆方向となり、互いに打ち消す方向となる。これにより、ピン層334からの漏洩磁界はキャンセルされ、ピン層334の熱安定性とフリー層331のシフト調整ができる。
同様に、図14(b)に表したように、磁化が膜面に対して平行なフリー層341の上に、シンセティック構造のピン層344が積層されている。ピン層344も、膜面に対して垂直で互いに反平行の磁化を有する第1磁性膜342と第2磁性膜343との非磁性層を間に介した積層構造を有する。これにより、ピン層344からの漏洩磁界はキャンセルされ、ピン層344の熱安定性とフリー層341のシフト調整ができる。
図14(a)及び(b)に例示したシンセティック構造を、第1及び第2の層11及び21の少なくともいずれかに適用することができる。
そして、ピン層としてこのようなシンセティック構造の層を用いた場合に、ピン層のさらに上に非磁性層を設けることで、磁界のシフト調整を行うことが可能となる。
図15は、本発明の第1の実施形態に係る別のスピントランジスタの構成を例示する模式的断面図である。
図15に表したように、本実施形態に係る別のスピントランジスタ122においては、第1の層11は、第3強磁性体膜12aと、第4強磁性体膜12cと、第3及び第4強磁性体膜12a及び12cの間に設けられた非磁性金属膜12bと、を有している。同様に、第2の層21は、第3強磁性体膜22aと、第4強磁性体膜22cと、第3及び第4強磁性体膜22a及び22cの間に設けられた非磁性金属膜22bと、を有している。
非磁性金属膜12b及び22bには、Ru、Rh及びIrのいずれかからなる単層、または、その積層体を含む膜を用いることができる。
このような構造を採用することでピン層のスピンがより安定化し、より好ましい。
なお、上記の非磁性金属膜12b及び22bを有する構造は、第1及び第2の層11及び21のいずれか一方に設けても良い。すなわち、第1及び第2の層11及び12の少なくともいずれかは、第3強磁性体膜と、第4強磁性体膜と、前記第3及び前記第4強磁性体膜の間に設けられ、Ru、Rh及びIrのいずれかからなる単層、または、その積層体を含む非磁性金属膜を有することができる。
さらに、上記の構造の第1の層11の上に反強磁性体層15を設けることができ、これにより、スピンがより安定化する。同様に、上記の構造の第2の層21の上に反強磁性体層25を設けることができ、これにより、スピンがより安定化する。また、反強磁性体層15及び25の両方を設けることもできる。
この時、反強磁性体層15及び25には、Pt−Mn合金、Ir−Mn合金、Fe−Mn合金、Pt−Cr−Mn合金及びNi−Mn合金の少なくともいずれかを含むことができる。これらの材料を用いることにより、スピンがより安定する。
なお、第1及び第2の層11及び12にフルホイスラー合金磁性薄膜を用いる場合には、Co2FeAlxSi1−xやCo2MnSixA1−xなどのCo系フルホイスラー合金を用いると強磁性転移温度が高くなるので好ましい。
また、フリー層(磁気記録層)の構造として、強磁性体膜/非磁性金属膜(例えばRu、Rh、Irまたはこれらの合金)/強磁性体膜の積層構造を用いた場合、フリー層の熱安定性、及び、書き込みを行った場合の容易軸の書き込み時の安定性が増し、スケーリングを行い微細化した場合でもより小さなスピントランジスタの作製が可能となる。
(第1の実施例)
図16は、本発明の第1の実施例に係るスピントランジスタの構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図16(a)に表したように、本実施形態の第1の実施例に係るスピントランジスタ131は、図13(c)に例示したスピントランジスタ121cにおいてゲート絶縁膜8iが設けられた構成を有している。すなわち、スピントランジスタ131は、第1及び第2の層11及び21の両方がMTJ構造を有しており、さらに、第1電極10と第1挿入層30との間、及び、第2電極20と第2挿入層40との間に、それぞれトンネル障壁層17及び27が設けられている。
そして、図16(b)に表したように、第1の層11(第1電極10)及び第2の層21(第2電極20)とで、膜面の面積が変えられている。すなわち、第1の層11のx軸方向及びy軸方向の長さL1及びW1は供に0.8μmである。一方、第2の層21のx軸方向の長さL2は0.8μmであり、y軸方向の長さW2は0.3μmである。なお、ゲート電極8のx軸方向の長さL3は1.0μmであり、y軸方向の長さW3は0.8μmである。すなわち、スピントランジスタ131のゲート長は1.0μmである。また、それぞれの電極の平面形状は、角が丸い形状である。
スピントランジスタ131は以下のようにして作製される。
図17は、本発明の第1の実施例に係るスピントランジスタの製造方法の一工程を例示する模式的断面図である。
まず、基板5の主面の上に、例えばパルス励起型プラズマによってカーボンナノチューブからなるチャネル層7を形成する。そして、その上にゲート絶縁膜8iとゲート電極8を0.8μm×1.0μmの大きさで形成する。そして、その上にSiO2からなる絶縁膜9を形成し、その絶縁膜9に第1電極10用の0.8μm×0.8μmの大きさのビア9a、及び、第2電極20用の0.8μm×0.3μmの大きさのビア9bを形成する。なお、これらビア9a及び9bの平面形状は、図16(b)に例示したように、角が丸い形状である。
そして、これらのビア9a及び9bの内部、並びに、絶縁膜9の上に、指向性の良いスパッタ法により、Pd層/MgO膜(厚さ0.8nm)/CoFeB膜(厚さ3.5nm)/MgO膜(厚さ1.0nm)/CoFeB膜(厚さ5nm)/IrMn膜(厚さ10nm)/Ru膜(厚さ5nm)/Ta膜(厚さ50nm)の積層膜をこの順で堆積する。なお、上記のPd層が、第1及び第2挿入層30及び40となる。
この後、CMP(Chemical Mechanical Polishing)により、絶縁膜9の上面に堆積された積層膜を除去して平坦化する。そして、さらに、SiO2絶縁膜を形成し、ビアを形成した後に、第1及び第2電極10及び20、並びにゲート電極8と接続される配線を形成し、図16(a)及び(b)に例示したスピントランジスタ131が作製される。
スピントランジスタ131のゲート電極8に電圧を印加し、オン状態としてトランジスタ特性を調べた。ゲート電圧を0〜2Vの範囲で変化させたところ、ソース−ドレイン間電流(第1電極10と第2電極20との間の電流)は、4.1桁変化し、良好なトランジスタ特性を示すことが明らかになった。そして、スピントランジスタ131は増幅機能を有す。
なお、上記のスピントランジスタ131において、第1及び第2挿入層30及び40として、Pdの他に、Co、Rh、Pを含むGe、及び、Bを含むGe、を用いても良好なトランジスタ特性を示すことが明らかになった。
(第2の実施の形態)
図18は、本発明の第2の実施形態に係るスピントランジスタの構成を例示する模式図である。
すなわち、同図(b)は平面図であり、同図(a)は同図(b)のA−A’線断面図である。
図18(a)、(b)に表したように、本発明の第2の実施形態に係るスピントランジスタ210は、基板5と、基板5の主面5aの上に設けられ、強磁性体を含む第1の層を有する第1電極10と、第1電極10の上に設けられ、強磁性体を含む第2の層を有する第2電極20と、第1電極10と第2電極20との間に設けられ、六員環ネットワーク構造を有する炭素材料からなるチャネル層7と、チャネル層7の側面に対向して設けられたゲート電極8と、を備える。本具体体例では、ゲート電極8は、チャネル層7の周囲に設けられ、チャネル層7の周りを取り囲むような環状の形状を有している。
すなわち、スピントランジスタ210は、チャネル長方向が基板の主面に対して垂直である縦型のスピントランジスタである。
そして、スピントランジスタ210においても、チャネル層7と第1電極10との間に第1挿入層30設けられ、チャネル層7と第2電極20との間に第2挿入層40が設けられる。
第1及び第2挿入層30及び40は、Pを含むGe、Bを含むGe、Pd、Co及びRhよりなる群から選択された少なくともいずれかを含む。この場合には、チャネル層7はp型となる。
一方、第1及び第2挿入層30及び40は、Li、Na、Caよりなる群から選択されたいずれか1つ、またはいずれかを含む化合物を含む。この場合には、チャネル層7はn型となる。
これにより、第1の実施形態で説明したのと同様に、強磁性体からなるソース・ドレインと有機チャネルとの間の界面抵抗が低く、良好なトランジスタ動作を実現するスピントランジスタを提供することができる。
このような縦型の構造において、第1の実施形態で説明した構成及び材料が適用できる。例えば、チャネル層7とゲート電極8との間には、ゲート絶縁膜を設けることができる。また、ショットキー障壁を形成できる場合には、ゲート絶縁膜は省略できる。
また、第1及び第2電極10及び20のそれぞれは、第1及び第2の層11及び21を有し、第1及び第2の層11及び21の少なくともいずれかは、MTJ構造を有することができる。
そして、第1及び第2の層11及び21とで、膜面の面積及び平面形状の少なくともいずれかを変えることができる。
また、第1及び第2の層11及び21には、垂直磁化膜を用いても良く、面内磁化膜を用いても良い。そして、垂直磁化膜を用いた場合には、第1及び第2挿入層30及び40は、Pd、Co及びRhよりなる群から選択されたいずれか1つ、またはいずれか2つ以上を含む合金からなることが望ましい。また、面内磁化膜を用いる場合には、第1及び第2挿入層30及び40は、Pを含むGe、Bを含むGe、Co、及びCoを含む合金よりなる群から選択されたいずれかからなることが望ましい。
また、第1及び第2の層11及び21は、シンセティック構造を有することができ、また、第3強磁性体膜/非磁性金属膜/第4強磁性体膜の積層構造を適用することができる。なお、この非磁性金属膜には、Ru、Rh及びIrのいずれかからなる単層、または、その積層体を含む膜が用いられる。
なお、縦型のスピントランジスタ210においては、第1電極10と第2電極20とが、異なる層として設けられるため、第1の層11及び第2の層21とで、膜構成や用いられる材料を変えることが容易であり、これによって、第1の層11及び第2の層21におけるスピンの反転のし易さを制御し易くできる。
また、縦型のスピントランジスタ210においては、チャネル層7において、例えば、パルス励起型リモートプラズマCVD装置を用いることによりカーボンナノチューブの延在方向を主面5aに垂直方向に配列させることが容易であり、また、グラフェンなどの有機物チャネル層を均一に成長させることが容易となるので好ましい。
また、スピントランジスタ210において、基板5は、SOI(Silicon on Insulator)及びGOI(Ge on Insulator)の少なくともいずれかを有することができる。すなわち、特に、縦型の構造を用いた場合、基板5にSOIやGOIを有する基板を用いることで、基板リークが抑制され、より好ましい。
(第2の実施例)
図19は、本発明の第2の実施例に係るスピントランジスタの構成を例示する模式的断面図である。
図19に表したように、本発明の第2の実施形態の第2の実施例に係るスピントランジスタ221は、縦型のスピントランジスタである。
すなわち、(001)Siからなる基板5の主面5aにおいて、埋め込み酸化膜(BOX膜)6aが設けられ、その上に、GOI(Ge on Insulator)層からなる半導体層6b及び層間絶縁膜6cが設けられている。半導体層6bによって、スピントランジスタ221の周辺回路が形成され、スピントランジスタ221を制御し、駆動することができる。
そして、本具体例では、半導体層6bの上に、磁性体FePd層からなる下地電極10u及び、その上に設けられたホイスラー合金Co2FeAl0.5Si0.5膜からなる第1の層11が設けられている。第1電極10は、下地電極10u及び第1の層11を含み、本具体例では、第1の層11はフリー層として機能する。
そして、第1の層11の上に、Pを有するGeを含む第1挿入層30が設けられている。なお、本具体例では、Pを有するGeを含む層の上に、極薄のCo層(例えば厚さ0.5nm)が設けられており、第1挿入層30は、このPを有するGeを含む層と、極薄のCo層と、を含む。
そして、その上にカーボンナノチューブからなるチャネル層7が設けられている。なお、チャネル層7にはグラファイトを用いても良い。
チャネル層7の上には、Pを有するGeを含む第2挿入層40が設けられている。
第2挿入層40の上には、ホイスラー合金Co2FeAl0.5Si0.5/FePd/CoFeB/MgO/CoFeB/FePtよりなるMTJ構造を有する第2電極20が設けられている。なお、上記のMgO膜が、トンネル障壁膜21bとなる。
そして、チャネル層7の側面に対向してゲート電極8が設けられている。ゲート電極8は、主面5aに対して垂直なz方向からみたとき、チャネル層7を囲むように、例えば環状の形状を有している。なお、本具体例では、ゲート絶縁膜8iが設けられているが、例えばゲート電極8とチャネル層7との間でショットキー障壁構造が形成されればゲート絶縁膜8iは省略することができる。
そして、下地電極10uに第1端子10tが設けられ、第2電極10に第2端子20tが設けられ、ゲート電極8にはゲート端子8tが設けられている。
スピントランジスタ221においては、ソース・ドレインのいずれかとなる第2の層21にMTJ構造が適用されているため、スピン注入磁化反転書き込みが可能な構造となっている。なお、第1の層11にMTJ構造を適用しても良い。さらに、前述したように、本縦型構造は、パルス励起型リモートプラズマCVD装置を用いることによりカーボンナノチューブ、グラフェンなどの有機物チャネル層を製造レベルで均一に成長可能なことからより好ましい構造となる。
スピントランジスタ221は、例えば以下のようにして製造される。
まず、例えば厚さ20nmのSOI膜を有する基板5の主面5aの上に、例えば、UHV−CVD法によって、厚さ150のSi0.9Ge0.1膜、及び、厚さ5nmのSiキャップ膜を形成する。なお、上記の膜の形成には、上記の他、MBE法やLP−CVD法を用いても良い。なお、上記の各膜厚は成長温度における臨界膜厚を下回っているため、転位は生じない。
次に、この基板5を酸化炉に入れ、例えば窒素で50%に希釈した酸素ガスを用いて、例えば1000℃の温度で処理し、SiGe層の厚さが25nmになるまで酸化する。この酸化により、埋め込み酸化膜(下層)と熱酸化膜(上層)に挟まれた結晶層でGe原子は十分に拡散するが酸化膜を透過できないため、熱酸化の進行にともない、結晶層の厚さが薄くなるとともにGe濃度は70%まで濃縮される。
ここで、酸化温度はGe濃度が濃縮されたSiGeの融点を超えないように設定される。本具体例のように、Ge濃度70%のSiGe層を得るためには、最終的な酸化温度は例えば1025℃以下に設定される。酸化時間を短縮するためには、SiGe層中のGe濃度に応じた融点を超えない範囲で、始めは温度を高く設定し、徐々に、あるいは段階的に温度を下げていくのが有効である。
次に、表面洗浄の後、スパッタ法にて、磁性体FePd(厚さ20nm)を形成し、その上に、ホイスラー合金Co2FeAl0.5Si0.5(厚さ4nm)積層膜/PをドープしたGe/Co(厚さ0.5nm)/カーボンナノチューブ(20nm)/PをドープしたGe/ホイスラー合金Co2FeAl0.5Si0.5(厚さ3nm)/FePd(厚さ10nm)/CoFeB(厚2.5nm)/MgO(1.0nm)/CoFeB(厚さ2.5nm)/FePt(厚さ20nm)/Ru(厚さ0.9nm)/FePt(厚さ30nm)/Ta(厚さ100nm)の積層膜を形成する。なお、上記の積層膜の形成方法には、図2に例示した方法を採用できる。すなわち、例えばSiO2絶縁膜9にビアを設けその内部に積層膜を形成する。
そして、チャネル層7の側面以外の部分の絶縁膜9を削る。チャネル層7の側面の部分の絶縁膜9がゲート絶縁膜8iとなる。
そして、ゲート電極8となる、厚さ20〜25nmの多結晶Si層を全面に堆積した後、P(リン)を5×1015cm−2のドーズ量でイオン注入し、多結晶Si層を高濃度のn型層にする。ここで多結晶Si層を堆積する際にドーパントを同時に添加し、CVDにより低抵抗のゲート電極8を作製する方法を採用しても良い。さらには、ゲート電極8には金属系の材料を用いることもできる。このゲート電極8は、縦型トランジスタ部のゲート部分を取り囲む形状となる。
その後、平坦化処理した後、ソース・ドレイン電極となる第1及び第2電極10及び20、並びにゲート電極8を露出させ、第1及び第2端子10t及び20t、並びにゲート端子8tを形成して、図19に例示したスピントランジスタ221が作製される。
その後、ゲートをオン状態としてトランジスタ特性を調べた。ゲート電圧を0〜2Vの範囲で変化させたところ、ソース−ドレイン間電流値(第1及び第2電極10及び20の間の電流値)が4.5桁変化し、トランジスタ特性を示すことが明らかになった。そして、スピントランジスタ221は増幅機能を有す。
なお、第1及び第2挿入層30及び40としては、PをドープしたGeの他、BをドープしたGe、並びに、Pd、Co及びRhの少なくともいずれかを用いても良好なトランジスタ特性を示すことが明らかになった。この時、このトランジスタはp型のトランジスタである。また、第1及び第2挿入層30及び40として、Li、Na、Caよりなる群から選択されたいずれか1つ、または、これらのいずれかを含む化合物を含む場合に、良好なトランジスタ特性を示すことが明らかになった。この時、このトランジスタはn型のトランジスタである。
このように、第1及び第2挿入層30及び40に用いる材料を変えることによって、p型とn型とを作り分けられることが明らかとなった。
このように、スピントランジスタ221によれば、強磁性体からなるソース・ドレインと有機チャネルとの間の界面抵抗が低く、良好なトランジスタ動作を実現するスピントランジスタを提供することができる。
図20は、本発明の第2の実施例に係る別のスピントランジスタの構成を例示する模式的断面図である。
図20に表したように、本発明の第2の実施形態の第2の実施例に係る別のスピントランジスタ222は、図19に例示したスピントランジスタ221において、第1電極10と第1挿入層30との間、及び、第2電極20と第2挿入層40との間に、それぞれトンネル障壁層17及び27が設けられている。
このように、トンネル障壁層17及び27を用いることによって、チャネル層7を介したスピン依存伝導が大きくなり、より好ましい。
このようなトンネル障壁層を用いる構成は、上記の実施形態及び実施例のいずれに対しても適用でき、同様の効果を発揮することができる。
なお、チャネル層7の導電型は、チャネル層7の成膜条件及び成膜後の処理によっても変えることができる。例えば、チャネル層7となる膜を成膜した後に、その膜を窒素及び酸素の少なくともいずれかを含む高圧ガスで処理することにより、成膜されたp型の膜をn型に変化させることもできる。
この時、成膜後のp型のチャネル層7に対しては、第1及び第2挿入層30及び40として、PをドープしたGe、BをドープしたGe、Pd、Co及びRhの少なくともいずれかを用いることが望ましい。そして、成膜後に高圧ガスの処理を行ったn型のチャネル層7に対しては、第1及び第2挿入層30及び40として、Li、Na、Caよりなる群から選択されたいずれか1つ、または、これらのいずれかを含む化合物を用いることが望ましい。これにより、界面抵抗が低く、良好なトランジスタ動作が実現できる。
(第3の実施の形態)
本発明の第3の実施の形態は、第1及び第2の実施形態に係るスピントランジスタを用いたリコンフィギャラブルな機能を有する論理回路装置に係る。
図21は、本発明の第3の実施形態に係る論理回路装置の構成を例示する模式図である。
図22は、本発明の第3の実施形態に係る論理回路装置における動作を例示する模式図である。
図23は、本発明の第3の実施形態に係る論理回路装置における演算動作を例示する模式図である。
すなわち、同図(a)はAND演算動作を例示しており、同図(b)はOR演算動作を例示している。
図21に表したように、本実施形態に係る論理回路装置510は、第1及び第2の実施形態に係るいずれかのスピントランジスタと、制御素子550と、を備える。本具体例では、スピントランジスタとして、既に説明したスピントランジスタ110が用いられる場合として説明する。
制御素子550は、スピントランジスタ110の第1電極10及び第2電極20の少なくともいずれかに接続される。制御素子550となるトランジスタ(MOSFET)にも本発明の実施形態に係るトランジスタのいずれかを用いることができるし、また、任意の構成のトランジスタを用いても良い。本具体例は、制御素子550にも本発明の実施形態に係るいずれかのスピントランジスタが用いられる例である。
そして、スピントランジスタ110のゲート電極8には第2電気信号PI2(入力B)が入力される。一方、制御素子550には、第1電気信号PI1(入力A)が入力される。本具体例では、制御素子550のゲート電極558に第1電気信号PI1(入力A)が入力される。
そして、論理回路装置510は、第1及び第2電気信号PI1及びPI2の演算結果を例えば出力部POに出力Voutとして出力する。
本具体例では、論理回路装置510は、スピントランジスタ110と制御素子550とに接続されたインバータ560を備えている。ただし、インバータ560は省略しても良い。
本具体例では、スピントランジスタ110及び制御素子550は、供に、浮遊ゲート型のトランジスタ構造を有している。そして、スピントランジスタ110の浮遊ゲート8fと、制御素子550のトランジスタの浮遊ゲート558fと、は電気的に接続されている。すなわち、例えば、浮遊ゲート8fと同層の導電膜により、浮遊ゲート558fが形成される。
このような構成の論理回路装置510により、例えば、AND演算とOR演算とがリコンフィギャラブルに実現できる。
以下では、制御素子550となるトランジスタがp型のMOSFETであり、スピントランジスタ110がn型のMOSFETである場合として説明する。そして、これらのトランジスタの浮遊ゲート8f及び558fが共通に接続され、制御素子550の第1電極551(例えばソース)が電源Vinpに接続され、スピントランジスタ110の第1電極10(例えばソース)が接地される。そして、制御素子550の第2電極552(例えばドレイン)とスピントランジスタ110の第2電極20(例えばドレイン)が接続される。この共通に接続されたノードからの出力V1がインバータ560に入力され、このインバータ560の出力が論理回路装置510の出力Voutとされる。
これにより、以下のように、AND回路及びOR回路が形成される。
すなわち、図22に表したように、浮遊ゲート8f及び558fの浮遊ゲート電位Vfgが、入力Aと入力Bの和の1/2の場合には、スピントランジスタ110における強磁性体層のスピンモーメントが平行(P)または反平行(AP)の時の出力電圧が、“1”または“0”と変化する。また、制御素子550がスピントランジスタで構成される場合には、強磁性体層のスピンモーメントは平行(P)となっている。
スピントランジスタ110の強磁性体層のスピンモーメントをAP(反平行)状態とした場合及びP(平行)とした場合における、入力A、Bの値に対応する、浮遊ゲート電位Vfg、出力V1、及び、論理回路の出力Voutの値が、図23(a)及び(b)に例示されている。
図23(a)及び(b)に表したように、スピントランジスタ110の強磁性体層のスピンモーメントが反平行の時にAND回路、平行の時にOR回路が実現される。
これにより、強磁性体層のスピンモーメントを変えてプログラムし直すことにより、論理回路装置を作り直すことなく別の機能を有する論理回路装置として構成することができ、すなわちリコンフィギャラブルな論理回路装置が実現できる。
上記では、AND回路及びOR回路について説明したが、AND回路及びOR回路が作製できれば、例えば、NOR回路、排他的OR回路などの全ての論理回路を作製できる。
なお、制御素子550として、強磁性体層を用いないMOSFETを用いた場合も、スピントランジスタ110の強磁性体層のスピンモーメントを平行または反平行と制御することによって、同様の結果を得ることができる。
また、上記においては、制御素子550はMOSFETである場合について説明したが、制御素子550は、上記と同様の機能を有していれば他の構成の素子であっても良く、また、複数の素子から構成された電子回路としても良い。
なお、論理回路装置510において、ゲート電圧制御回路、センス電流を制御するセンス電流制御素子回路、書き込み電流制御回路、ドライバー及びシンカー等を備えることができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、スピントランジスタを構成する電極、チャネル層、絶縁層、強磁性体層、強磁性体膜、反強磁性体層、非磁性体層、トンネル障壁層などの各要素、並びに、制御素子及び論理回路装置を構成する各要素の構成、形状、サイズ、材質、配置関係などに関して、また製造方法に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述したスピントランジスタ及び論理回路装置を基にして、当業者が適宜設計変更して実施し得る全てのスピントランジスタ及び論理回路装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。