JP5072392B2 - 縦型スピントランジスタ及びその製造方法 - Google Patents

縦型スピントランジスタ及びその製造方法 Download PDF

Info

Publication number
JP5072392B2
JP5072392B2 JP2007058782A JP2007058782A JP5072392B2 JP 5072392 B2 JP5072392 B2 JP 5072392B2 JP 2007058782 A JP2007058782 A JP 2007058782A JP 2007058782 A JP2007058782 A JP 2007058782A JP 5072392 B2 JP5072392 B2 JP 5072392B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor layer
magnetic
source
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007058782A
Other languages
English (en)
Other versions
JP2008226901A (ja
Inventor
山 直 治 杉
藤 好 昭 斉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007058782A priority Critical patent/JP5072392B2/ja
Priority to US11/855,322 priority patent/US7629658B2/en
Publication of JP2008226901A publication Critical patent/JP2008226901A/ja
Application granted granted Critical
Publication of JP5072392B2 publication Critical patent/JP5072392B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、縦型スピントランジスタ及びその製造方法に関する。
従来、ＭＯＳＦＥＴの高速化及び高性能化は主に、素子寸法を縮小する事で実現されてきた。しかし近年、リソグラフィ技術の限界から、新たなチャネル材料やチャネル構造に関する提案が盛んに行われている。代表例として、チャネル部のＳｉ結晶にひずみを印加するひずみ印加技術が挙げられる。他には、ｐ型ＭＯＳＦＥＴのチャネル部に、ＳｉＧｅ結晶やＧｅ結晶を用いる手法も報告されている。ひずみの印加は、これらＳｉＧｅ結晶やＧｅ結晶に対しても有効である事が解っている。
また、これらのひずみ半導体層を半導体基板と埋め込み絶縁膜と半導体層とを含む基板上に形成することで、素子容量を低減する手法も提案されている。この手法によれば、ひずみＳｉ層は、ＳｉＧｅ基板上にＳｉ層を堆積することで形成される代わりに、ＳＧＯＩ（Silicon Germanium on Insulator）基板のＳｉＧｅ層上にＳｉ層を堆積することで形成される。この場合、ｎ型ＭＯＳＦＥＴを形成するのに、Ｇｅ組成率２０％程度の格子緩和したＳｉＧｅ層を持つＳＧＯＩ基板を用いることで、駆動能力の高い素子を実現できることが報告されている。一方、ｐ型ＭＯＳＦＥＴを形成する際には、ひずみＳｉＧｅ層やひずみＧｅ層をＧＯＩ（Germanium on Insulator）基板上に形成するのが有効である。
ＳＧＯＩ構造やＧＯＩ構造は、酸化濃縮法によって形成可能である。酸化濃縮法では、ＳＯＩ（Silicon on Insulator）基板のＳｉ層上にＳｉＧｅ結晶層をエピタキシャル成長で成膜し、ＳＯＩ基板を高温で熱酸化する事で、Ｓｉ原子が選択的にＯ原子と結合する特性を利用している。これにより、Ｓｉ層とＳｉＧｅ層とが混合されながら、Ｓｉ原子が酸化される。その結果、ＳｉＧｅ層が薄膜化されてＳｉＧｅ層内のＧｅ原子が濃縮され、Ｇｅ濃度の高いＳＧＯＩ構造が形成される。具体的には例えば、ＳＯＩ基板上の厚さ５０ｎｍのＳｉ層上に、Ｇｅ組成率１０％で厚さ２００ｎｍのＳｉＧｅ層をエピタキシャル成長で成膜し、ＳＯＩ基板を摂氏１２００度で熱酸化する事で、Ｇｅ組成率２０％で厚さ１００ｎｍのＳｉＧｅ層（ＳＧＯＩ層）が得られる。更に熱酸化を継続すると、厚さ２０ｎｍのＧｅ層（ＧＯＩ層）が得られる。この場合、Ｇｅ組成率の上昇に伴いＳｉＧｅ層の融点が下がるため、酸化温度を当該融点以下になるよう下げて行く必要がある。
ここで、ひずみ半導体層について再考する。ひずみＳｉをチャネルに用いたｎ型ＭＯＳＦＥＴでは、数十％から２倍程度の駆動力向上が期待できる。一方、ＧｅやひずみＧｅをチャネル用いたｐ型ＭＯＳＦＥＴについては、数倍以上の移動度向上が報告されている。このようなｐ型ＭＯＳＦＥＴとの組合せを考えると、ｎ型ＭＯＳＦＥＴにはより駆動力の大きなトランジスタが求められる。
リソグラフィ技術の限界に対処するための他の技術として、チャネル長の短いチャネル構造を実現可能にする縦型トランジスタが提案されている。特許文献１には、Ｓｉ基板上に、格子緩和したＳｉＧｅ層からなるソース層を形成し、当該ソース層上に、ひずみＳｉ層からなるチャネル層を形成し、当該チャネル層上に、ＳｉＧｅ層からなるドレイン層を形成した縦型ＭＯＳＦＥＴが開示されている。この構造によれば、ソース／チャネル界面のバンド構造において、伝導帯のエネルギー準位がソース側で高くなるため、加速された電子をチャネル層に導入できる。特に、チャネル長が短ければ、加速された電子の速度が低下する前に電子がソース層に到達するため、チャネル長を短くする事により、チャネル層のひずみとの相乗効果で、従来の限界を超えた高速のスイッチング素子を実現する事ができる。更には、縦型トランジスタをＳＧＯＩ基板やＧＯＩ基板に形成するような提案もなされている。
これらチャネル材料やチャネル構造を改良した新型トランジスタとは別に、新たな機能を盛り込んだトランジスタも提案されている。その一例が、スピントランジスタである。スピントランジスタでは、ソース部とドレイン部が共に磁性材料で形成され、ソース部とドレイン部のスピン方向の一致・不一致でトランジスタのＯＮ特性を変化させる。スピン方向は、トランジスタにスピン書き込み配線を設けておけば、トランジスタ形成後に何度でも変更することができる。そのため、多数のトランジスタで構成されるゲートアレイをスピントランジスタで構成すれば、集積回路の作成後に回路特性を書き換えることが可能になる。これにより、プログラマブルな集積回路が実現される。
しかしながら、スピントランジスタには、製造が困難であるという問題がある、特に、ソースドレイン部を形成する困難性が問題となる事が多い。理由は、ソースドレイン部を形成する際には、基板に溝を形成し、当該溝に磁性材料を埋め込むというプロセスが必要となるからである。
特開平１０−２２５０１号公報
本発明は、トランジスタ及びその製造方法に関して、新たな構造のスピントランジスタ及びその製造方法を提案することを課題とする。
本発明は例えば、磁性体で形成された層を含んでいる第１のソースドレイン層と；前記第１のソースドレイン層上に形成されており、半導体で形成された層を含んでいる、チャネル層と、前記チャネル層上に形成されており、磁性体で形成された層を含んでいる、第２のソースドレイン層と、を含む突起構造と；前記チャネル層の側面に形成されたゲート絶縁膜と；前記ゲート絶縁膜の表面に形成されたゲート電極と；を具備することを特徴とする縦型スピントランジスタである。
本発明は例えば、磁性体で形成された層を含む第１のソースドレイン層を形成し；前記第１のソースドレイン層上に形成され、半導体で形成された層を含む、チャネル層と、前記チャネル層上に形成され、磁性体で形成された層を含む、第２のソースドレイン層と、を含む突起構造を形成し；前記チャネル層の側面にゲート絶縁膜を形成し；前記ゲート絶縁膜の表面にゲート電極を形成する；ことを特徴とする縦型スピントランジスタの製造方法である。
本発明は、トランジスタ及びその製造方法に関して、新たな構造のスピントランジスタ及びその製造方法を提案するものである。
（第１実施例）
図１は、第１実施例の縦型スピントランジスタ１０１の側方断面図である。縦型スピントランジスタ１０１の下方には、基板１１１と、絶縁膜１１２と、半導体層１１３が存在する。縦型スピントランジスタ１０１は、第１のソースドレイン層１２１と、チャネル層１２２と、第２のソースドレイン層１２３と、ゲート絶縁膜１３１と、ゲート電極１３２と、絶縁層１４１と、スピン書き込み配線１４２とを具備する。
基板１１１はここでは、半導体基板、具体的には、シリコンで形成されたシリコン基板である。基板１１１上には、絶縁膜１１２が形成されている。絶縁膜１１２はここでは、絶縁物で形成された埋め込み絶縁膜、具体的には、シリコン酸化物で形成された埋め込みシリコン酸化膜である。絶縁膜１１２上には、半導体層１１３が形成されている。半導体層１１３はここでは、Ｇｅ（ゲルマニウム）で形成されたＧｅ層である。縦型スピントランジスタ１０１は、半導体基板１１１と埋め込み絶縁膜１１２と半導体層１１３とを含む多層基板２０１上に設けられている。多層基板２０１はここでは、ＧＯＩ（Germanium on Insulator）基板である。
第１のソースドレイン層１２１は、半導体層１１３上に形成されている。第１のソースドレイン層１２１はここでは、磁性体で形成された磁性層、詳細には、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。チャネル層１２２は、第１のソースドレイン層１２１上に形成されている。チャネル層１２２はここでは、半導体で形成された半導体層、詳細には、ＧａＡｓ又はＧｅで形成されたIII-V族化合物半導体層又はIV族半導体層である。第２のソースドレイン層１２３は、チャネル層１２２上に形成されている。第２のソースドレイン層１２３はここでは、磁性体で形成された磁性層、詳細には、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。縦型スピントランジスタ１０１は、第１のソースドレイン層１２１上に突き出ており、チャネル層１２２と第２のソースドレイン層１２３とを含んでいる、突起構造２０２を備えている。突起構造２０２の形状は、ここでは板状とするが、板状でなくても構わない。第１及び第２のソースドレイン層１２１及び１２３は、ここでは前者がソース層で後者がドレイン層とするが、前者がドレイン層で後者がソース層でも構わない。
ゲート絶縁膜１３１及びゲート電極１３２は、図１のように、チャネル層１２２の側面に積層されている。ゲート絶縁膜１３１は、チャネル層１２２の側面に形成されており、ゲート電極１３２は、ゲート絶縁膜１３１の表面に形成されている。ゲート絶縁膜１３１はここでは、シリコン酸化物で形成されている。ゲート電極１３２はここでは、ｐ型又はｎ型にドーピングされたポリシリコン又はポリシリコンゲルマニウムで形成されている。ゲート絶縁膜１３１は、ＨｆシリケートやＺｒシリケート等のシリコン酸化膜中にＺｒやＨｆやＬａ等の金属が添加された高誘電率絶縁膜でもよい。ゲート電極１３２は、ＴｉＮやＴａＮ等のメタル電極でもよい。なお、ゲート絶縁膜１３１及びゲート電極１３２は、ここではチャネル層１２２の側面を周回していると想定するが、チャネル層１２２の側面を周回していなくてもよい。
絶縁層１４１及びスピン書き込み配線１４２は、図１のように、第２のソースドレイン層１２３の上面に積層されている。絶縁層１４１は、第２のソースドレイン層１２３上に形成されており、スピン書き込み配線１４２は、絶縁層１４１上に形成されている。絶縁層１４１は、ここではゲート絶縁膜１３１と同じ層であるが、ゲート絶縁膜１３１とは別の層としてもよい。スピン書き込み配線１４２は、磁性層である第２のソースドレイン層１２３のスピン方向を制御するための配線である。このスピン方向は、第１実施例では、電流制御書き込みにより制御するが、第２乃至第５実施例のように、スピン注入書き込みや電圧制御書き込みにより制御してもよい。
このように、図１のスピントランジスタ１０１は、第１のソースドレイン層１２１と、第１のソースドレイン層１２１上に形成されたチャネル層１２２と、チャネル層１２２上に形成された第２のソースドレイン層１２３と、チャネル層１２２（突起構造２０２）の側面に形成されたゲート絶縁膜１３１と、ゲート絶縁膜１３１の表面に形成されたゲート電極１３２とを備えている。即ち、図１のスピントランジスタ１０１は、平面構造が採用された平面スピントランジスタではなく、縦型構造が採用された縦型スピントランジスタとなっている。そのため、図１のスピントランジスタ（縦型スピントランジスタ）１０１は、従来のスピントランジスタ（平面スピントランジスタ）に比べて製造が容易である。例えば、図１のスピントランジスタ１０１のソースドレイン部を形成する際には、基板に溝を形成し、当該溝に磁性材料を埋め込む必要はない。このように、本実施例によれば、スピントランジスタの製造の困難性が軽減される。加えて、本実施例によれば、書き換え可能性という利点を備えるスピントランジスタに更に、リソグラフィ技術の限界を超える短チャネル長という縦型トランジスタの利点を取り入れる事ができる。
図２は、III-V族化合物半導体及びIV族半導体の格子定数の比較図である。
本実施例の第１及び第２のソースドレイン層１２１及び１２３はそれぞれ、Ｆｅ３Ｓｉで形成されている。Ｆｅ３Ｓｉの格子定数は、成膜温度等によってわずかに変化するが、ＧｅやＧａＡｓの格子定数とほぼ一致する。そのため、Ｆｅ３Ｓｉ層上には好適なＧｅ層やＧａＡｓ層を形成できると共に、Ｇｅ層やＧａＡｓ層上には好適なＦｅ３Ｓｉ層を形成できる。そのため、本実施例では、チャネル層１２２の形成材料として、ＧｅやＧａＡｓが採用されている。IV族半導体であるＧｅを採用する事には、材料の確保が比較的容易であるという利点がある。III-V族化合物半導体であるＧａＡｓを採用する事には、高電子移動度のIII-V族化合物半導体でチャネル層１２２を形成でき、駆動力の高いｎ型ＭＯＳＦＥＴを実現できるという利点がある。
チャネル層１２２の形成材料として採用可能なIII-V族化合物半導体の別の例として、ＩｎＧａＰが挙げられる。図２に示す通り、ＧａＰの格子定数はＦｅ３Ｓｉの格子定数に比べて小さく、ＩｎＰの格子定数はＦｅ３Ｓｉの格子定数に比べて大きい。よって、ＩｎＧａＰの格子定数は、ＩｎとＧａの混合比を調整する事で、Ｆｅ３Ｓｉの格子定数に近い値とする事ができる。そのようなＩｎＧａＰが、チャネル層１２２の形成材料として採用される。これにより、駆動力の高いｎ型ＭＯＳＦＥＴが実現される。チャネル層１２２の形成材料として、Ｆｅ３Ｓｉと格子定数が近いその他のIII-V族化合物半導体を採用してもよい。
また、本実施例では、半導体層１１３の形成材料として、Ｇｅが採用されている。Ｇｅの格子定数が、Ｆｅ３Ｓｉの格子定数とほぼ一致するからである。本実施例の半導体層１１３は、半導体基板上に形成された絶縁膜上に形成されている半導体層であるが、半導体基板でもよい。即ち、Ｇｅ層１１３は、ＧＯＩ（Germanium on Insulator）基板２０１のＧＯＩ層ではなく、Ｇｅ基板でもよい。但し、半導体層１１３として半導体基板上部の半導体層を採用する事には、素子容量の低減が可能という利点がある。また、Ｇｅ層１１３としてＧＯＩ基板２０１のＧＯＩ層を採用する事には、Ｇｅ基板より大口径基板が容易に利用できるという利点がある。
なお、半導体層１１３とチャネル層１２２との格子不整合は、１％以下である事が望ましい。格子不整合が１％以下であれば一般に、良質なヘテロ成長が可能である。逆に格子不整合が１％以上であると一般に、膜厚の増大に伴って転位の発生確率が増大するため、膜厚設計に注意が必要となる。同様に、半導体層１１３と第１及び第２のソースドレイン層１２１及び１２３とチャネル層１２２との間の格子不整合は、１％以下である事が望ましい。なお、ＧｅとＧａＡｓとの格子不整合は、図２の格子定数から算出して、約０．４％である。一方、ＳｉとＧａＡｓとの格子不整合は、図２の格子定数から算出して、約４％である。
１）半導体層１１３
半導体層１１３について説明する。
半導体層１１３は、Ｓｉ（シリコン）層又はＳｉＧｅ（シリコンゲルマニウム）層でもよい。前者の場合、半導体層１１３は、ＳＯＩ（Silicon on Insulator）基板のＳＯＩ層でも、Ｓｉ基板でもよい。一般的には、ＳＯＩ基板よりもＳｉ基板の方が低コストである。後者の場合、半導体層１１３は、ＳＧＯＩ（Silicon Germanium on Insulator）基板のＳＧＯＩ層でも、ＳｉＧｅ基板でもよい。
これらの場合には、第１，第２のソースドレイン層１２１，１２３やチャネル層１２２の形成材料として、Ｆｅ３ＳｉやＧａＡｓ以外の材料を選ぶ事も可能である。この場合、半導体層１１３の格子間隔が第１，第２のソースドレイン層１２１，１２３やチャネル層１２２の格子間隔に与える影響を考慮する必要がある。第１，第２のソースドレイン層１２１，１２３の格子定数は、半導体層１１３の格子定数とできるだけ整合させる事が望ましい。しかしながら、チャネル層１２２の格子定数は、半導体層１１３の格子定数とわずかに異なるものとしてもよい。これにより、チャネル層１２２を構成する半導体にひずみが導入され、チャネル層１２２内のキャリアの移動度が向上するからである。
例えば、半導体層１１３をＧｅ組成率８０％のＳｉＧｅ層とし、第１のソースドレイン層１２１をこの層と整合する磁性層とし、チャネル層１２２をＧｅ層とする。この場合、チャネル層１２２の格子定数が、半導体層１１３の格子定数よりもわずかに大きいため、チャネル層１２２は、横方向には圧縮ひずみを受けて縮み、縦方向には引っ張りひずみを受けて伸びる（図３）。引っ張りひずみの印加方向がチャネル電流方向となっているため、引っ張りひずみによりチャネル層１２２内のキャリアの移動度が増大する。
なお、第１及び第２のソースドレイン層１２１及び１２３を構成する磁性体の例としては、Ｆｅ３Ｓｉの他、フルホイスラー合金が挙げられる。また、第１のソースドレイン層１２１の形成材料と第２のソースドレイン層１２３の形成材料は、同じ材料でも別の材料でも構わない。
２）半導体層１１３の表面構造
半導体層１１３の表面構造について説明する。
半導体層１１３の表面（上面）はここでは、図４の座標系Ｘに示すように、（１００）面とする。Ｓｉ−ＬＳＩでは通常、（１００）面を主面とする基板が採用される。そのため、半導体層１１３の表面を（１００）面とする事に特別な困難はない。
この場合、トランジスタ１０１のチャネル電流方向は＜１００＞方向となり、素子設計上問題はない。また、この場合には、突起構造２０２の形状を、広い２側面と狭い２側面とを有する薄い板状とし、広い２側面を（００１）面とする事ができる。そして、チャネル層１２２の側面にゲート絶縁膜１３１を形成する際、ゲート絶縁膜１３１と接する面を主に（００１）面とする事で、界面準位の低い界面を形成する事ができる。また、板形状の厚さを２０ｎｍ以下とすれば、ショートチャネル効果に有利な構造が得られる。
半導体層１１３の表面（上面）は、図４の座標系Ｙに示すように、（１１０）面としてもよい。この場合、トランジスタ１０１のチャネル電流方向は＜１１０＞方向となるため、ｐ型チャネルの移動度が向上する。また、この場合にも、突起構造２０２の形状を、広い２側面と狭い２側面とを有する薄い板状とし、広い２側面を（００１）面とする事が可能である。その効果は、前述の場合と同様である。
３）スピン書き込み配線１４２
スピン書き込み配線１４２について説明する。
本実施例では、スピントランジスタ１０１に、スピン書き込み配線１４２が設けられている。よって、本実施例では、トランジスタ１０１の形成後にトランジスタ１０１の特性を変更することができる。
また、本実施例では、上部のソースドレイン層１２３と下部のソースドレイン層１２１とが共に磁性層となっている。しかし、本実施例では、上部のソースドレイン層１２３のスピン方向を制御するためのスピン書き込み配線１４２は設けられているものの、下部のソースドレイン層１２１のスピン方向を制御するためのスピン書き込み配線は設けられていない。これは、上部のソースドレイン層１２３と下部のソースドレイン層１２１のスピン方向の一致・不一致を制御するという目的のためには、これらの両方にスピン書き換え機構を設ける必要はなく、これらの片方のみにスピン書き換え機構を設ければ十分だからである。本実施例では、素子形成時に、上部のソースドレイン層１２３と下部のソースドレイン層１２１とが共に磁化され、これらのスピン方向が揃えられる。一方、特性変更時には、上部のソースドレイン層１２３のスピン方向が書き換えられ、トランジスタ１０１の特性が変更される。
更に、本実施例では、スピントランジスタ１０１の構造として、縦型構造が採用されている。そのため、本実施例では、スピン書き込み配線１４２を、縦型構造の上部、即ち、上部のソースドレイン層１２３の上部に設けることができる。そのため、本実施例では、スピン書き込み配線１４２を容易に作製することができる。
４）ＣＭＯＳＦＥＴ
本実施例では、ＳＯＩ（Silicon on Insulator）基板のＳｉ層上にＳｉＧｅ結晶層をエピタキシャル成長で成膜し、ＳＯＩ基板を高温で熱酸化する事で、ＧＯＩ構造を実現する。従って、本実施例では、図１のように、基板１１１上のある領域にはＧｅ層（半導体層）１１３を形成し、基板１１１上のある領域にはＳｉ層（残存半導体層）１５１を残す事が可能である。
よって、本実施例では、図５のように、残存半導体層１５１上にトランジスタ３０１を形成する事ができる。図５のトランジスタ３０１は、残存半導体層１５１上に形成されたゲート絶縁膜３１１と、ゲート絶縁膜３１１上に形成されたゲート電極３１２とを備えるｐ型トランジスタである。残存半導体層１５１上には、メモリ素子を形成してもよい。
また、本実施例では、図６のように、絶縁膜１１２を剥離し、基板１１１を露出させ、基板１１１の露出面上にトランジスタ４０１を形成する事もできる。図６のトランジスタ４０１は、基板１１１の上記露出面上に形成されたゲート絶縁膜４１１と、ゲート絶縁膜４１１上に形成されたゲート電極４１２とを備えるｐ型トランジスタである。基板１１１の上記露出面上には、メモリ素子を形成してもよい。
更には、エピタキシャル成長と熱酸化とをいくつかの条件で繰り返し、絶縁膜１１２上にＧｅ層とＳｉＧｅ層の両方を形成し、Ｇｅ層上とＳｉＧｅ層上とに互いに特性の異なるトランジスタを形成してもよい。例えば、Ｇｅ層上にｎ型の縦型スピントランジスタを形成し、ＳｉＧｅ層上にｐ型のトランジスタを形成する事で、ＣＭＯＳＦＥＴを形成する事が可能である。この場合、ｐ型のトランジスタは、プレーナー型（平面型）、マルチゲート型、ゲートオールアラウンド型等、縦型トランジスタ以外のトランジスタでもよい。上記ｎ型の縦型トランジスタと上記ｐ型のトランジスタはそれぞれ、Ｇｅ層上とＳｉＧｅ層上に形成する代わりに、ＳｉＧｅ層上とＧｅ層上に形成してもよいし、互いにＧｅ組成率の異なる第１のＳｉＧｅ層上と第２のＳｉＧｅ層上に形成してもよい。
５）縦型スピントランジスタ１０１の製造方法
図７Ａ乃至Ｈは、第１実施例の縦型スピントランジスタ１０１の製造工程図である。
先ず、ＳＯＩ（Silicon on Insulator）基板５０１を用意する。ＳＯＩ基板５０１は、基板１１１と、絶縁膜１１２と、Ｓｉ層（ＳＯＩ層）５１１とを有している。Ｓｉ層５１１の厚さはここでは、２０ｎｍとする。次に、ＵＨＶ−ＣＶＤ法、ＬＰ−ＣＶＤ法、又はＭＢＥ法により、Ｓｉ層５１１上にＳｉＧｅ層５１２を形成すると共に、ＳｉＧｅ層５１２上にＳｉキャップ層５１３を形成する。ＳｉＧｅ層５１２内のＳｉとＧｅの組成比はここでは、Ｓｉ：Ｇｅ＝０．９：０．１とする。ＳｉＧｅ層５１２の厚さはここでは、１５０ｎｍとする。Ｓｉキャップ層５１３の厚さはここでは、５ｎｍとする（図７Ａ）。
なお、ＳｉＧｅ層５１２及びＳｉキャップ層５１３の膜厚は共に、成長温度における臨界膜厚を下回っているため、ＳｉＧｅ層５１２及びＳｉキャップ層５１３の膜中に転位は生じない。
次に、このＳＯＩ基板５０１を酸化炉に投入し、摂氏１０００度の温度下にて、窒素で５０％に希釈した酸素ガスを用いて、ＳｉＧｅ層５１２の厚さが２５ｎｍになるまで酸化を行う。この酸化により、Ｇｅ原子は、埋め込み酸化膜１１２と熱酸化膜５２２とに挟まれた結晶層５２１内で十分に拡散するが、これらの酸化膜を透過する事はできない。そのため、熱酸化の進行に伴い、結晶層５２１の厚さは薄くなり、結晶層５２１内のＧｅ組成率は７０％まで増大する（図７Ｂ）。
この酸化の際には、酸化温度がＳｉＧｅの融点を超えないよう注意する必要がある。熱酸化の進行に伴い、Ｇｅが濃縮され、ＳｉＧｅの融点が低下するからである。Ｇｅ組成率７０％のＳｉＧｅ結晶層５２１を得るためには、最終的な酸化温度は摂氏１０２５度以下でなければならない。酸化時間をできるだけ短くするためには、酸化開始直後は酸化温度を高くしておき、熱酸化の進行に伴い酸化温度を連続的又は段階的に下げていくのが有効である。
その後、更に熱酸化を継続する事で、Ｇｅ層（半導体層）１１３が得られる。半導体層１１３は、Ｇｅ組成率７０％のＳｉＧｅ結晶層５２１でも構わない。次に、表面洗浄を実施した後、ＵＨＶ−ＣＶＤ法、ＬＰ−ＣＶＤ法、ＭＢＥ法、又はスパッタ法により、第１のＦｅ３Ｓｉ層（第１のソースドレイン層）１２１と、ＧａＡｓ層（チャネル層）１２２と、第２のＦｅ３Ｓｉ層（第２のソースドレイン層）１２３とを、順次全面に堆積する。第１のＦｅ３Ｓｉ層１２１の厚さはここでは、５０ｎｍとする。ＧａＡｓ層１２２の厚さはここでは、２０ｎｍとする。第２のＦｅ３Ｓｉ層１２３の厚さはここでは、５０ｎｍとする。チャネル層１２２は、Ｇｅ層でも構わない（図７Ｃ）。
次に、第２のＦｅ３Ｓｉ層１２３上に堆積酸化膜等の保護層を形成し、当該保護層上にフォトレジストを形成し、当該フォトレジストからなるレジストパターンを形成する。次に、当該レジストパターンをマスクとするＲＩＥにより、第２のＦｅ３Ｓｉ層１２３及びＧａＡｓ層１２２をエッチング加工する。これにより、第２のＦｅ３Ｓｉ層１２３とＧａＡｓ層１２２とを含む突起構造２０２が形成される。上記レジストパターンは、エッチング加工後に剥離される（図７Ｄ）。
なお、Ｆｅ３Ｓｉ層には、ＧａＡｓ層よりもエッチングされにくいという特性がある。そのため、上記エッチング加工では、第２のＦｅ３Ｓｉ層１２３のエッチングの完了後、ＧａＡｓ層１２２のエッチングが即座に完了する。そのため、ＧａＡｓ層１２２のエッチング完了直後に上記エッチング加工を停止するのは難しい。よって、本実施例では、第１のＦｅ３Ｓｉ層１２１のエッチングがわずかに開始したところで、上記エッチング加工が停止するようにしてもよい。この場合、突起構造２０２には、第２のＦｅ３Ｓｉ層１２３とＧａＡｓ層１２２とに加え、第１のＦｅ３Ｓｉ層１２１の一部（上部）が含まれる事になる。
次に、ＣＶＤ法により、ゲート絶縁膜１３１を全面に堆積する。これにより、突起構造２０２（チャネル層１２２）を取り囲むゲート絶縁膜１３１が形成される。ゲート絶縁膜１３１の厚さはここでは、２ｎｍとする。ゲート絶縁膜１３１は、突起構造２０２の側面と上面に堆積される。突起構造２０２の上面に堆積されたゲート絶縁膜１３１は、スピン書き換え機構を構成する絶縁層１４１となる（図７Ｅ）。
ゲート絶縁膜１３１は、ここではシリコン酸化膜（ＳｉＯ２）とするが、シリコン窒化膜（Ｓｉ３Ｎ４）やシリコン酸窒化膜（ＳｉＯｘＮｙ）でも構わない。また、ゲート絶縁膜１３１は、Ａｌ２Ｏ３やＴａ２Ｏ５やＴｉＯ２やＹ２Ｏ３やＨｆＯ２等の高誘電率絶縁膜でも構わない。また、ゲート絶縁膜１３１は、ＳｉＯ２とＡｌ２Ｏ３，Ｔａ２Ｏ５，ＴｉＯ２，Ｙ２Ｏ３，又はＨｆＯ２とを混合した高誘電率絶縁膜でも構わない。また、ゲート絶縁膜１３１は、Ｇｅ窒化膜やＧｅ酸窒化膜でも構わない。Ｇｅ酸窒化膜は、プラズマＣＶＤ法の他、Ｇｅ層表面をアンモニアガス又は窒素ガスを用いて酸窒化する事でも形成可能である。
次に、ＣＶＤ法により、ゲート電極層１３２を全面に堆積する。これにより、突起構造２０２（チャネル層１２２）を取り囲むゲート電極層１３２が形成される。ゲート電極層１３２の厚さはここでは、２０〜２５ｎｍとする。ゲート電極層１３２はここでは、ポリシリコン層とする。次に、ゲート電極層１３２に対するイオン注入を行い、ゲート電極層１３２を高濃度のｎ型層とする。当該イオン注入では、５×１０１５ｃｍ−２のドース量でリンが注入される。次に、ウェーハのアニーリングを行う（図７Ｆ）。
なお、ゲート電極層１３２をＣＶＤ法により堆積する際に、ゲート電極層１３２にドーパントを添加しても構わない。これにより、低抵抗のゲート電極層１３２が形成される。また、ゲート電極層１３２は、メタル層でも構わない。
次に、平坦化処理により、突起構造２０２上のゲート電極層１３２を除去する。これにより、突起構造２０２上のゲート絶縁膜１３１（絶縁層１４１）が露出する。次に、フォトリソグラフィにより、ゲート電極層１３２を加工する。これにより、突起構造２０２を取り囲むゲート電極１３２が完成する（図７Ｇ）。
次に、ＣＶＤ法により、スピン書き込み配線層１４２を全面に堆積する。次に、フォトリソグラフィにより、スピン書き込み配線層１４２を加工する。これにより、スピン書き込み配線１４２が絶縁層１４１上に形成される（図７Ｈ）。同様に、ゲート用、ソース用、ドレイン用の電極も形成される。これらの電極の形成前には予め、ゲート絶縁膜１３１等に開口部が設けられる。
このようにして、図１の縦型スピントランジスタ１０１が、ＧＯＩ基板２０１上に形成される。更に、既知の方法等により、図５のトランジスタ３０１や、図６のトランジスタ４０１や、第４節（ＣＭＯＳＦＥＴ）で説明したトランジスタ等を、基板１１１上に形成してもよい。
以下、第２乃至第５実施例について説明する。第２乃至第５実施例は第１実施例の変形実施例であり、第２乃至第５実施例については第１実施例との相違点を中心に説明する。
（第２実施例）
図８Ａは、第２実施例の縦型スピントランジスタ１０１の側方断面図である。図８Ａの縦型スピントランジスタ１０１の下方には、基板１１１と、絶縁膜１１２と、半導体層１１３とが存在する。図８Ａの縦型スピントランジスタ１０１は、第１のソースドレイン層１２１と、チャネル層１２２と、第２のソースドレイン層１２３と、ゲート絶縁膜１３１と、ゲート電極１３２と、スピン書き込み層１６１とを具備する。
第２実施例の縦型スピントランジスタ１０１は、スピン書き込み配線１４２ではなく、磁性層を含むスピン書き込み層１６１を備えており、第２実施例の縦型スピントランジスタ１０１では、電流制御書き込み方式の代わりに、スピン注入書き込み方式が採用されている。
第１のソースドレイン層１２１は、半導体層１１３上に形成されている。第１のソースドレイン層１２１はここでは、磁性体で形成された磁性層、詳細には、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。第１のソースドレイン層１２１は、フルホイスラー合金磁性薄膜でも構わない。第１のソースドレイン層１２１に採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。
チャネル層１２２は、第１のソースドレイン層１２１上に形成されている。チャネル層１２２はここでは、半導体で形成された半導体層、詳細には、ＧａＡｓ又はＧｅで形成されたIII-V族化合物半導体層又はIV族半導体層である。
第２のソースドレイン層１２３は、チャネル層１２２上に形成されている。第２のソースドレイン層１２３はここでは、磁性体で形成された磁性層、詳細には、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。第２のソースドレイン層１２３は、フルホイスラー合金磁性薄膜でも構わない。第２のソースドレイン層１２３に採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。
スピン書き込み層１６１は、第２のソースドレイン層１２３上に形成されている。スピン書き込み層１６１はここでは、非磁性体で形成された非磁性層１６１Ａと、磁性体で形成された磁性層１６１Ｂと、磁性体で形成された磁性層１６１Ｃとを順次積層した３層膜である。非磁性層１６１Ａはここでは、トンネル障壁として機能するトンネル障壁層である。スピン書き込み層１６１に設けられたトンネル障壁層は、拡散バリアとして機能すると共に、素子耐圧の向上に寄与する。トンネル障壁層の例としては、ＧａＡｓやＧｅと格子定数が近くエピタキシャル成長可能なＭｇＯが挙げられる。非磁性層１６１Ａは、ＣｒやＶ等のｂｃｃ非磁性金属層でも構わない。磁性層１６１Ｂはここでは、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。磁性層１６１Ｂは、フルホイスラー合金磁性薄膜でも構わない。磁性層１６１Ｂに採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。磁性層１６１Ｃはここでは、反強磁性体で形成された反強磁性層である。磁性層１６１Ｃに採用する反強磁性体としては、特に制限は無いが、ＩｒＭｎやＰｔＭｎやＦｅＭｎが例示される。
スピン書き込み層１６１は、磁性層である第２のソースドレイン層１２３のスピン方向を制御するための層である。本実施例では、電流を上向きに流すか下向きに流すかにより、第２のソースドレイン層１２３のスピン方向（磁化方向）を変化させる事ができる。
縦型スピントランジスタ１０１は、チャネル層１２２と第２のソースドレイン層１２３とスピン書き込み層１６１とを含む突起構造２０２を備えている。突起構造２０２の形状は、ここでは板状とするが、板状でなくても構わない。第１及び第２のソースドレイン層１２１及び１２３は、ここでは前者がソース層で後者がドレイン層とするが、前者がドレイン層で後者がソース層でも構わない。
（第３実施例）
図８Ｂは、第３実施例の縦型スピントランジスタ１０１の側方断面図である。図８Ｂの縦型スピントランジスタ１０１の下方には、基板１１１と、絶縁膜１１２と、半導体層１１３とが存在する。図８Ｂの縦型スピントランジスタ１０１は、第１のソースドレイン層１２１と、チャネル層１２２と、第２のソースドレイン層１２３と、ゲート絶縁膜１３１と、ゲート電極１３２と、スピン書き込み層１６１とを具備する。
第３実施例の縦型スピントランジスタ１０１は、スピン書き込み配線１４２ではなく、磁性層を含むスピン書き込み層１６１を備えており、第３実施例の縦型スピントランジスタ１０１では、電流制御書き込み方式の代わりに、スピン注入書き込み方式が採用されている。
第１のソースドレイン層１２１は、半導体層１１３上に形成されている。第１のソースドレイン層１２１はここでは、磁性体で形成された磁性層１２１Ａと、非磁性体で形成された非磁性層１２１Ｂとを順次積層した２層膜である。磁性層１２１Ａはここでは、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。磁性層１２１Ａは、フルホイスラー合金磁性薄膜でも構わない。磁性層１２１Ａに採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。非磁性層１２１Ｂはここでは、トンネル障壁として機能するトンネル障壁層である。第１のソースドレイン層１２１に設けられたトンネル障壁層は、拡散バリアとして機能すると共に、素子耐圧の向上に寄与する。トンネル障壁層の例としては、ＧａＡｓやＧｅと格子定数が近くエピタキシャル成長可能なＭｇＯが挙げられる。非磁性層１２１Ｂは、ＣｒやＶ等のｂｃｃ非磁性金属層でも構わない。
チャネル層１２２は、第１のソースドレイン層１２１上に形成されている。チャネル層１２２はここでは、半導体で形成された半導体層、詳細には、ＧａＡｓ又はＧｅで形成されたIII-V族化合物半導体層又はIV族半導体層である。
第２のソースドレイン層１２３は、チャネル層１２２上に形成されている。第２のソースドレイン層１２３はここでは、非磁性体で形成された非磁性層１２３Ａと、磁性体で形成された磁性層１２３Ｂとを順次積層した２層膜である。非磁性層１２３Ａはここでは、トンネル障壁として機能するトンネル障壁層である。第２のソースドレイン層１２３に設けられたトンネル障壁層は、拡散バリアとして機能すると共に、素子耐圧の向上に寄与する。トンネル障壁層の例としては、ＧａＡｓやＧｅと格子定数が近くエピタキシャル成長可能なＭｇＯが挙げられる。非磁性層１２３Ａは、ＣｒやＶ等のｂｃｃ非磁性金属層でも構わない。磁性層１２３Ｂはここでは、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。磁性層１２３Ｂは、フルホイスラー合金磁性薄膜でも構わない。磁性層１２３Ｂに採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。
スピン書き込み層１６１は、第２のソースドレイン層１２３上に形成されている。スピン書き込み層１６１はここでは、非磁性体で形成された非磁性層１６１Ａと、磁性体で形成された磁性層１６１Ｂと、磁性体で形成された磁性層１６１Ｃとを順次積層した３層膜である。非磁性層１６１Ａはここでは、トンネル障壁として機能するトンネル障壁層である。スピン書き込み層１６１に設けられたトンネル障壁層は、拡散バリアとして機能すると共に、素子耐圧の向上に寄与する。トンネル障壁層の例としては、ＧａＡｓやＧｅと格子定数が近くエピタキシャル成長可能なＭｇＯが挙げられる。非磁性層１６１Ａは、ＣｒやＶ等のｂｃｃ非磁性金属層でも構わない。磁性層１６１Ｂはここでは、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。磁性層１６１Ｂは、フルホイスラー合金磁性薄膜でも構わない。磁性層１６１Ｂに採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。磁性層１６１Ｃはここでは、反強磁性体で形成された反強磁性層である。磁性層１６１Ｃに採用する反強磁性体としては、特に制限は無いが、ＩｒＭｎやＰｔＭｎやＦｅＭｎが例示される。
スピン書き込み層１６１は、磁性層を含む第２のソースドレイン層１２３のスピン方向を制御するための層である。本実施例では、電流を上向きに流すか下向きに流すかにより、第２のソースドレイン層１２３のスピン方向（磁化方向）を変化させる事ができる。
縦型スピントランジスタ１０１は、チャネル層１２２と第２のソースドレイン層１２３とスピン書き込み層１６１とを含む突起構造２０２を備えている。突起構造２０２の形状は、ここでは板状とするが、板状でなくても構わない。第１及び第２のソースドレイン層１２１及び１２３は、ここでは前者がソース層で後者がドレイン層とするが、前者がドレイン層で後者がソース層でも構わない。
（第４実施例）
図８Ｃは、第４実施例の縦型スピントランジスタ１０１の側方断面図である。図８Ｃの縦型スピントランジスタ１０１の下方には、基板１１１と、絶縁膜１１２と、半導体層１１３とが存在する。図８Ｃの縦型スピントランジスタ１０１は、第１のソースドレイン層１２１と、チャネル層１２２と、第２のソースドレイン層１２３と、ゲート絶縁膜１３１と、ゲート電極１３２と、スピン書き込み層１６１とを具備する。
第４実施例の縦型スピントランジスタ１０１は、スピン書き込み配線１４２ではなく、磁性層であるスピン書き込み層１６１を備えており、第４実施例の縦型スピントランジスタ１０１では、電流制御書き込み方式の代わりに、電圧制御書き込み方式が採用されている。
第１のソースドレイン層１２１は、半導体層１１３上に形成されている。第１のソースドレイン層１２１はここでは、磁性体で形成された磁性層、詳細には、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。第１のソースドレイン層１２１は、フルホイスラー合金磁性薄膜でも構わない。第１のソースドレイン層１２１に採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。
チャネル層１２２は、第１のソースドレイン層１２１上に形成されている。チャネル層１２２はここでは、半導体で形成された半導体層、詳細には、ＧａＡｓ又はＧｅで形成されたIII-V族化合物半導体層又はIV族半導体層である。
第２のソースドレイン層１２３は、チャネル層１２２上に形成されている。第２のソースドレイン層１２３はここでは、磁性体で形成された磁性層、詳細には、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。第２のソースドレイン層１２３は、フルホイスラー合金磁性薄膜でも構わない。第２のソースドレイン層１２３に採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。
スピン書き込み層１６１は、第２のソースドレイン層１２３上に形成されている。スピン書き込み層１６１はここでは、磁性体で形成された磁性層、詳細には、反強磁性強誘電体、強磁性強誘電体、又はフェリ磁性強誘電体で形成された反強磁性強誘電層、強磁性強誘電層、又はフェリ磁性強誘電層である。スピン書き込み層１６１に採用する磁性体としては、Ｃｒ２Ｏ３やＢｉ２ＦｅＣｒＯ６やＢｉ１−ｘＢａｘＦｅＯ３やＢｉＦｅＯ３やＢａＴｉＯ３−ＣｏＦｅ２Ｏ４ナノ構造やＰｂＴｉＯ３−ＣｏＦｅ２Ｏ４ナノ構造が好ましい。
スピン書き込み層１６１は、磁性層である第２のソースドレイン層１２３のスピン方向を制御するための層である。本実施例では、図８Ｃに±Ｖで示すように、ゲート−ドレイン（又はゲート−ソース）間に電圧を印加する事で、スピン書き込みを行う事ができる。本実施例では、書き込み時と読み出し時で電圧印加方法が異なるため、書き込み時と読み出し時の電圧マージンに注意する必要はない。これは、電圧制御書き込み方式がスピン注入書き込み方式よりも優れている点の一例である。本実施例では、電圧±Ｖの変化により、第２のソースドレイン層１２３のスピン方向（磁化方向）を変化させる事ができる。
縦型スピントランジスタ１０１は、チャネル層１２２と第２のソースドレイン層１２３とスピン書き込み層１６１とを含む突起構造２０２を備えている。突起構造２０２の形状は、ここでは板状とするが、板状でなくても構わない。第１及び第２のソースドレイン層１２１及び１２３は、ここでは前者がソース層で後者がドレイン層とするが、前者がドレイン層で後者がソース層でも構わない。
（第５実施例）
図８Ｄは、第５実施例の縦型スピントランジスタ１０１の側方断面図である。図８Ｄの縦型スピントランジスタ１０１の下方には、基板１１１と、絶縁膜１１２と、半導体層１１３とが存在する。図８Ｄの縦型スピントランジスタ１０１は、第１のソースドレイン層１２１と、チャネル層１２２と、第２のソースドレイン層１２３と、ゲート絶縁膜１３１と、ゲート電極１３２と、スピン書き込み層１６１とを具備する。
第５実施例の縦型スピントランジスタ１０１は、スピン書き込み配線１４２ではなく、磁性層であるスピン書き込み層１６１を備えており、第５実施例の縦型スピントランジスタ１０１では、電流制御書き込み方式の代わりに、電圧制御書き込み方式が採用されている。
第１のソースドレイン層１２１は、半導体層１１３上に形成されている。第１のソースドレイン層１２１はここでは、磁性体で形成された磁性層１２１Ａと、非磁性体で形成された非磁性層１２１Ｂとを順次積層した２層膜である。磁性層１２１Ａはここでは、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。磁性層１２１Ａは、フルホイスラー合金磁性薄膜でも構わない。磁性層１２１Ａに採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。非磁性層１２１Ｂはここでは、トンネル障壁として機能するトンネル障壁層である。第１のソースドレイン層１２１に設けられたトンネル障壁層は、拡散バリアとして機能すると共に、素子耐圧の向上に寄与する。トンネル障壁層の例としては、ＧａＡｓやＧｅと格子定数が近くエピタキシャル成長可能なＭｇＯが挙げられる。
チャネル層１２２は、第１のソースドレイン層１２１上に形成されている。チャネル層１２２はここでは、半導体で形成された半導体層、詳細には、ＧａＡｓ又はＧｅで形成されたIII-V族化合物半導体層又はIV族半導体層である。
第２のソースドレイン層１２３は、チャネル層１２２上に形成されている。第２のソースドレイン層１２３はここでは、非磁性体で形成された非磁性層１２３Ａと、磁性体で形成された磁性層１２３Ｂとを順次積層した２層膜である。非磁性層１２３Ａはここでは、トンネル障壁として機能するトンネル障壁層である。第２のソースドレイン層１２３に設けられたトンネル障壁層は、拡散バリアとして機能すると共に、素子耐圧の向上に寄与する。トンネル障壁層の例としては、ＧａＡｓやＧｅと格子定数が近くエピタキシャル成長可能なＭｇＯが挙げられる。磁性層１２３Ｂはここでは、Ｆｅ３Ｓｉで形成されたＦｅ３Ｓｉ強磁性層である。磁性層１２３Ｂは、フルホイスラー合金磁性薄膜でも構わない。磁性層１２３Ｂに採用するフルホイスラー合金としては、強磁性転移温度が高いなどの理由から、Ｃｏ２ＦｅＡｌｘＳｉ１−ｘやＣｏ２ＭｎＳｉｘＡｌ１−ｘ等のＣｏ系フルホイスラー合金が好ましい。
スピン書き込み層１６１は、第２のソースドレイン層１２３上に形成されている。スピン書き込み層１６１はここでは、磁性体で形成された磁性層、詳細には、反強磁性強誘電体、強磁性強誘電体、又はフェリ磁性強誘電体で形成された反強磁性強誘電層、強磁性強誘電層、又はフェリ磁性強誘電層である。スピン書き込み層１６１に採用する磁性体としては、Ｃｒ２Ｏ３やＢｉ２ＦｅＣｒＯ６やＢｉ１−ｘＢａｘＦｅＯ３やＢｉＦｅＯ３やＢａＴｉＯ３−ＣｏＦｅ２Ｏ４ナノ構造やＰｂＴｉＯ３−ＣｏＦｅ２Ｏ４ナノ構造が好ましい。
スピン書き込み層１６１は、磁性層を含む第２のソースドレイン層１２３のスピン方向を制御するための層である。本実施例では、図８Ｄに±Ｖで示すように、ゲート−ドレイン（又はゲート−ソース）間に電圧を印加する事で、スピン書き込みを行う事ができる。本実施例では、書き込み時と読み出し時で電圧印加方法が異なるため、書き込み時と読み出し時の電圧マージンに注意する必要はない。これは、電圧制御書き込み方式がスピン注入書き込み方式よりも優れている点の一例である。本実施例では、電圧±Ｖの変化により、第２のソースドレイン層１２３のスピン方向（磁化方向）を変化させる事ができる。
縦型スピントランジスタ１０１は、チャネル層１２２と第２のソースドレイン層１２３とスピン書き込み層１６１とを含む突起構造２０２を備えている。突起構造２０２の形状は、ここでは板状とするが、板状でなくても構わない。第１及び第２のソースドレイン層１２１及び１２３は、ここでは前者がソース層で後者がドレイン層とするが、前者がドレイン層で後者がソース層でも構わない。
１）スピン書き込み層１６１
第２乃至第５実施例では、スピントランジスタ１０１に、スピン書き込み層１６１が設けられている。よって、第２乃至第５実施例では、第１実施例と同様、トランジスタ１０１の形成後にトランジスタ１０１の特性を変更することができる。
また、これらの実施例では、上部のソースドレイン層１２３と下部のソースドレイン層１２１とが共に磁性層を含んでいる。しかし、これらの実施例では、上部のソースドレイン層１２３のスピン方向を制御するためのスピン書き込み層１６１は設けられているものの、下部のソースドレイン層１２１のスピン方向を制御するためのスピン書き込み層は設けられていない。これは、上部のソースドレイン層１２３と下部のソースドレイン層１２１のスピン方向の一致・不一致を制御するという目的のためには、これらの両方にスピン書き換え機構を設ける必要はなく、これらの片方のみにスピン書き換え機構を設ければ十分だからである。これらの実施例では、素子形成時に、上部のソースドレイン層１２３と下部のソースドレイン層１２１とが共に磁化され、これらのスピン方向が揃えられる。一方、特性変更時には、上部のソースドレイン層１２３のスピン方向が書き換えられ、トランジスタ１０１の特性が変更される。
更に、これらの実施例では、スピントランジスタ１０１の構造として、縦型構造が採用されている。そのため、これらの実施例では、スピン書き込み層１６１を、縦型構造の上部、即ち、上部のソースドレイン層１２３の上部に設けることができる。そのため、これらの実施例では、スピン書き込み層１６１を容易に作製することができる。
２）縦型スピントランジスタ１０１の製造方法
第２乃至第５実施例の縦型スピントランジスタ１０１の製造方法は、第１実施例の縦型スピントランジスタ１０１の製造方法とほぼ同様である。主な相違点は、図７Ｃの工程の最後で更に、第２のソースドレイン層１２３上にスピン書き込み層１６１を堆積する点と、図７Ｄの工程で、スピン書き込み層１６１と第２のソースドレイン層１２３とチャネル層１２２とを含む突起構造２０２を形成する点と、図７Ｈの工程で、スピン書き込み配線１４２を形成する必要がない点である。
３）縦型スピントランジスタ１０１の縦型構造
第１乃至第５実施例における第１のソースドレイン層１２１は、その全部又はその一部が磁性体で形成されている層である。例えば、第２実施例における第１のソースドレイン層１２１は、その全部が磁性体で形成されている層であり、磁性層のみを含んでいる。例えば、第３実施例における第１のソースドレイン層１２１は、その一部が磁性体で形成されている層であり、磁性層と非磁性層とを含んでいる。
同様に、第１乃至第５実施例における第２のソースドレイン層１２３は、その全部又はその一部が磁性体で形成されている層である。例えば、第４実施例における第２のソースドレイン層１２３は、その全部が磁性体で形成されている層であり、磁性層のみを含んでいる。例えば、第５実施例における第２のソースドレイン層１２３は、その一部が磁性体で形成されている層であり、磁性層と非磁性層とを含んでいる。
また、第１乃至第５実施例におけるチャネル層１２２は、１層の半導体層を含む単層膜であるが、１層以上の半導体層を含む多層膜でもよい。
このように、第１乃至第５実施例の縦型スピントランジスタ１０１はそれぞれ、磁性体で形成された層（磁性層）を含む第１のソースドレイン層１２１と、半導体で形成された層（半導体層）を含むチャネル層１２２と、磁性体で形成された層（磁性層）を含む第２のソースドレイン層１２３とを備えている。これら磁性層の例としては、Ｆｅ３Ｓｉ層が挙げられる。これら磁性層は、フルホイスラー合金層でもよい。上記半導体層の例としては、ＧａＡｓ層（III-V族化合物半導体層）及びＧｅ層（IV族半導体層）が挙げられる。上記半導体層は、ひずみ半導体層でもよい。縦型トランジスタ１０１の下地となる層は、Ｇｅ基板でもＧＯＩ基板のＧＯＩ層でもよい。
更に、第２乃至第５実施例におけるスピン書き込み層１６１は、その全部又はその一部が磁性体で形成されている層である。例えば、第２実施例におけるスピン書き込み層１６１は、その一部が磁性体で形成されている層であり、磁性層と非磁性層とを含んでいる。例えば、第４実施例におけるスピン書き込み層１６１は、その全部が磁性体で形成されている層であり、磁性層のみを含んでいる。
第１実施例の縦型スピントランジスタの側方断面図である。 III-V族化合物半導体及びIV族半導体の格子定数の比較図である。 半導体層１１３について説明するための図である。 半導体層１１３の表面構造について説明するための図である。 第１実施例の縦型スピントランジスタの側方断面図である（変形例）。 第１実施例の縦型スピントランジスタの側方断面図である（変形例）。 第１実施例の縦型スピントランジスタの製造工程図（１／８）である。 第１実施例の縦型スピントランジスタの製造工程図（２／８）である。 第１実施例の縦型スピントランジスタの製造工程図（３／８）である。 第１実施例の縦型スピントランジスタの製造工程図（４／８）である。 第１実施例の縦型スピントランジスタの製造工程図（５／８）である。 第１実施例の縦型スピントランジスタの製造工程図（６／８）である。 第１実施例の縦型スピントランジスタの製造工程図（７／８）である。 第１実施例の縦型スピントランジスタの製造工程図（８／８）である。 第２実施例の縦型スピントランジスタの側方断面図である。 第３実施例の縦型スピントランジスタの側方断面図である。 第４実施例の縦型スピントランジスタの側方断面図である。 第５実施例の縦型スピントランジスタの側方断面図である。
符号の説明
１０１ 縦型スピントランジスタ
１１１ 基板
１１２ 絶縁膜
１１３ 半導体層
１２１ 第１のソースドレイン層
１２２ チャネル層
１２３ 第２のソースドレイン層
１３１ ゲート絶縁膜
１３２ ゲート電極
１４１ 絶縁層
１４２ スピン書き込み配線
１５１ 残存半導体層
１６１ スピン書き込み層
２０１ ＧＯＩ基板
２０２ 突起構造
３０１ トランジスタ
３１１ ゲート絶縁膜
３１２ ゲート電極
４０１ トランジスタ
４１１ ゲート絶縁膜
４１２ ゲート電極
５０１ ＳＯＩ基板
５１１ Ｓｉ層
５１２ ＳｉＧｅ層
５１３ Ｓｉキャップ層
５２１ 結晶層
５２２ 熱酸化膜

Claims (17)

  1. 単結晶の第１半導体層と、
    前記第１半導体層上に設けられた第１磁性層と、
    前記第１磁性層上に設けられた第２半導体層と、
    前記第２半導体層上に設けられた第２磁性層と、
    前記第２半導体層の側面に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜に対して前記第２半導体層と反対側に位置するように設けられたゲート電極と、
    を備えることを特徴とする縦型スピントランジスタ。
  2. 前記第１半導体層が、Ｓｉ、ＳｉＧｅ、またはＧｅを含むことを特徴とする請求項１記載の縦型スピントランジスタ。
  3. 前記第１半導体層が、半導体基板上に形成された絶縁膜上に形成されている半導体層であることを特徴とする請求項１または２記載の縦型スピントランジスタ。
  4. 前記第１半導体層が、半導体基板であることを特徴とする請求項１または２記載の縦型スピントランジスタ。
  5. 前記第１半導体層の表面が、（１００）面又は（１１０）面であることを特徴とする請求項１乃至４のいずれか１項に記載の縦型スピントランジスタ。
  6. 前記第１半導体層が、Ｇｅを含み、
    前記第１および第２磁性層はそれぞれ、Ｆｅ ３ Ｓｉまたはフルホイスラ合金を含み、
    前記第２半導体層が、ＧａＡｓまたはＧｅを含むことを特徴とする請求項１乃至５のいずれか１項に記載の縦型スピントランジスタ。
  7. 前記第２半導体層が、III-V族化合物半導体又はIV族半導体を含むことを特徴とする請求項１乃至５のいずれか１項に記載の縦型スピントランジスタ。
  8. 前記第２半導体層が、ひずみ半導体を含むことを特徴とする請求項１乃至７のいずれか１項に記載の縦型スピントランジスタ。
  9. 前記第１および第２磁性層のそれぞれと、前記第２半導体層との間にトンネル障壁層を備えていることを特徴とする請求項１乃至８のいずれか１項に記載の縦型スピントランジスタ。
  10. 前記第１磁性層は、前記第２半導体層が設けられる第１領域と、前記第１領域と異なる第２領域とを有し、
    前記第１磁性層の下面から前記第１領域の上面までの距離は、前記第１磁性層の下面から前記第２領域の上面までの距離以上であることを特徴とする請求項１乃至９のいずれか１項に記載の縦型スピントランジスタ。
  11. 前記第２磁性層上に形成された絶縁層と、
    前記絶縁層上に形成されたスピン書き込み配線と、
    を備えていることを特徴とする請求項１乃至１０のいずれか１項に記載の縦型スピントランジスタ。
  12. 前記第２磁性層上に形成されたスピン書き込み層を備えることを特徴とする請求項１乃至１０のいずれか１項に記載の縦型スピントランジスタ。
  13. 前記スピン書き込み層は、トンネル障壁膜と、磁性膜と、反強磁性膜と、がこの順序で積層された積層構造を備えることを特徴とする請求項１２記載の縦型スピントランジスタ。
  14. 前記スピン書き込み層は、反強磁性強誘電層、強磁性強誘電層、およびフェリ磁性強誘電層のいずれかであることを特徴とする請求項１２記載の縦型スピントランジスタ。
  15. 単結晶の第１半導体層を形成する工程と、
    前記第１半導体層上に第１磁性層を形成する工程と、
    前記第１磁性層上に第２半導体層を形成する工程と、
    前記第２半導体層上に第２磁性層を形成する工程と、
    前記第２磁性層および前記第２半導体層をエッチング加工し、前記第２半導体層および前記第２磁性層を含む突起構造を形成する工程と、
    前記突起構造の前記第２半導体層の側面にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜に対して前記第２半導体層と反対側にゲート電極を形成する工程と、
    を備えることを特徴とする縦型スピントランジスタの製造方法。
  16. 前記第２磁性層上に絶縁層を形成する工程と、
    前記絶縁層上にスピン書き込み配線を形成する工程と、
    を更に備えることを特徴とする請求項１５記載の縦型スピントランジスタの製造方法。
  17. 前記第２磁性層上にスピン書き込み層を形成する工程を更に備えることを特徴とする請求項１５記載の縦型スピントランジスタの製造方法。
JP2007058782A 2007-03-08 2007-03-08 縦型スピントランジスタ及びその製造方法 Expired - Fee Related JP5072392B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007058782A JP5072392B2 (ja) 2007-03-08 2007-03-08 縦型スピントランジスタ及びその製造方法
US11/855,322 US7629658B2 (en) 2007-03-08 2007-09-14 Vertical spin transistor and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007058782A JP5072392B2 (ja) 2007-03-08 2007-03-08 縦型スピントランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008226901A JP2008226901A (ja) 2008-09-25
JP5072392B2 true JP5072392B2 (ja) 2012-11-14

Family

ID=39740788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007058782A Expired - Fee Related JP5072392B2 (ja) 2007-03-08 2007-03-08 縦型スピントランジスタ及びその製造方法

Country Status (2)

Country Link
US (1) US7629658B2 (ja)
JP (1) JP5072392B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009064826A (ja) * 2007-09-04 2009-03-26 Tdk Corp スピントランジスタ及びその製造方法
WO2009107780A1 (ja) * 2008-02-28 2009-09-03 日本電気株式会社 磁気抵抗記憶装置及びその動作方法
JP2009224727A (ja) * 2008-03-18 2009-10-01 Semiconductor Technology Academic Research Center 半導体装置とその製造方法
US8102000B2 (en) * 2008-04-10 2012-01-24 Globalfoundries Inc. P-channel germanium on insulator (GOI) one transistor memory cell
JP4762285B2 (ja) * 2008-09-24 2011-08-31 株式会社東芝 スピントランジスタ、集積回路、及び、磁気メモリ
JP5144569B2 (ja) * 2009-03-24 2013-02-13 株式会社東芝 スピントランジスタ及び論理回路装置
JP4908540B2 (ja) 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
JP2011009531A (ja) * 2009-06-26 2011-01-13 Tdk Corp スピン伝導素子
WO2011033716A1 (ja) * 2009-09-16 2011-03-24 株式会社日立製作所 スピン注入素子およびそれを用いた磁界センサ並びに磁気記録メモリ
US9245805B2 (en) 2009-09-24 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Germanium FinFETs with metal gates and stressors
JP5150673B2 (ja) * 2010-03-19 2013-02-20 株式会社東芝 スピンメモリおよびスピントランジスタ
WO2012081694A1 (ja) * 2010-12-17 2012-06-21 国立大学法人九州大学 スピン伝導構造、メモリ素子、スピントランジスタ及びスピン伝導構造の形成方法
JP5421325B2 (ja) * 2011-05-17 2014-02-19 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
JP5665711B2 (ja) 2011-09-26 2015-02-04 株式会社東芝 スピントランジスタおよびメモリ
KR20150025622A (ko) * 2013-08-29 2015-03-11 삼성전자주식회사 반도체 구조물 및 그 제조방법
TWI689920B (zh) 2014-01-08 2020-04-01 日商新力股份有限公司 半導體裝置及記憶體電路
US9570612B2 (en) * 2014-06-27 2017-02-14 Taiwan Semiconductor Manufacturing Company Limited Method and structure for straining carrier channel in vertical gate all-around device
US9318447B2 (en) 2014-07-18 2016-04-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and method of forming vertical structure
JP2016119341A (ja) * 2014-12-18 2016-06-30 猛英 白土 半導体装置及びその製造方法
US11107908B2 (en) * 2016-07-01 2021-08-31 Intel Corporation Transistors with metal source and drain contacts including a Heusler alloy
CN106847907B (zh) * 2017-01-04 2019-09-13 南京大学 一种光调控的垂直自旋场效应晶体管及制备方法
KR102046127B1 (ko) * 2018-03-30 2019-11-19 호서대학교 산학협력단 수직 구조 박막 트랜지스터의 제조 방법
US11024729B2 (en) * 2018-09-27 2021-06-01 Taiwan Semiconductor Manufacturing Co., Ltd Method for manufacturing semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3389009B2 (ja) 1996-07-02 2003-03-24 株式会社東芝 半導体装置およびその製造方法
US6607948B1 (en) * 1998-12-24 2003-08-19 Kabushiki Kaisha Toshiba Method of manufacturing a substrate using an SiGe layer
US6369438B1 (en) * 1998-12-24 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing the same
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
KR100399436B1 (ko) * 2001-03-28 2003-09-29 주식회사 하이닉스반도체 마그네틱 램 및 그 형성방법
EP1610386A4 (en) * 2003-03-31 2009-04-01 Japan Science & Tech Agency TUNNEL TRANSISTOR WITH SPIN-DEPENDENT TRANSFER CHARACTERISTICS AND NON-VOLATILE MEMORY THEREOF
WO2006100835A1 (ja) * 2005-03-24 2006-09-28 Japan Science And Technology Agency 論理回路および単電子スピントランジスタ

Also Published As

Publication number Publication date
JP2008226901A (ja) 2008-09-25
US20080217711A1 (en) 2008-09-11
US7629658B2 (en) 2009-12-08

Similar Documents

Publication Publication Date Title
JP5072392B2 (ja) 縦型スピントランジスタ及びその製造方法
JP4908540B2 (ja) スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
US8335059B2 (en) Tunneling magnetoresistive effect element and spin MOS field-effect
JP4521542B2 (ja) 半導体装置および半導体基板
US6191432B1 (en) Semiconductor device and memory device
JP4580966B2 (ja) ホイスラー合金を有する積層体、この積層体を用いたスピンｍｏｓ電界効果トランジスタ及びトンネル磁気抵抗効果素子
US6878979B2 (en) Spin switch and magnetic storage element using it
KR101354844B1 (ko) 반도체 장치 및 그의 제조 방법
US20070238274A1 (en) Methods of making spintronic devices with constrained spintronic dopant
TW201220494A (en) Non-planar quantum well device having interfacial layer and method of forming same
TW201137988A (en) Techniques for forming contacts to quantum well transistors
JP2009509347A (ja) ハイブリッド結晶配向を有する基板内の製造性の高いｓｒａｍセル
US8487359B2 (en) Spin MOSFET and reconfigurable logic circuit using the spin MOSFET
TW201133645A (en) Quantum-well-based semiconductor devices
JPH11330273A (ja) 半導体素子
JP2000031491A (ja) 半導体装置，半導体装置の製造方法，半導体基板および半導体基板の製造方法
US8017979B2 (en) Semiconductor device and method for manufacturing the same
JP4875115B2 (ja) 半導体素子及び半導体装置
JP5421325B2 (ja) スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
JP2011187861A (ja) スピントランジスタ
US20120074476A1 (en) Integrated circuit
JP2009054866A (ja) スピントランジスタ
JP2004281594A (ja) 電界効果トランジスタ及びその製造方法
JP2010147409A (ja) 電界効果型トランジスタを有する半導体装置
JP3329627B2 (ja) 半導体素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150831

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees