JP6780871B2 - 磁気トンネルダイオード及び磁気トンネルトランジスタ - Google Patents

磁気トンネルダイオード及び磁気トンネルトランジスタ Download PDF

Info

Publication number
JP6780871B2
JP6780871B2 JP2018541516A JP2018541516A JP6780871B2 JP 6780871 B2 JP6780871 B2 JP 6780871B2 JP 2018541516 A JP2018541516 A JP 2018541516A JP 2018541516 A JP2018541516 A JP 2018541516A JP 6780871 B2 JP6780871 B2 JP 6780871B2
Authority
JP
Japan
Prior art keywords
spin
layer
magnetic tunnel
magnetic
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018541516A
Other languages
English (en)
Other versions
JP2018533227A (ja
Inventor
エルソイ シャシオウル
エルソイ シャシオウル
プロフェッサー ドクター シュテファン ブリューゲル
プロフェッサー ドクター シュテファン ブリューゲル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of JP2018533227A publication Critical patent/JP2018533227A/ja
Application granted granted Critical
Publication of JP6780871B2 publication Critical patent/JP6780871B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明は、磁気トンネルダイオード、磁気トンネルトランジスタ、及びその使用方法に関する。
量子トンネルダイオード及びトランジスタ、特にホットキャリアダイオード及びホットキャリアトランジスタは、高速電子デバイスの最も有望な候補の１つであると考えられる。金属−絶縁体−金属トンネルダイオードにおいて30THzまでの動作周波数が実証されており、いくつかのグラフェンベースの垂直量子トンネルトランジスタが実験的に実現されている。ここで、量子トンネルトランジスタは、高周波、高密度、高速の集積回路（ICｓ）に対して大きなポテンシャルを有することが理解される。
電子の電荷に加えて、電子の固有スピン磁気モーメントを利用することにより、スピントロニクス又はスピンエレクトロニクスと呼ばれる、不揮発性、再構成可能性などの追加機能を提供する新しい研究分野が開発された。スピンバルブにおける巨大磁気抵抗効果及び磁気トンネル接合におけるトンネル磁気抵抗効果の発見により、多数のセンサ用途及びメモリ用途が見出された。
トンネル磁気抵抗は、磁気トンネル接合において生じる磁気抵抗効果である。通常、これは、薄い絶縁体によって分離された２つの強磁性体からなる構成要素である。絶縁層が十分に薄く、典型的には数ナノメートルである場合、電子は両方の強磁性体の間をトンネルすることができる。外部磁界によって、両方の磁性層の磁化の方向を互いに独立して制御することができる。磁化が等しく配列された場合、電子が絶縁層を通ってトンネルする確率は、反対の、すなわち反平行の配列よりも高い。これにより、接合部の電気抵抗を２つの異なる抵抗状態、すなわち２進数の０と１、の間で往復させることができる。
これらの構成要素において得られる大きな磁気抵抗は、磁気トンネルダイオード、磁気RAM、磁気トンネルトランジスタ、スピン電界効果トランジスタ等のような種々のスピントロニクスデバイスの開発における大きな研究努力を動機付けてきた。単一の非対称磁気トンネルバリアではダイオード効果及び磁気抵抗が既に観察されているが、低い整流比に限られている。
一方、異なる透明性を有する２つのトンネルバリアを有する二重トンネル接合は、極性バイアスに依存して高度に非対称な伝導を示すこと、すなわちダイオード又は電流整流器として作用することが期待される。このようなダイオード効果は、二重トンネル接合において観察されているが、磁気抵抗は消滅している。強いダイオード効果及び高い磁気抵抗もまた、非対称金属/酸化物二重トンネル接合において知られている。
磁気トンネルダイオードにおいて非対称な電流‐電圧（I−Ｖ）特性を得るためには、異なる高さの二重トンネルバリアを使用する必要がある。しかし、これは大きな閾値電圧Ｖｔｈ及び制限された電流につながる。これらの主な欠点のために、磁気トンネルダイオードは、低電力デバイス用途には不適当である。
磁気トンネルダイオードは２端子デバイスであり、３端子磁気トンネルトランジスタの基本ビルディングブロックを構成する。これらは、金属‐絶縁体‐金属‐半導体又は金属‐絶縁体‐金属‐絶縁体‐金属のいずれかの構造に基づく。これらの装置の動作原理は類似しており、使用される障壁の性質によって収集メカニズムのみが異なる。
コレクタ電流とエミッタ電流の比(Ic/Ie)として定義される転送速度αは、磁気トンネルトランジスタの性能を評価するための重要な指標である。転送速度αが低く、磁気電流比が低い磁気トンネルトランジスタが知られている。しかし、最近の完全エピタキシャル磁気トンネルトランジスタの実験では、適度な転送速度α及び磁気電流比が検出される。これは、コヒーレントトンネリング及び単結晶ベース層に起因するものであった(T.Nagahamaら、Appl.Phys.Lett.96、112509、2010)。ベース−コレクタリーク電流が大きく、転送速度が不十分であるため、磁気トンネルトランジスタはデバイス用途には不適当である。
従来のホットキャリアトンネルトランジスタならびに他の磁気及び非磁気トンネルトランジスタは、通常、厚いトンネルバリア及び高い動作電流に起因して、不都合なことに、低い転送速度αをもたらし、トンネルバリアの厚さの減少は、リーク電流を増加させることになる。
磁気トンネルダイオード及びトランジスタは、磁気電極の使用などの電荷ベースの対応物に対して付加的な機能を有する。これらにより、電流電圧（Ｉ−Ｖ）特性の制御及び不揮発性プログラミングが可能になる。ただし、この機能にもかかわらず、これらのデバイスを動的に再構成することはできない。これは、磁気トンネルダイオードの整流特性と磁気トンネルトランジスタの非対称電流−電圧特性が製造後に変更できないことを意味する。
磁気トンネルダイオードは、一方向にのみ電流を流すが、他方には流すことができない。この点に関して、最近、電荷ベースの再構成可能な金属−シリコーン−金属ナノワイヤトランジスタが実験的に実現された。この新しいトランジスタは4端子デバイスであり、ユニポーラn型及びp型電界効果トランジスタ(FET)の電気特性を単一タイプのデバイスに融合する。制御ゲートを介した電気信号の印加によってプログラムされるように、p−又はnFETとして動作するように動的に再構成することができる。デバイスのトランジスタ機能の他に、異なる符号で制御ゲート及びプログラムゲートに電圧を印加することによって、再構成可能なダイオードとして使用することもできる。しかしながら、この再構成可能な４端子トランジスタ又はダイオードの主な欠点は、それぞれ、余分な、単数若しくは複数のプログラミングゲートであり、これは、デバイスの複雑さを増し、スケーラビリティを制限する。それはまた、それが電荷ベースのトランジスタ又はダイオードであるため、それぞれ、磁気トンネルトランジスタ又は磁気トンネルダイオードの不揮発性機能性を欠いている。さらに、余分な、単数若しくは複数のゲートがそれぞれ存在すると、より多くのリーク電流が生じ、したがって消費電力が増加する。
スピントランジスタは、文献US8269293B2（特許文献１）から知られている。文献US7259437B2（特許文献２）は、高性能スピンバルブトランジスタを開示している。磁気トンネルトランジスタは、文献US8233249B2（特許文献３）から知られている。米国特許文献2004/0207961A1（特許文献４）は、スピンギャップレス半導体を含まない磁気抵抗装置及び強磁性層を開示している。
上述の問題と、トンネルダイオード及びトンネルトランジスタの不揮発性及び再構成性の特性の組み合わせ可能性の欠如は、したがって、ナノエレクトロニクスデバイスにおける技術的進歩を制限する。
上述の従来技術から公知の特徴は、単独で、又は、任意の組み合わせで、本発明による以下に記載する目的の1つと組み合わせることができる。
米国特許第８２６９２９３号明細書 米国特許第７２５９４３７号明細書 米国特許第８２３３２４９号明細書 米国特許出願公開第２００４/０２０７９６１号明細書
したがって、本発明の課題は、相応に開発された磁気トンネルダイオード及び磁気トンネルトランジスタならびにその構成方法を提供することである。
この問題は主クレームと独立クレームの対象によって解決される。
この問題を解決するために、主請求項による磁気トンネルダイオード、並びに独立請求項による磁気トンネルトランジスタ及び方法が用いられる。有利な実施形態は、従属請求項から得られる。
この問題を解決するために、電気回路に接続するための2つの端子、特に正確に2つの端子と、半金属磁石の材料層、トンネルバリア、及びスピンギャップレス半導体の材料層を有するトンネル接合とを含む磁気トンネルダイオードが役立つ。
ここで「の（of）」材料層は、「を含む(comprising)」又は「からなる(consisting of)」材料層を意味する。
本発明において、磁石又は磁気は、永久磁石材料ならびに強磁性又はフェリ磁性材料をカバーする。これは、例えば、外部磁場が存在しないため磁気効果のない状態の強磁性体も含む。
半金属磁石は、半金属の磁性材料として読み取ることができる。
スピンギャップレス半導体(スピン励起ギャップのない半導体)は、半導体特性を有する材料又は物質として、又は価電子帯と伝導帯との間にスピン励起ギャップを有さない半導体材料として理解することができ、フェルミエネルギの範囲において、マジョリティスピン価電子帯がマイノリティスピン伝導帯に広がるか、又はマイノリティスピン価電子帯がフェルミエネルギの範囲においてマジョリティスピン伝導帯に広がる場合も、スピン励起ギャップは存在しない(図１ｂ参照)。スピンギャップレス半導体では、フェルミエネルギより上のマジョリティスピン電子のバンドギャップと、フェルミエネルギより下のマイノリティスピン電子のバンドギャップ、又はその逆がある。スピンギャップレス半導体材料は、米国特許出願公開第20110042712号明細書に記載されている。一方、励起ギャップがマジョリティスピン価電子帯とマジョリティスピン伝導帯との間、及び/又はマイノリティスピン価電子帯とマイノリティスピン伝導帯との間にある場合、励起ギャップが存在する(図１ａ参照)。
本発明のさらなる態様は、電気回路に接続するための3つの端子、特に正確に3つの端子と、エミッタ半金属磁性層、エミッタ−ベーストンネルバリア、スピンギャップレス半導体層、ベース−コレクタトンネルバリア、及びコレクタ半金属磁性層を含む、特に上述の磁気トンネルダイオードのトンネル接合を有する層構成とを含む磁気トンネルトランジスタに関する。
本発明による磁気トンネルダイオード及び本発明による磁気トンネル抵抗器は、半金属磁性材料及びスピンギャップレス半導体材料の使用によって、不揮発性及び再構成性の両方の特性を達成することを可能にする。
不揮発性とは、電流がオフにされたときに入力信号情報及び出力信号情報が失われないことを意味し、その結果、例えば、記憶媒体の分野への適用が可能になる。
再構成可能とは、動作中に出力信号機能を自発的に定義することができることを意味し、例えばコンピュータプロセッサの分野への適用が可能になる。
再構成可能な磁気トンネルダイオード及びトランジスタをベースとするデバイスは、高い動作速度（THz領域）、低消費電力、単純な回路構造など、多くの利点を提供する。例えば、デバイスが動作している間に各ゲートに命令を送ることによって制御され得るデバイスは、プログラム特有の再構成を可能にする。
不揮発性の追加の利点は、単一のチップ上で論理機能とメモリ機能とを組み合わせることを可能にし、したがって、一般に、外部メモリにアクセスする必要性を排除する。
半金属磁性層(HMM)と、トンネルバリアによって分離されたスピンギャップレス半導体層(SGS)とを使用することによって、改善された非対称電流−電圧(I−V)特性を達成することができ、すなわち、トンネルバリアの厚さ及びポテンシャル高さを変化させることによって、ほとんど非対称の電流−電圧曲線及び閾値電圧Ｖｔｈを特に簡単に調整することができる。
さらに、従来のトンネルダイオードと比較して大きな電流を提供することができ、低電力でのデバイスの使用を可能にする。
トンネルダイオード又はトンネルトランジスタにおけるスピンギャップレス半導体材料の使用によって、高速又は高周波数下において、低電力で様々なデバイスを提供することができ、特に、得られるTMR効果は、磁気論理アプリケーションの実現のために有利に働くことを可能にする。なぜなら、全ての論理機能は、逆TMR効果のおかげで、2つの磁気トンネルダイオードのみを用いて実現できるからである。既存の磁気トンネル接合は、通常、強い電圧依存性及び低いTMR値のために、デバイスへの経済的な実現には不適当である。全ての論理機能がダイオード論理のみによって実現され得るわけではなく、非反転論理「AND」及び論理「OR」機能のみが半導体ダイオードゲートによって実現され得ることに留意されたい。全ての論理ゲートを実現するためには、約20の従来の金属酸化物半導体電界効果トランジスタ(MOSFET:metal-oxide semiconductor field-effect transistor)が必要であるが、本発明による磁気トンネルダイオードは2つだけで十分である。これにより、対応するデバイスの製造コストの低減及びウェーハダイの節約が可能になる。
さらに、半導体ベースの集積論理ゲートアレイは、製造後に、通常は再構成可能でなく、さらに、通常は不揮発性であるが、それは、入力及び出力情報が電源遮断後に失われるからである。それとは対照的に、論理ゲート、したがって論理アレイは、本発明による磁気トンネルダイオードを使用するときに不揮発性であり、したがって、エネルギー供給から独立した情報を留保することができる。さらに、再構成可能性は、製造後にも可能になり、すなわち、出力機能は、走行動作中にも再定義することができる。最後に、ある部品を論理回路として使用し、他の部品をメモリとして使用することが可能である。
本発明による磁気トンネルトランジスタは、従来のMOSFET(Metal−Oxide Semiconductor Field−Effect Transistor)と同様に、対称的なトランジスタ機能を有する。しかしながら、本発明による磁気トンネルトランジスタは、MOSFETと比較して不揮発性であり再構成可能であるという利点を有し、さらに、THz領域までの高い周波数でも動作することを可能にし、同時に、より低い電力消費量を有する。
本発明による磁気トンネルダイオード及びトンネルトランジスタに基づくデバイスは、高い動作周波数、低いエネルギー消費、及び単純な回路構造を可能にし、その結果、例えば、ロジックコンポーネント(logic components)は、コマンドを送信することによって制御され、例えば、ゲートを切り替えることができ、一方、コンポーネントは、動作中にプログラム特有の再構成を実現することができる。
不揮発性及び再構成可能性のおかげで、ロジック及びメモリを同じチップ上で組み合わせることができ、したがって外部メモリが不要になる。
本発明の磁気トンネルダイオードの1つの実施形態において、半金属磁石の材料層は、固定された-、すなわち、決められた又は固定された-磁化方向を有し、スピンギャップレス半導体の材料層は、再構成可能な磁化方向を有する。しかしながら、本発明によるトンネルダイオードでは、逆の場合も可能であり、この場合、半金属磁石の材料層が再構成可能な磁化方向を有し、スピンギャップレス半導体の材料層が固定された磁化方向を有する。
これにより、トンネルダイオードの特に簡単な再構成可能性ならびに柔軟な使用が可能になる。
本発明の磁気トンネルダイオードの1つの実施形態において、トンネル接合に隣接する固定層は、-半金属磁石の材料層又はスピンギャップレス半導体の材料層のいずれか-に隣接し、固定層が半金属磁石に隣接する場合、半金属磁石の材料層のいずれか、又は固定層がスピンギャップレス半導体に隣接する場合、スピンギャップレス半導体の材料層のいずれかの磁化方向を固定する。これにより、確実に磁化方向を固定することができる。
本発明による磁気トンネルダイオードの一実施形態では、スピンギャップレス半導体の材料層の層厚は、少なくとも1nm、好ましくは2nm、及び/又は最大40nm、好ましくは最大20nm、特に好ましくは最大8nmである。
したがって、ダイオードをトランジスタに集積する際に、信頼性の高いダイオード機能及びトランジスタ機能を可能にすることができ、同時に再現可能な製造を保証することができる。
本発明による磁気トンネルトランジスタの1つの実施形態において、層構成は、以下のような層順序を正確に有する。
第1に、エミッタ半金属磁石層、第2に、エミッタベーストンネルバリア、第3に、ハーフスピンギャップレス半導体層、第4に、ベースコレクタトンネルバリア、第5に、コレクタ半金属磁石層である。これにより、特に信頼性の高い再構成を達成することができる。
本発明のさらなる態様は、特に本発明に係る磁気トンネルダイオード-及び/又は特に本発明に係る磁気トンネルトランジスタ-の電流通過方向を構成及び/又は再構成する方法に関し、トンネルダイオードのスピンギャップレス半導体、トンネルダイオードの半金属磁石及び/又はトンネルトランジスタのスピンギャップレス半導体層の磁化方向を反転させるために、動作電流よりも大きな電流(電流)が印加されるか、又は外部磁界が活性化される。
トンネルダイオードの電流通過方向は、2つの端子間、すなわち、例えば、下部電極から上部電極への、又はその逆の電流の順方向(導電方向)を意味する。
トンネルトランジスタの電流通過方向は、エミッタとコレクタの間、すなわちエミッタ半金属磁石層からコレクタ半金属磁石層へ、又はその逆の電流の順方向(導電方向)を意味する。
トンネルダイオードでは、両端子間又は両電極間の電流(I、図2)をそれぞれ意味する。トンネルトランジスタにおいて、電流は、エミッタとベースとの間、及び/又はコレクタとベースとの間(IE、図6)の電流(IB、図6)を意味し、電流の増加は、通常、スイッチオン状態にある電圧VBEにおいて、通常動作電圧-の高さを上回るそれぞれの電圧(V、VCB及び/又はVBE)の短時間の増加によって特に得ることができる。
誘導電流又は磁界による磁化方向の切り替えにより、特に簡単な再構成を可能にすることができる。
本発明の更なる態様は、特に本発明による磁気トンネルダイオード又は磁気トンネルトランジスタのスピンギャップレス半導体層におけるスピンギャップレス半導体の使用に関し、電流の通過方向の不揮発性及び/又は再構成可能性を得ることを特徴とする。
これにより、論理及び/又はメモリ動作、又は論理動作とメモリ動作との組み合わせを可能にすることができる。
本発明の更なる態様は、特に本発明による磁気トンネルダイオード又は磁気トンネルトランジスタのスピンギャップレス半導体層におけるスピンギャップレス半導体の使用に関し、逆トンネル磁気抵抗効果を得ることを特徴とする。
逆ＴＭＲ効果とは、印加電圧の極性が変化したときにＴＭＲが符号を変化させることを意味する。
これにより、特にコンパクトで、特に労力とエネルギー消費が少ないロジックコンポーネント（Logic components）を提供することができる。
特に、この使用において、材料層は、磁気トンネルダイオードの半金属磁石であり、磁気トンネルトランジスタのエミッタ半金属磁石層又はコレクタ半金属層は、強磁性又はフェリ磁性材料であり、Co又はFeのような強磁性又はフェリ磁性材料である。 好ましくは、このようなトンネル接合は、SGS/MgO/Fe又はSGS/MgO/Coの構造を有することができる。
したがって、ロジックコンポーネント（logic components）の特に簡単な実現が可能になる。
以下、図面に基づいて本発明の実施例をさらに詳細に説明する。 実施例の1つ又は複数の特徴を特許請求の範囲に記載の対象と組み合わせることができる。
本発明のさらなる態様は、本発明による磁気トンネルトランジスタが、ベースとエミッタとの間に電圧を印加することによって(VBE>0)、スイッチオンされ(すなわち、電流が流れ)、ベースとエミッタとの間の電圧VBEをゼロに低下させることによってスイッチオフされる(ここで、ベースとコレクタとの間の電圧VCBは、基本的にゼロより大きい)、方法に関する。これにより、特に簡単なスイッチのオン/オフが可能となる。
半金属磁石(HMM)における電子の状態密度(DOS)の概略図である。 スピンギャップレス半導体(SGS)における電子の状態密度(DOS)の概略図である。 電気端子を有する本発明による再構成可能な磁気トンネルダイオード(RMTD:reconfigurable magnetic tunnel diode)の層の概略断面図である。 磁気トンネルダイオードの対応する電流−電圧特性又はI−V出力信号関数の磁化方向と反平行な配向の概略図である。 磁気トンネルダイオードの対応する電流−電圧特性又はI−V出力信号関数の磁化方向と平行な配向の概略図である。 図３ａの磁気トンネルダイオードの反平行構成における電子の状態密度（DOS）の概略図である。（図４ａ〜図４ｃは、バイアス電圧が異なる。） 図３ａの磁気トンネルダイオードの反平行構成における電子の状態密度（DOS）の概略図である。 図３ａの磁気トンネルダイオードの反平行構成における電子の状態密度（DOS）の概略図である。 図３ｂの磁気トンネルダイオードの平行構成における電子の状態密度（DOS）の概略図である。（図４ｄ〜図４ｆは、バイアス電圧が異なる。） 図３ｂの磁気トンネルダイオードの平行構成における電子の状態密度（DOS）の概略図である。 図３ｂの磁気トンネルダイオードの平行構成における電子の状態密度（DOS）の概略図である。 図２の再構成可能な磁気トンネルダイオードのトンネル磁気抵抗(TMR: Tunnel Magnetoresistance)効果のバイアス電圧依存性の概略図である。 電気端子を有する本発明の再構成可能な磁気トンネルトランジスタ(RMTT:reconfigurable magnetic tunnel transistor)の概略断面図である。 本発明の再構成可能な磁気トンネルトランジスタの概略バンド図であり、フラットバンド状態でのバンドアラインメントである。（図７ａ〜図７ｃは、動作モードが異なる。） ブロッキング状態でのバンドアラインメントである。 通過状態でのバンドアラインメントである。 再構成可能な磁気トンネルトランジスタの電子の状態密度(DOS:density of state)の概略図であり、外部バイアス電圧のないフラットバンド条件でのバンドアライメントである。（図８ａ〜図８ｃは、動作モードが異なる。） 正のコレクタバイアス電圧のブロッキング状態である。 正のコレクタバイアス電圧と正のベースバイアス電圧の両方の通過状態である。 本発明の磁気トンネルダイオード又は磁気トンネルトランジスタにおけるFeVZrSiのスピンギャップレス半導体の電子バンド構造構造である。 本発明の磁気トンネルダイオード又は磁気トンネルトランジスタにおけるFeVZrSiのスピンギャップレス半導体の状態密度である。
磁性体では、電子状態密度（DOS）は、アップ-スピンバンド（マジョリティ-スピンバンドとも呼ばれる）と、ダウン-スピンバンド（マイノリティ-スピンバンドとも呼ばれる）との間で分裂する。
半金属磁石(HMM)では、マジョリティ-スピン電子はフェルミエネルギEFの周囲の限られたエネルギー間隔で金属の挙動を示し、一方、マイノリティ-スピン電子は図1aに示すようにバンドギャップGCB及びGVBによる半導体挙動を示す。GVBはフェルミエネルギと価電子帯の間の距離であり、GCBはフェルミエネルギと伝導帯の間の距離である。これは、フェルミエネルギEFにおける伝導電子の100%スピン分極をもたらす。
図１ｂに示されているように、本発明によるトンネルダイオード及びトンネルトランジスタに使用されるスピンギャップレス半導体（SGS）は、マジョリティ-スピン電子のスピンギャップがフェルミエネルギよりも高く、マイノリティ-スピン電子のスピンギャップがフェルミエネルギよりも小さくなるような、又はその逆になるような、ユニークなバンド構造を有し、価電子帯及び伝導帯の100％電子スピン分極を、それぞれ反対方向へもたらす。この特定のスピンギャップレス半導体は、間接バンドギャップを有する半導体とも呼ばれる。
したがって、図１ａ及び１ｂ、ならびに図４、８及び９ｂは、縦軸の左側にマジョリティ-スピンバンドが示され、右側にマイノリティ-スピンバンドが示されていると読み取ることができる。さらに、水平に書き込まれたフェルミエネルギEFの下では、エネルギー帯又は価電子帯がそれぞれ一般に占有され、一方、発酵エネルギーEFの上のエネルギー帯又は伝導帯は、基本的に占有されず、したがって、電圧が印加されたときにのみ通過ステーションとして働くことができる。
したがって、例えば図８ｃに示すように、フェルミエネルギ水平線の下に配置され、したがって占有されているエミッタEのマジョリティ-スピン帯の電子は、フェルミエネルギ水平線の上のベースの占有されていないマジョリティ-スピン帯に一時的に移動して、これも占有されていないコレクタのマジョリティ-スピン帯にすぐに到達し、そこから上部電極220を介して流出することができる。
スピン分解光電子分光法(PES:spin-resolved photoelectron spectroscopy)は、光電子放出分光法としても知られ、半金属磁石、スピンギャップレス半導体、又は他の磁性材料を検証する非常に強力な方法である。これは、PESが、材料の電子構造を識別する直接的な方法を提供し、したがって、スピン偏極走査トンネル顕微鏡法又はスピン偏極陽電子消滅分光法などの間接的な方法と比較して、一般に信頼性が高く、磁性材料の電子構造に関するより包括的な情報を提供するからである。
ダイオードは、一般に、一方向のみに電流の流れを通し、反対方向の電流の流れを阻止するための２つの端子を有する電子部品である。
図２は、好ましくは、互いの上に配置され、かつ/又は互いにしっかりと接続された層を有する材料層スタックの形態の構造を有する、本発明による再構成可能な磁気トンネルダイオード100を例示的に示す。トンネルダイオード100は、電気絶縁性基板層102と、半金属磁石108を特に外部電気回路に電圧Vで電気的に接続するためにその上に配置された下部電極104と、固定層106に隣接する層の磁化方向を固定するためにその上に配置された固定層106と、3つの層を含むか又はそれからなるトンネルバリア接合160と、下部電極104と上部電極114との間及び/又は半金属磁石108との間に磁気スピンギャップレス半導体を電気的に接続するためにトンネル接合160上に配置された上部電極114とを含む。
トンネル接合部160は、固定層106によって固定された磁化方向を有することが好ましい励起スピンギャップを一般的に有する半金属磁石108と、トンネルバリア110に隣接する2つの層の間の絶縁体として半金属磁石108内に配置されたトンネルバリア110と、トンネルバリア110上に配置されたスピンギャップレス半導体112とを含むか、又はそれらからなり、その磁化方向は再構成可能、すなわち再切り替え可能又は可逆的である。
磁気トンネルダイオードの一実施形態では、層の半金属磁石108とスピンギャップレス半導体112とが交換され、それにより、スピンギャップレス半導体112の磁化方向が固定され、半金属磁石の磁化方向が再構成可能である。
一実施形態では、基板102は、MgO又はSiO2を含むか、又はそれらからなる。これにより、ダイオードの信頼性の高い機能を保証することができる。
一実施形態では、下部電極104及び/又は上部電極114は、Ti、Ru、Rh、Cu、N、Al、Ta、CuN、又はこれらの材料の少なくとも2つの組合せ、特に多層系の形態を含む、又はそれらからなる。これにより、下部電極及び上部電極の信頼性の高い機能が保証される。
特に、上部電極104及び/又は下部電極114は、少なくとも10nm及び/又は多くとも100nm、好ましくは多くとも50nm、特に好ましくは多くとも30nmの厚さを有する平面拡張形状（planar expanding shape）を有する。コンパクトな設計及び信頼性のある機能を達成することができる。
一実施形態では、固定層106は、反強磁性材料及び/又は半金属磁石、好ましくはFeMn、NiMn、PtMn、lrMn、PdMn、PtPdMn又はRhMnを含むか、又はそれらからなる。原理的には、固定層106は、層の平面内又は層の平面に対してある角度、好ましくは90°の磁化方向を有することができる。このようにして、隣接する磁性層、例えば半金属磁石108に、スピン、すなわち磁化方向を確実に固定又は固定できるようにすることができる。
特に、固定層106は、少なくとも10nm及び/又は最大で100nm、好ましくは最大で50nm、特に好ましくは最大で30nmの厚さを有する平面拡張形状を有する。コンパクトな設計及び信頼性のある機能を達成することができる。
一実施形態では、半金属磁石108及び/又はスピンギャップレス半導体112は、磁場の存在下で磁化方向又は磁気モーメントを固定できるように又は固定して、すなわち、磁化方向又は磁気モーメントの反転を磁場の存在によって防止することができるように構成される。特に、この目的のために、半金属磁石108及び/又はスピンギャップレス半導体112は、強磁性体又はフェリ磁性体である。
一実施形態では、半金属磁石108は、室温より高いキュリー温度及び/又は大きな半金属バンドギャップを有する材料を含むか、又はそれらからなり、例えば、Co2YZ（ここでY=Ti、V、Cr、Mn、Fe及びZ=Al、Ga、In、Si、Ge、Sn、As、Sb）のような半金属完全ホイスラー化合物及び、化学式X2YZ（ここでX=Sc、Ti、V、Cr、Mn及びZ=Al、Si、As及びY=Ti〜Zn）を有する逆ホイスラー化合物、及び半ホイスラー化合物XYSb（ここでX=Fe、Co、Ni及びY=Mn）である。
特に、半金属磁石108は、少なくとも1nm、好ましくは5nm、特に好ましくは10nm、及び/又は多くとも50nm、好ましくは多くとも40nm、特に好ましくは多くとも30nmの厚さを有する平面拡張形状を有する。コンパクトな設計及び信頼性のある機能を達成することができる。
一実施形態では、トンネルバリア110は、絶縁材料を含むか、又はそれらからなり、特に0.4eV以上のバンドギャップを有し、好ましくはMgO又はAlOxであり、しかし、一般的にはまた、AlOx、MgAlO、TaOx、SiO2、HfO2、例えばSiやGaAsのような真性半導体、及び六方晶系BNのような二次元系である。これにより、確実なバリア機能を確保することができる。
特に、トンネルバリア110は、少なくとも0.5nm、好ましくは1nm、及び/又は多くとも5nm、好ましくは多くとも4nm、特に好ましくは多くとも2nmの厚さを有する平面拡張形状を有する。これにより、トンネルバリア110の信頼性のあるバリア機能が可能になる。厚すぎる層厚はトンネル効果を強く妨げ、薄すぎる層厚は電界内で壊れる可能性がある。
一実施形態では、スピンギャップレス半導体112は、磁性材料を含むか、又はそれらからなり、特に層平面内又は層平面に対してある角度で磁化方向を有する。基本的に、スピンギャップレス半導体112は、スピンギャップレス半導体112の磁化方向を磁場の存在下で構成し、トンネルダイオードの動作中に再構成、すなわち逆にすることができるように設計される。これにより、動作時にトンネルダイオードの電流の導通方向を変化させることができる。
好ましくは、スピンギャップレス半導体112は、FeCrXZ、FeVXZ '、及びMnVXZ "化合物のような第四級ホイスラー化合物を含むか、又はそれらからなり、ここで、X=Ti、Zr、Hf、Z=Al、Ga、In、Z'= Si、Ge、Sn、及びZ"=P、As、Sbである。一般に、好ましくは室温より上のキュリー温度を有するスピンギャップレス半導体特性を有する任意の材料が、スピンギャップレス半導体層112として考慮され得る。
特に、スピンギャップレス半導体112は、少なくとも1nm、好ましくは2nm、及び/又は最大で40nm、好ましくは最大で20nm、特に好ましくは最大で8nmの厚さを有する平坦な拡張形状を有する。これにより、信頼性の高い再構成が可能となり、より厚い層を使用する場合、少なくとも電流誘起スピン伝達モーメントの再構成はもはや実現することができなくなる。スピンギャップレス半導体112の最適な層厚は、通常、正確に又はほぼ3nmである。これにより、再現可能な特性及びトンネルダイオードの信頼できる機能を有するスピンギャップレス半導体112の製造を可能にすることができる。
第1の例示的な実施形態において、本発明の磁気トンネルダイオード100は、図2に概略的に示されるように、MgOの基板102、20nmの層厚を有するTaの下部電極104、10nmの層厚を有するIrMnの固定層106、20nmの層厚を有するCo2MnSiの半金属磁石108、1nmの層厚を有するMgOのトンネルバリア110、2nmの層厚を有するFeVTiSiのスピン励起ギャップのない半金属112、及び/又は20nmの層厚を有するTaの上部電極114を備える。このように構成された磁気トンネルダイオード100は、逆TMR効果とともに、通過方向における不揮発性及び再構成可能性の機能を示した。
FeVTiSiのスピンギャップレス半金属層212の磁化方向の電流誘導スイッチングによる再構成は、約107A/cm2の臨界電流密度Icrに達する動作電流より大きい電流(I、図2)を印加することによって達成することができる。
第2の例示的な実施形態において、本発明による磁気トンネルダイオード100は、層108及び112を交換した図2に概略的に示されるように、MgOの基板102を備え、MgOの基板102上には、20nmの層厚を有するTaの下部電極104が配置され、その上には、10nmの層厚を有するIrMnの固定層106が配置され、その上には、8nmの層厚を有するFeVTiSiのスピン励起ギャップのない半金属が配置され、その上には、3nmの層厚を有するMgOのトンネルバリア110が配置され、その上には、30nmの層厚を有するCo2FeAlの半金属磁石が配置され、及び/又はその上には、20nmの層厚を有するTaの上部電極114が配置される。このように構成された磁気トンネルダイオード100は、逆TMR効果とともに、通過方向における不揮発性機能及び再構成可能機能を示した。
第3の例示的な実施形態において、本発明の磁気トンネルダイオード100は、図2に概略的に示されるように、MgOの基板102、20nmの層厚を有するTaの下部電極104、10nmの層厚を有するIrMnの固定層106、10nmの層厚を有するCo2FeAl0.5Si0.5の半金属磁石108、1nmの層厚を有するMgOのトンネルバリア110、2nmの層厚を有するFeVZrGeのスピン励起ギャップのない半金属112、及び/又は20nmの層厚を有するTaの上部電極114を備える。このように構成された磁気トンネルダイオード100は、逆TMR効果とともに、通過方向における不揮発性機能及び再構成可能機能を示した。
図2の磁気トンネルダイオード100の1つ又はすべての層は、マグネトロンスパッタリング、ラジオ周波数スパッタリング及び/又は電子ビーム蒸着などの堆積プロセス又はコーティング技術によって製造することができる。
特に、図2の磁気トンネルダイオード100の少なくとも2つ又は全ての層は、マグネトロンスパッタリング及び電子ビーム蒸着を用いて、超高真空チャンバ内での連続的な堆積によって生成される。
第1の実施の形態では、例えば、マグネトロンスパッタ法により、MgO基板上に、後電極（later electrode）としてTa層を室温で塗布し、その上に、マグネトロンスパッタ法により、室温で固体層としてIrMn層を形成した。固定層上に、まず室温でマグネトロンスパッタリングによりCo2MnSiを堆積し、次いで約500℃でアニールして、Co2MnSi層をエピタキシャル成長させた。理想的には、Co2MnSi層は、立方晶L21型構造で結晶化し、次いで、セルユニットは、共原子（co-atoms）の位置が（0,0,0,0）及び（0.5 0.5 0.5）を有する4つの相互侵入型fccサブグリッドを含み、Mn原子については（0.25,0.25,0.25）であり、Si原子については（0.75,0.75,0.75,0.75）である。
次に、MgOトンネルバリアは、Co2MnSi層上への堆積によって、好ましくは室温での電子ビーム蒸着によって作り出すことができる。FeVTiSi層は、室温で塗布して、有利には、マグネトロンスパッタリングで塗布して、その後アニーリングによって、特に約500℃でのアニーリングによって、下にあるMgOトンネルバリア上にFeVTiSi層のエピタキシャル成長を達成することもできる。これにより、Co2MnSi層と同様に、FeVTiSi層を理想的には立方晶の4元ホイスラー型構造に結晶化させることができ、このとき各原子の位置は、Fe原子については（0,0,0）、Ti原子については（0.25,0.25,0.25）、V原子については（0.5,0.5,0.5）、Si原子については（0.75,0.75,0.75）である。
TA層は、好ましくは、後の電極を形成するためにマグネトロンスパッタリングによって堆積させることもできる。
トンネルダイオードの上述の整流特性は、磁性層108及び112の磁化方向の相対的な向きに依存する。半金属磁石108とスピンギャップレス半導体112の磁化が図3aのように反平行である場合、トンネル電流は、一方向にのみ可能であり、他方向では阻止され、したがって、トンネル接合160は、ダイオードのように振る舞う。スピンギャップレス半導体112の磁化方向が逆転する場合、すなわち、半導体112が半金属磁石108と平行に走る場合、ダイオードの整流特性も図3bに示すように逆転する。
図3aに示されるように、正の電圧V又は正の電圧信号がダイオードの端子間に存在する場合、ダイオードは、臨界電圧又は閾値電圧Ｖｔｈからの電流を導通し始めるだけである。閾値電圧の後、電圧Vを超える電流Iの指数関数的な増加が生じる。しかし、電流が高くなりすぎると、一般に、ダイオードに亀裂が生じ、ダイオードが溶融する危険がある。負の電圧の場合、電流Iは反対方向には流れない、又はほとんど流れない。原理的には、特にダイオードの共通動作範囲を超える非常に高い負電圧が依然として電流の流れを引き起こし得ることに留意されたい。
一実施形態では、トンネルダイオードは、スピンギャップレス半導体112の磁化方向を反転させると、電流−電圧曲線(I−V)も反転する、すなわち、電圧及び電流軸に対して鏡に映したように設計される(図3a、3b参照)。このよう、ダイオードを構成することができる。
これは、トンネルダイオードが外部磁場又はスピントランスファ-トルク機構によって動的に構成され得ることを意味する。
図2のトンネルダイオードでは、半金属磁石108の磁化方向は固定されており、スピンギャップレス半導体112の磁化方向は自由に回転可能である。
本発明によるトンネルダイオードの1つの有利な効果は、ダイオードが電流を通過させる閾値電圧Ｖｔｈが、絶縁バリアの厚さ及び電位高さに依存し、したがって、Ｖｔｈは、これら2つのパラメータの適切な選択によって調整され得ることである。
半導体ベースのダイオードでは、閾値電圧Ｖｔｈは通常固定であり、変更することはできない。例えば、閾値電圧Ｖｔｈは、ゲルマニウム又はゲルマニウムで作られたダイオードでは約0.3Vであり、シリコンで作られたダイオードの場合には約0.7Vである。
図4に示されるように、トンネルダイオードの双方向挙動は、正及び負のバイアス電圧下での磁性層108及び112、すなわち半金属磁石108及びスピンギャップレス半導体112の状態密度によって説明することができる。
Simmonsモデルでは、バイアス電圧Vのトンネル電流I(V)は次式で与えられる。
図4bに示されるように、正のバイアス電圧が下部電極104に、したがってスピンギャップレス半導体112に印加される場合、電子は、半金属磁石108の占有されたマジョリティ-スピン価電子帯から絶縁トンネルバリア110を通ってスピンギャップレス半導体112の占有されていないマイノリティ-スピン導体帯にトンネルする。印加バイアス電圧が高すぎない限り、フェルミエネルギの下の半金属磁石108及びフェルミエネルギの上のスピンギャップレス半導体112には状態がないので、他方のスピンチャネルの電子のトンネリングは不可能である。
図4の破線は、障壁を通ってトンネルすることができる電子のエネルギー範囲を示す。スピンギャップレス半導体112に負の電圧が印加されると、HMM−I−SGSトンネル接合160の固有のバンド構造に起因して、半金属磁石108への、すなわち上部電極114への電子のトンネリングが防止される。図4a〜4cに示すように、電極が平行に磁化されると、電子電流は反対方向、すなわち下部電極104から上部電極114へ流れる。このようにして、HMM-I-SGSトンネルダイオードを動的に構成することができる。この磁気トンネルダイオードは、半金属磁石108の層と、その上にトンネルバリア110と、その上にスピンギャップレス半導体112の層を有する。
特に、このトンネルダイオードは、逆トンネル磁気抵抗効果(TMR:Inverse Tunnel Magnetoresistance Effect)の特性を示すか、又はそれを可能にするように設計されている。TMR効果は、一般に、例えば薄い絶縁体によって分離された2つの強磁性体を含むトンネルコンタクトにおいて生じる。絶縁体層が十分に薄い場合、例えば、1桁のナノメートル範囲の場合、電子は、絶縁体層を通って一方の強磁性体から他方の強磁性体にトンネルすることができる。TMR効果は、古典物理学では記述できない量子力学的現象である。トンネル接合では、強磁性体のうちの1つの磁化方向は、外部磁界によって、又は誘導電流によって、切り替えられるか、又は反転されることが可能である。磁化方向が平行に配向される場合、2つの強磁性体の反平行又は反対の磁化方向よりも、電子が絶縁体層を通ってトンネルする可能性が高い。このことから、このようなトンネル接合は、一般に、2つの電気抵抗状態の間で切り替えられ得ることになる。1つは低抵抗で、もう1つは高抵抗である。
図5は、2つの場合のTMR効果依存性を示す。「A」でラベル付けされているのは、固定された磁化方向を有する半金属磁石108と、自由磁化方向を有するスピンギャップレス半導体112とを含むトンネル接合160を有するトンネルダイオード100のTMR値の電圧依存性である。「B」でラベル付けされているのは、固定磁化方向を有する磁性層108として通常の強磁性材料又はフェリ磁性材料と、自由磁化方向を有するスピンギャップレス半導体112とを含むトンネルコンタクト160を有するトンネルダイオード100のTMR値の電圧依存性である。TMRは次式で定義される。
HMM−I−SGSトンネル接合160が励起ギャップの有無にかかわらず備える前記独特のエネルギーバンド構造(図1a及び図1b)により、再構成可能な磁気トンネルダイオードは、逆TMR効果を有し、すなわち、TMRは、印加されたバイアス電圧の極性が変化するときに符号を変化させる。上述したように、これは、再構成可能な磁気トンネルダイオードを使用して、例えばコンピュータプロセッサ用の磁気論理ゲートを生成することを可能にする非常に重要な特性である。
HMM−I−SGSトンネルコンタクト160は基本的に図6の磁気トンネルトランジスタ200にも存在するので、磁気トンネルトランジスタ200も逆TMR効果を示す。
半金属磁石の代わりに磁化方向が固定された磁性層108として、Fe、Co、CoFe、又はCoFeBなどの通常の強磁性体をトンネル接合160に用いる場合、図2からの再構成可能な磁気トンネルダイオードは、上述の整流特性を失い、逆TMR効果は、少なくとも減少した値に留まる。前記独特のバンド構造により、スピンギャップレス半導体112は、逆TMR効果に関してトンネル接合160にとって重要な役割を果たす。
トランジスタは、基本的に、電気エネルギー、好ましくは電子信号を増幅及び/又は切り替えるために使用される3つの端子を有する電子部品である。印加される電圧又は電流であって、トランジスタの１つの端子対に印加されるものは、別の端子対を通る電流を、変化（例えば増幅）させることができ、ここで端子の1つが双方の端子対によって構成されてもよい。したがって、トランジスタは、集積回路の基本コンポーネント又は電気コンポーネントである。
端子は、通常、電極である。
図6は、コレクタ電極220とベース電極213との間に電圧VCBを印加し、ベース電極213とエミッタ電極204との間に電圧VBEを印加するための、接続された外部電気回路と共に、再構成可能な磁気トンネルトランジスタ200の材料層を通る断面図を示す。
再構成可能磁気トンネルトランジスタ200は、絶縁基板層202、エミッタ電極204、特に反強磁性エミッタ固定層206、エミッタ半金属磁性層208、エミッタ−ベーストンネルバリア210、スピンギャップレス半導体層212、ベース−コレクタトンネルバリア214、コレクタ半金属磁性層216、コレクタ固定層218及び/又はコレクタ電極220を含むか、又はそれらからなる。ベース電極213は、スピンギャップレス半導体層212に電気的に接続されている。
特に、本発明による再構成可能磁気トンネルトランジスタ200は、再構成可能磁気トンネルダイオード100とは異なり、スピンギャップレス半導体層212をエミッタ半金属磁性層208及び/又はコレクタ半金属磁性層216と交換することができない。
したがって、基本的に、本発明による再構成可能磁気トンネルトランジスタ200は、エミッタ−ベーストンネルバリア210とベース−コレクタトンネルバリア214との間に、正確に及び/又は直接に、スピンギャップレス半導体層212を提供する。
特に、基板層202は、MgO又はSiO2を含むか、又はそれらからなる。エミッタ電極204及び/又はコレクタ電極220は、Ti、Ru、Rh、Cu、N、Al、Ta、CuN、又はこれらの材料の少なくとも2つの組合せ、特に多層系の形態を含む、又はそれらからなる。したがって、電極の信頼できる機能を保証することができる。
特に、エミッタ電極204及び/又はコレクタ電極220は、少なくとも10nm及び/又は多くとも100nm、好ましくは多くとも50nm、特に好ましくは多くとも30nmの層厚を有する。コンパクトな設計及び信頼性のある機能を達成することができる。
一実施形態では、エミッタ固定層206及び/又はコレクタ固定層218は、反強磁性材料及び/又は半金属磁石、好ましくはFeMn、NiMn、PtMn、IrMn、PdMn、PtPdMn又はRhMnを含むか、又はそれらからなる。基本的に、エミッタ固定層206及び/又はコレクタ固定層218は、層平面内又は層平面に対してある角度、好ましくは90°の磁化方向を有することができる。したがって、隣接するエミッタ又はコレクタ半金属磁性層208、216の磁化方向の確実な検出又は固定が可能になる。
特に、エミッタ固定層206及び/又はコレクタ固定層218は、少なくとも10nm及び/又は多くとも100nm、好ましくは多くとも50nm、特に好ましくは多くとも30nmの厚さを有する。コンパクトな設計及び信頼性のある機能を達成することができる。
一実施形態では、エミッタ半金属磁性層208及び/又はコレクタ半金属磁性層216のみが、特にエミッタ固定層206又はコレクタ固定層218によって、磁界の存在下で、磁化方向を固定して又は固定することができるように設計される。好ましくは、エミッタ半金属磁性層208及び/又はコレクタ半金属磁性層216は、強磁性又はフェリ磁性であり、及び/又は、キュリー温度が室温より高い材料及び/又は大きなハーフメタルバンドギャップを有する材料、例えば、Co2YZ（ここでY=Ti、V、Cr、Mn、Fe及びZ=Al、Ga、In、Si、Ge、Sn、As、Sb）のような半金属完全ホイスラー化合物及び、化学式X2YZ（ここでX=Sc、Ti、V、Cr、Mn及びZ=Al、Si、As及びY=Ti〜Zn）を有する逆ホイスラー化合物、及び半ホイスラー化合物XYSb（ここでX=Fe、Co、Ni及びY=Mn）である。
特に、エミッタ半金属磁性層208及び/又はコレクタ半金属磁性層216は、少なくとも1nm、好ましくは5nm、特に好ましくは10nm、及び/又は最大50nm、好ましくは最大40nm、特に好ましくは最大30nmの層厚を有する。コンパクトな設計及び信頼性のある機能を達成することができる。
一実施形態では、エミッタ−ベーストンネルバリア210及び/又はベース−コレクタ−トンネルバリア214は、絶縁材料を含むか、又はそれからなり、特に、少なくとも0.4eVのバンドギャップを有し、好ましくはMgO又はAlOxであり、しかし、原則的にはまた、AlOx、MgAlO、TaOx、SiO2、HfO2、例えばSiやGaAsのような真性半導体、及び六方晶系BNのような二次元系である。これにより、特にリーク電流の低いトンネルトランジスタを提供することができる。
特に、エミッタ−ベーストンネルバリア210及び/又はベース−コレクタトンネルバリア214は、少なくとも0.5nm、好ましくは1nm、及び/又は多くとも5nm、好ましくは多くとも4nm、特に好ましくは多くとも2nmの層厚を有する。これにより、バリア機能が可能になる。厚すぎる層厚はトンネル効果を強く妨げ、薄すぎる層厚は電界内で壊れる可能性がある。
一実施形態では、スピンギャップレス半導体212は、特に層平面内又は層平面に対してある角度で磁化方向を有する磁性材料を含むか、又は磁性材料からなる。基本的に、スピンギャップレス半導体212は、スピンギャップレス半導体112の磁化方向が磁界の存在下で構成され、トンネルトランジスタの動作中にも再構成され得るように設計される。これにより、動作時にトンネルトランジスタの電流方向を変化させることができる。
好ましくは、スピンギャップレス半導体112は、好ましくは、FeCrXZ、FeVXZ'、及びMnVXZ"化合物のような第四級ホイスラー化合物を含むか、又はそれらからなり、ここで、X=Ti、Zr又はHfであり、Z=Al、Ga、In、B又はTlであり、Z'= Si、Ge、Sn、C又はPbであり、Z"=P、As、Sb、N又はBiである。一般に、好ましくは室温より上のキュリー温度を有するスピンギャップレス半導体特性を有する任意の材料が、スピンギャップレス半導体層112として考慮され得る。
特に、スピンギャップレス半導体層212は、少なくとも1nm、好ましくは2nm、及び/又は最大40nm、好ましくは最大20nm、特に最大8nmの厚さを有する。したがって、信頼性のある再構成を可能にすることができるが、より厚い層では、少なくとも電流誘起スピン転移トルク再構成をもはや達成することができない。スピンギャップレス半導体層212の最適な層厚は、正確に又は約3nmである。これにより、再現性のあるスピンギャップレス半導体層212を作製することができ、トンネルトランジスタの信頼性の高い機能を実現することができる。
第1の例示的な実施形態では、図6に概略的に示された本発明による磁気トンネルトランジスタ200は、MgOの基板層202と、20nmの層厚を有するTaのエミッタ電極204と、10nmの層厚を有するIrMnのエミッタ固定層206と、20nmの層厚を有するCo2MnSiのエミッタ半金属磁性層208と、1nmの層厚を有するMgOのエミッタ−ベーストンネルバリア210と、2nmの層厚を有するFeVTiSiの励起ギャップのない半金属層212と、1nmの層厚を有するMgOのベース−コレクタトンネルバリア214と、20nmの層厚を有するCo2MnSiのコレクタ半金属層216と、10nmの層厚を有するIrMnのコレクタ固定層218及び／又は20nmの層厚を有するTaのコレクタ電極220を含む。このように構成された磁気トンネルトランジスタ200は、通過方向における不揮発性機能及び再構成可能機能を示した。
FeVTiSiのスピンギャップレス半金属層212の磁化方向の電流誘導スイッチングによる再構成は、約107A/cm2の臨界電流密度Icrに達する動作電流より大きい電流を、エミッタとベース(IB)との間、及び/又はコレクタとベース(IE)との間に印加することによって達成することができる(図6)。
第2の例示的な実施形態では、図6に概略的に示される本発明による磁気トンネルトランジスタ200は、MgOの基板層202と、20nmの層厚を有するTaのエミッタ電極204と、10nmの層厚を有するIrMnのエミッタ固定層206と、30nmの層厚を有するCo2FeAlのエミッタ半金属磁性層208と、3nmの層厚を有するMgOのエミッタ−ベーストンネルバリア210と、8nmの層厚を有するFeVZrSiの励起ギャップのない半金属層212と、2nmの層厚を有するMgOのベース−コレクタトンネルバリア214と、30nmの層厚を有するCo2FeAlのコレクタ半金属層216と、10nmの層厚を有するIrMnのコレクタ固定層218と、20nmのTaのコレクタ電極220とを含む。このように構成された磁気トンネルトランジスタ200は、通過方向における不揮発性機能及び再構成可能機能を示した。
第3の例示的な実施形態では、図6に概略的に示される本発明による磁気トンネルトランジスタ200は、MgOの基板層202と、20nmの層厚を有するTaのエミッタ電極204と、10nmの層厚を有するIrMnのエミッタ固定層206と、10nmの層厚を有するCo2FeAl0.5Si0.5のエミッタ半金属磁性層208と、3nmの層厚を有するMgOのエミッタ−ベーストンネルバリア210と、2nmの層厚を有するFeVZrSiの励起ギャップのない半金属層212と、2nmの層厚を有するMgOのベース−コレクタトンネルバリア214と、10nmの層厚を有するCo2FeAl0.5Si0.5のコレクタ半金属トンネル層216と、10nmの層厚を有するIrMnのコレクタ固定層218と、20nmの層厚を有するTaのコレクタ電極コレクタ層220とを含む。このように構成された磁気トンネルトランジスタ200は、通過方向における不揮発性機能及び再構成可能機能を示した。
図2の磁気トンネルトランジスタ200の1つ又は全ての層は、マグネトロンスパッタリング、ラジオ周波数スパッタリング及び/又は電子ビーム蒸着などの堆積プロセス又はコーティング技術によって製造することができる。磁気トンネルダイオード100の第1の例示的な実施形態として上述したのと同じ製造工程をここで用いることができる。
一実施形態では、コレクタ半金属磁性層216は、エミッタ半金属磁性層208と同じ材料で作られる。これにより、トンネルトランジスタの製造労力を低減することができる。
一実施形態では、ベース−コレクタトンネルバリア214は、エミッタ−ベーストンネルバリア210と同じ材料からなる。これにより、トンネルトランジスタの製造労力を低減することができる。
一実施形態では、エミッタ固定層206は、コレクタ固定層218と同じ材料からなる。これにより、トンネルトランジスタの製造労力を低減することができる。
一実施形態では、磁気トンネルトランジスタ200は、ベース−コレクタトンネルバリア214からエミッタ−ベーストンネルバリア210までの断面において対称構造を有し、特に、ベース−コレクタトンネルバリア214とエミッタ−ベーストンネルバリア210との間に配置された層で、同じ層厚を有する。したがって、特に均質な動作モード及び信頼性を達成することができる。
一実施形態では、磁性層108、208及び/又は216は、少なくとも1nm及び/又は最大で40nmの層厚を有する。
一実施形態では、磁性層112及び/又は212は、少なくとも1nm及び/又は多くとも40nmの層厚を有する。
一実施形態では、断面において、磁気トンネルトランジスタ200は、コレクタ半金属磁性層216からエミッタ半金属磁性層まで対称構造を有し、特に、コレクタ半金属磁性層216とエミッタ半金属磁性層との間に配置された層が、同じ層厚を有する。したがって、特に均質な動作モード及び信頼性を達成することができる。
一実施形態では、断面において、磁気トンネルトランジスタ200は、エミッタ固定層206からコレクタ固定層218まで対称構造を有し、特に、エミッタ固定層206とコレクタ固定層218との間に配置された層が、同じ層厚を有する。したがって、特に均質な動作モード及び信頼性を達成することができる。
図7は、異なる動作モードにおける再構成可能な磁気トンネルトランジスタ200の概略的なエネルギーバンド図を示す。図7a〜7cの矢印が示すように、エミッタ半金属磁性層208及びコレクタ半金属磁性層216の磁化方向は平行に整列し、スピン励起ギャップ212のない半金属層は反対の磁化を有する。
エミッタ−ベーストンネルバリア210を横切る電圧降下、すなわちVBE=0の場合、トランジスタは、コレクタ電極220に印加される正のバイアス電圧にかかわらず、ブロッキング状態にある。ブロッキング状態では、エミッタ、すなわちエミッタ半金属磁性層208からコレクタ、すなわちコレクタ半金属磁性層216に流れる電流は、全くないか、又は少なくとも無視できるほど小さい。さらに、上述したスピンギャップレス半導体層212の独特のバンド構造は、ベース−コレクタリーク電流の流れを妨げる。
これは、従来のホットキャリアトンネルトランジスタに比べて特別な利点となり、厚いベースコレクタトンネルバリアは、エミッタからコレクタへの電流を低減するために使用されるが、低い転送速度αをもたらす。
図6に示す磁気トンネルダイオード200では、以下の効果が認められる。有限の正のブロッキング電圧がベース電極213を介してスピンギャップレス半導体層212に、コレクタ電極220（VCB>0）を介してコレクタ半金属磁性層216に印加されると、高い運動エネルギーを有するホットエレクトロンは、絶縁エミッタ-ベーストンネルバリア210をトンネリングすることによって、エミッタからベースへ、したがってスピンギャップレス半導体に流れることができる。流れるホットエレクトロンは、ベース領域又はスピンギャップレス半導体212をそれぞれ通過し、それによって、電子の一部は、それらの高エネルギーを保持し、コレクタに到達する。したがって、ベース電極213に電圧を印加することにより、再構成可能な磁気トンネルトランジスタの状態を制御することができる。
本発明による磁気トンネルトランジスタ200の特別な利点は、従来のMOSFETsと同様に、両方向に電流を流すことができることである。 従来のホットキャリアトンネルトランジスタは、両方向に電流を伝導することができない。
図8bは、本発明による磁気トンネルトランジスタ200において、リーク電流、すなわちベースからコレクタへの電子の流れを防止するか、又は少なくとも無視できる程度にそれらを減少させることができるメカニズムを示す。図8(b)に示すトランジスタの状態では、コレクタ電極220に有限バイアス電圧(VCB>0)が印加されるが、これは通常連続動作である。コレクタに電圧が存在しないため(VBE=0)、磁気トンネルトランジスタ200はブロッキング状態(blocking state)にある。コレクタへの電子の流れがないか又はほとんどないブロッキング状態の存在は、コレクタ半金属磁性層216において、マイノリティ-スピン電子に対するフェルミエネルギより上の状態がなく、したがって、フェルミエネルギより下に占められるベースのマイノリティ-スピン価電子帯のホットエレクトロン、すなわち、エネルギー的に励起された電子のトンネリングが、コレクタへの電圧VCB>0にもかかわらず防止されるか、又は少なくとも打ち消され得るという事実による。
コレクタのスピン励起ギャップGVB(図1参照)、すなわち、フェルミエネルギとマイノリティ-スピン価電子帯との間の距離は、ベースコレクタリーク電流が防止され得るか、又はほとんど防止され得る最大コレクタ電圧を決定する。特に、この値は、ここで使用されるエミッタ半金属磁性層208及び/又はコレクタ半金属磁性層216の半金属磁性材料について1eV未満である。したがって、ベースからコレクタへの電子トンネリングを、特にうまく打ち消すことができる。
図8cは、電子がエミッタからコレクタへ、特にベースを介して、すなわち、ベース内に一時的に存在するか、又はベースを横切って流れることを可能にするメカニズムを示す。ベース電極213に正バイアス電圧（VBE>0）を印加し、コレクタ電極220に正バイアス電圧（VCB>0）を印加すると、これは標準的なケースであるが、ホットエレクトロンはエミッタから絶縁エミッタ-ベーストンネルバリア210を通ってベースにトンネルすることができる。これは、磁気トンネルトランジスタ200（エミッタ半金属層208、エミッタ-ベーストンネルバリア210及びスピンギャップレス半導体212）のHMM-I-SGSトンネル接合160の電子構造がこのトンネリングプロセスを可能にすることによる。なぜなら、縦軸の左側のフェルミエネルギの下のエミッタの占有されたマジョリティ-スピンバンドのホットエレクトロンは、縦軸の左側のフェルミエネルギの上のベースの占有されていないマジョリティ-スピンバンドに移動し得るからである。
こうしてベース領域で到達したこれらのホットエレクトロンのいくつかは、そのエネルギに応じて、コレクタにすぐに更にトンネルし、ベース−コレクタトンネルバリア214を克服することができ、この場合も磁気トンネルトランジスタ200-のHMM−I−SGSトンネル接合160はスピンギャップレス半導体層212、ベース−コレクタトンネルバリア214、コレクタ半金属磁石層216がこのトンネル処理を可能にする。なぜなら、フェルミエネルギの上方で垂直軸の左側のコレクタのマジョリティ-スピンバンドは占有されていないからである。これらの電子のいくつかは、ベース内で熱化され、ベース電流IBを生成する。エミッタ電流IEは、ベース電流とコレクタ電流の和である（IE=IB+IC）。
しかしながら、図8bに関して上述したように、コレクタは、フェルミエネルギ範囲において垂直軸の右側に到達可能なマイノリティ-スピンバンドを有さないので、垂直軸の右側のフェルミエネルギより下の占有されたマイノリティ-スピンバンドからの電子は、依然としてベースからコレクタに移動又はトンネルすることはできないか、又はほとんど不可能である。これは、バンドギャップGVB、GCBがあるためである。
これにより、本発明による磁気トンネルトランジスタ200及び本発明による磁気トンネルダイオード100に対して、トンネル電流は障壁の厚さ及び高さの減少と共に指数関数的に増加するので、構成要素の性能を増加させるために、トンネルバリア210、216又はトンネルバリア110の厚さ及び高さをそれぞれ可能な限り小さく選択することが可能になる。
本発明による磁気トンネルトランジスタ200は、本発明による磁気トンネルダイオード100と同様に、スピンギャップレス半導体層212の磁化方向を切り換えることによって構成することができる。
これは、外部磁場を印加するか、又は電流誘起磁気スイッチとも呼ばれる電流誘起スピントランスファトルクメカニズム-によって達成することができる。この目的のために、動作電流よりも大きな電流が印加される。
図9aは、ブリルアンゾーン（Brillouin zone）における高度に対称な線に沿った、FeVZrSi合金製のスピンギャップレス半導体層212のスピン識別電子バンド構造を示す。実線は、マジョリティ-スピン電子のバンド構造を示す。
破線は、マイノリティ-スピン電子のバンド構造を示す。縦軸の値は、フェルミエネルギが0eVであり、破線の水平として描かれるように与えられる。図9aに見られるように、マジョリティ-スピン電子の価電子帯は、Γ点（図中に、円で表示）でフェルミエネルギに隣接する。
マイノリティスピン電子の最も低い伝導帯は、点KとΓの間の点（図中に、円で表示）でフェルミエネルギに接している。したがって、マジョリティ-スピン電子の価電子帯及びマイノリティ-スピン電子の伝導帯は、間接的なスピン励起ギャップを有さない。このように、FeVZrSi合金の評価から、スピンギャップレス半導体の存在が検証され、スピンギャップレス半導体112として本発明による磁気トンネルダイオードの第2の実施例、ならびにスピンギャップレス半導体層212として本発明による磁気トンネルトランジスタの第2の実施例で使用された。
図9bは、図1と同様のDOS表現によるスピンギャップレス半導体の存在を示す。水平破線として描かれたフェルミエネルギの下の垂直軸の左側にあるマジョリティ-スピンバンドは、垂直軸とフェルミエネルギの上の垂直軸の右側にあるマイノリティ-バンドのフェルミエネルギとの交点において境界をなす。
スピンを区別する図9bの状態密度図(DOS)は、図9aの特定のエネルギー範囲(ここでは−6eV〜4eV)におけるブリルアンゾーン全体のすべてのK点にわたる積分から計算された。図9a及び9bにおけるバンド構造及び状態の密度は、20×20×20の密なk点メッシュを有する交換相関関数の一般化された勾配近似内の密度汎関数理論を使用して計算された。
本発明によるトンネルダイオード及び本発明によるトンネルトランジスタの具体的な用途は、磁界センサ、例えばSTT−MRAM内の記憶素子、論理ゲート又はスピン論理ゲートを有するモジュール、及びスイッチを含む。
特に、スピンギャップレス半導体112の材料層は、FeCrXZ、FeVXZ'及び/又はMnVXZ"を含み、ここで、X=Ti、Zr又はHf、Z=B、Al、Ga又はIn、Z'=C、Si、Ge、Sn及びZ"=N、P、As又はSbである。これは、特に、磁気トンネルダイオード100及び/又は磁気トンネルトランジスタ200に適用される。
磁気トンネルダイオード(図2)及び/又は磁気トンネルトランジスタ(図6)の半金属磁石108及びスピンギャップレス半導体112は、必ずしも、上記の例で与えられた物質の三次元化合物又は混合物を示す必要はない。半分の金属磁石特性を有し、したがって半分の磁気特性及び/又はスピン励起ギャップのない半導体特性、したがってスピンギャップレス半導体特性を有する原子的に薄い2次元材料が多数存在する。この例、特にスピン励起ギャップのない半導体特性を有する化合物は、水素化グラフェン、VX2及び/又はNbX2(X=O、S、Se、Te)である。これらの特に二次元の半金属磁石及び/又はスピンギャップレス半導体の厚さは、特に少なくとも0.1nm又は少なくとも1nm及び/又は多くとも2nmである。
特に、磁気トンネルダイオード100及び/又は磁気トンネルトランジスタ200は、少なくとも0.1nmの層厚の半金属磁石108の材料層を含む。
特に、磁気トンネルダイオード100及び/又は磁気トンネルトランジスタ200は、少なくとも0.1nmの層厚のスピンギャップレス半導体112の材料層を含む。
特に、スピンギャップレス半導体112の材料層は、1原子層だけの厚さを有し、実質的に2次元、すなわち2次元構造を有し、かつ/又は原子と同じくらい薄い材料を含むか、又はそれからなる。これは、特に、磁気トンネルダイオード100及び/又は磁気トンネルトランジスタ200に適用される。
特に、スピンギャップレス半導体112の材料層は、水素化グラフェン、VX2及び/又はNbX2(ここでX=O、S、Se、Te)を含むか、又はそれらからなる。
磁気トンネルダイオード及び/又は磁気トンネルトランジスタの電流通過方向を構成及び/又は再構成するための方法に関する本発明の態様では、トンネルダイオードのスピンギャップレス半導体、トンネルダイオードの半金属磁石及び/又はトンネルトランジスタのスピンギャップレス半導体層の磁化方向を反転させるために、動作電流よりも大きな電流が印加されるか、又は外部磁界が活性化され、動作電流は以下のように決定される。
動作電流は、電流密度にダイオード又はトランジスタの断面積を乗じたものに等しい。動作電流は、「I」で表すことができる。
断面積は、電流の流れ方向に直交して延びる面積を意味する。電流の流れ方向は、磁気トンネルダイオード及び/又は磁気トンネルトランジスタの電流の通過方向を構成及び/又は再構成するための電流の方向である。図2及び図6において、電流の流れ方向は垂直であり、断面積は水平方向及び観察方向に延在する。
特に、断面積は、長さ及び幅の積によって定義され、長さ及び/又は幅は、少なくとも5nm、好ましくは少なくとも50nm、及び/又は最大200nm、好ましくは最大150nmである。
特に、トンネル通路において、長さ及び幅は100nmであり、断面積は10000nmであることが好ましい。
電流密度は特に少なくとも107A/cm2である。
一実施形態では、動作電流は、107A/cm2×100nm×100nm×100nm=10-3Aである。

Claims (15)

  1. 電気回路に接続するための２つの端子とトンネル接合（１６０）を含み、前記トンネル接合（１６０）が、半金属磁石（１０８）の材料層と、トンネルバリア（１１０）と、スピンギャップレス半導体（１１２）の材料層を有する、磁気トンネルダイオード（１００）。
  2. 前記半金属磁石（１０８）の材料層が固定された磁化方向を有し、かつ、前記スピンギャップレス半導体（１１２）の材料層が再構成可能な磁化方向を有するか、もしくは前記半金属磁石（１０８）の材料層が再構成可能な磁化方向を有し、かつ、前記スピンギャップレス半導体（１１２）の材料層が固定された磁化方向を有する、請求項１に記載の磁気トンネルダイオード（１００）。
  3. 前記半金属磁石（１０８）の材料層又は前記スピンギャップレス半導体（１１２）の材料層のいずれかの磁化方向を固定するための固定層（１０６）であって、トンネル接合（１６０）に隣接する固定層（１０６）を有する、請求項１又は２に記載の磁気トンネルダイオード（１００）。
  4. 前記半金属磁石（１０８）の材料層の層厚が、少なくとも０．１ｎｍ、及び／又は最大５０ｎｍである、請求項１〜３の何れかに記載の磁気トンネルダイオード（１００）。
  5. 前記スピンギャップレス半導体（１１２）の材料層の層厚が、少なくとも０．１ｎｍ、及び／又は最大４０ｎｍである、請求項１〜４の何れかに記載の磁気トンネルダイオード（１００）。
  6. 前記スピンギャップレス半導体（１１２）の材料層が、ＦｅＣｒＸＺ、ＦｅＶＸＺ’、及び／又はＭｎＶＸＺ”を含み、ここで、Ｘ＝Ｔｉ、Ｚｒ又はＨｆ、Ｚ＝Ｂ、Ａｌ、Ｇａ又はＩｎ、Ｚ’＝Ｃ、Ｓｉ、Ｇｅ又はＳｎ、Ｚ”＝Ｎ、Ｐ、Ａｓ又はＳｂである、請求項１〜５の何れかに記載の磁気トンネルダイオード（１００）。
  7. 前記スピンギャップレス半導体（１１２）の材料層が、ＦｅＶＴｉＳｉ、ＦｅＶＺｒＳｉ、及び／又はＦｅＶＺｒＧｅを含む、請求項１〜６の何れかに記載の磁気トンネルダイオード（１００）。
  8. 前記スピンギャップレス半導体（１１２）の材料層は、1原子層のみの厚さを有する材料を含むか、又はそれからなる、請求項１〜７の何れかに記載の磁気トンネルダイオード（１００）。
  9. 前記スピンギャップレス半導体（１１２）の材料層が、水和グラフェン、ＶＸ２及び／又はＮｂＸ２を含むか、又はそれらからなり、ここで、Ｘ＝Ｏ、Ｓ、Ｓｅ、Ｔｅである、請求項１〜８の何れかに記載の磁気トンネルダイオード（１００）。
  10. 請求項１〜９のいずれか１項に記載の磁気トンネルダイオードを２つ有する磁気トランジスタ（２００）であって、一つの磁気トンネルダイオードが、半金属磁石（１０８）の材料層と、トンネルバリア（１１０）と、スピンギャップレス半導体（１１２）の材料層を有し、他の磁気トンネルダイオードが、半金属磁石（１０８）の材料層と、トンネルバリア（１１０）と、スピンギャップレス半導体（１１２）の材料層を有し、前記一つの磁気トンネルダイオードのスピンギャップレス半導体（１１２）の材料層と、前記他の磁気トンネルダイオードのスピンギャップレス半導体（１１２）の材料層が共通する層である、磁気トンネルトランジスタ（２００）。
  11. 請求項１〜９の何れかに記載の磁気トンネルダイオード（１００）において電流通過方向を構成及び/又は再構成する方法であって、スピンギャップレス半導体（１１２）又は半金属磁石（１０８）の磁化方向を逆転させるために、動作電流より大きい電流が印加されるか、又は外部磁界が活性化される、電流通過方向を構成及び／又は再構成する方法。
  12. 請求項１０に記載の磁気トンネルトランジスタ（２００）において電流通過方向を構成及び／又は再構成する方法であって、スピンギャップレス半導体（２１２）の材料層の磁化方向を逆転させるために、動作電流より大きい電流が印加されるか、又は外部磁界が活性化される、電流通過方向を構成及び／又は再構成する方法。
  13. 請求項１〜９の何れかに記載の磁気トンネルダイオード（１００）の前記スピンギャップレス半導体（１１２）の使用、又は、請求項１０に記載の磁気トンネルトランジスタ（２００）のスピンギャップレス半導体層（２１２）の使用であって、電流通過方向の不揮発性及び/又は再構成可能性の特性を得るための使用。
  14. 請求項１〜９の何れかに記載の磁気トンネルダイオード（１００）の前記スピンギャップレス半導体（１１２）の使用、又は、請求項１０に記載の磁気トンネルトランジスタ（２００）のスピンギャップレス半導体層（２１２）の使用であって、逆トンネル磁気抵抗効果を得るための使用。
  15. 前記請求項１３又は１４に記載の使用であって、請求項１〜９の何れかに記載の磁気トンネルダイオード（１００）の前記半金属磁石（１０８）の材料層が、強磁性材料又はフェリ磁性材料からなる、前記請求項１３又は１４に記載の使用。
JP2018541516A 2015-11-03 2016-10-28 磁気トンネルダイオード及び磁気トンネルトランジスタ Active JP6780871B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102015221521.0 2015-11-03
DE102015221521.0A DE102015221521A1 (de) 2015-11-03 2015-11-03 Tunneldiode und -transistor
PCT/EP2016/076041 WO2017076763A1 (de) 2015-11-03 2016-10-28 Magnetische tunneldiode und magnetischer tunneltransistor

Publications (2)

Publication Number Publication Date
JP2018533227A JP2018533227A (ja) 2018-11-08
JP6780871B2 true JP6780871B2 (ja) 2020-11-04

Family

ID=57211515

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018541516A Active JP6780871B2 (ja) 2015-11-03 2016-10-28 磁気トンネルダイオード及び磁気トンネルトランジスタ

Country Status (6)

Country Link
US (1) US10644227B2 (ja)
EP (1) EP3371836B1 (ja)
JP (1) JP6780871B2 (ja)
CN (1) CN108352446B (ja)
DE (1) DE102015221521A1 (ja)
WO (1) WO2017076763A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094361B2 (en) 2018-09-05 2021-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Transistorless memory cell
CN110190181B (zh) * 2019-05-21 2021-09-14 四川师范大学 一种基于铁磁斯格明子的二极管
CN113036032A (zh) * 2019-12-24 2021-06-25 Tdk株式会社 磁阻效应元件

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10141341C2 (de) * 2001-08-23 2003-08-21 Siemens Ag Elektronisches Bauelement umfassend wenigstens einen Kondensator
JP3571034B2 (ja) 2002-06-18 2004-09-29 独立行政法人 科学技術振興機構 磁気抵抗ランダムアクセスメモリー装置
KR100492482B1 (ko) * 2002-09-04 2005-06-03 한국과학기술연구원 Ｐｅｍｂｅ로 제조된 상온 자성반도체 및 그 소자
JP2004158750A (ja) * 2002-11-08 2004-06-03 Hitachi Ltd 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置
FR2848727B1 (fr) * 2002-12-13 2005-02-18 Thales Sa Transistor a vanne de spin a haut rendement
US7012832B1 (en) * 2003-10-31 2006-03-14 Western Digital (Fremont), Inc. Magnetic memory cell with plural read transistors
CN100379018C (zh) * 2004-09-24 2008-04-02 中国科学院物理研究所 基于双势垒隧道结共振隧穿效应的晶体管
CN1606170A (zh) * 2004-09-24 2005-04-13 中国科学院物理研究所 基于双势垒隧道结共振隧穿效应的晶体管
US7450327B2 (en) * 2004-09-30 2008-11-11 Intematix Corporation Coherent spin valve and related devices
CN100426521C (zh) * 2004-10-11 2008-10-15 财团法人工业技术研究院 自旋晶体管
JP5040105B2 (ja) * 2005-12-01 2012-10-03 ソニー株式会社 記憶素子、メモリ
US7936028B2 (en) * 2007-11-09 2011-05-03 Samsung Electronics Co., Ltd. Spin field effect transistor using half metal and method of manufacturing the same
KR20100135254A (ko) 2008-03-12 2010-12-24 유니버시티 오브 울롱공 새로운 타입의 갭리스 반도체 물질
KR101598542B1 (ko) * 2009-01-13 2016-02-29 삼성전자주식회사 스핀 전계효과 트랜지스터를 이용한 논리소자
US8233249B2 (en) 2010-01-04 2012-07-31 International Business Machines Corporation Magnetic tunnel junction transistor device
JP5649605B2 (ja) * 2012-03-26 2015-01-07 株式会社東芝 スピントランジスタおよびメモリ
CN105449097B (zh) * 2015-11-27 2018-07-17 中国科学院物理研究所 双磁性势垒隧道结以及包括其的自旋电子学器件

Also Published As

Publication number Publication date
US20180309047A1 (en) 2018-10-25
DE102015221521A8 (de) 2017-07-06
JP2018533227A (ja) 2018-11-08
US10644227B2 (en) 2020-05-05
DE102015221521A1 (de) 2017-05-04
CN108352446B (zh) 2021-08-24
EP3371836B1 (de) 2019-11-06
WO2017076763A1 (de) 2017-05-11
EP3371836A1 (de) 2018-09-12
CN108352446A (zh) 2018-07-31

Similar Documents

Publication Publication Date Title
US10529775B2 (en) Two-terminal spintronic devices
US10886460B2 (en) Magnetic tunnel junction device with spin-filter structure
US10734054B2 (en) Magnetic structure based on synthetic antiferromagnetic free layer and derivative SOT-MRAM
US9236105B2 (en) Magnetic memory devices and methods of writing data to the same
US9276040B1 (en) Majority- and minority-gate logic schemes based on magneto-electric devices
JP5121793B2 (ja) スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ
JP5339468B2 (ja) スピントランジスタ及びその駆動方法
JP5580059B2 (ja) スピン電界効果論理素子
EP3683829A1 (en) METHOD FOR MANUFACTURING LAYERED STRUCTURE OF MAGNETIC BODY AND BiSb, MAGNETORESISTIVE MEMORY, AND PURE SPIN INJECTION SOURCE
CN111384233B (zh) 巨磁致电阻器件、磁子场效应晶体管和磁子隧道结
US20150311305A1 (en) Spin mosfet
JP6780871B2 (ja) 磁気トンネルダイオード及び磁気トンネルトランジスタ
Saito et al. Spin-based MOSFET and its applications
Aull et al. Ab initio study of magnetic tunnel junctions based on half-metallic and spin-gapless semiconducting heusler compounds: Reconfigurable diode and inverse tunnel-magnetoresistance effect
US10355046B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
KR101873695B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자
KR20130131706A (ko) 저항성 메모리 소자 및 그 제조 방법
US10243021B1 (en) Steep slope field-effect transistor (FET) for a perpendicular magnetic tunnel junction (PMTJ)
RU2392697C1 (ru) Туннельный магниторезистивный элемент
US20230005651A1 (en) Nano spintronic device using spin current of ferromagnetic material and heavy metal channel
KR101905069B1 (ko) 나노 자성체의 자화 방향 측정 방법
KR101417956B1 (ko) 스핀토크를 이용한 측면형 스핀 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180801

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200915

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201008

R150 Certificate of patent or registration of utility model

Ref document number: 6780871

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250