JP2004158750A - 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 - Google Patents
磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 Download PDFInfo
- Publication number
- JP2004158750A JP2004158750A JP2002324874A JP2002324874A JP2004158750A JP 2004158750 A JP2004158750 A JP 2004158750A JP 2002324874 A JP2002324874 A JP 2002324874A JP 2002324874 A JP2002324874 A JP 2002324874A JP 2004158750 A JP2004158750 A JP 2004158750A
- Authority
- JP
- Japan
- Prior art keywords
- ferromagnetic
- layer
- ferromagnetic layer
- magnetoresistive element
- spin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/127—Structure or manufacture of heads, e.g. inductive
- G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
- G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
- G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
- G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
- G11B5/3909—Arrangements using a magnetic tunnel junction
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
- H10N50/85—Magnetic active materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Magnetic Heads (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】２つの強磁性層に絶縁層を挿入した強磁性トンネル接合利用した磁気抵抗効果素子が提案され、磁気ヘッドや磁気抵抗効果メモリへの応用の可能性が高まっているが、より大きい磁気抵抗変化率が望まれている。
【解決手段】第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造とする。
【選択図】 図２
【解決手段】第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造とする。
【選択図】 図２
Description
【０００１】
【発明の属する技術分野】
本発明はハーフメタリック材料で、かつ有限の印加電圧下でもハーフメタリック材料同様の機能を有する材料を用いた磁気素子およびこれを利用した磁気抵抗効果素子、スピン注入素子、高密度磁気記録再生用磁気ヘッド、各種磁気センサ、およびスピン注入を利用して記憶、磁気抵抗効果を利用して読み出しをする固体メモリ素子およびこれらを利用した装置に関する。
【０００２】
【従来の技術】
磁気抵抗効果は、磁性体に磁場を印加したとき電気抵抗が変化する現象である。この効果を利用した磁気抵抗効果素子は、磁気ヘッドや磁気センサなどに用いられ、最近では磁気メモリ素子（ＭＲＡＭ）なども試作されるようになってきている。これら磁気抵抗効果素子は、磁気抵抗変化率が大きいこと、および、外部磁場に対する感度が大きいことが要求される。
【０００３】
近年、２つの強磁性層に絶縁層を挿入したトンネル接合、つまり強磁性トンネル接合において、トンネル電流を利用した磁気抵抗効果素子（トンネル磁気抵抗効果素子、ＴＭＲ）が見出された。強磁性トンネル接合においては磁気抵抗変化率が２０％を上回る（非特許文献１）ため、磁気ヘッドや磁気抵抗効果メモリへの応用の可能性が高まっている。しかしながら、室温における磁気抵抗変化率の値は４０％程度であり、必要な出力電圧値を得るためには更なる磁気抵抗変化率の値の上昇が望まれている。また、強磁性トンネル接合では、必要な出力電圧値を得るため印加電圧を増やすと、磁気抵抗変化率が減少するという問題が生じる（非特許文献２）。
【０００４】
一方、磁気抵抗変化率の値の上昇を目指し、強磁性トンネル接合における強磁性電極にハーフメタリック強磁性体を用いることが提案されている（特許文献１）。しかし、印加電圧を増やすと磁気抵抗変化率が減少する問題には対策がとられていない（非特許文献３）。
【０００５】
また、印加電圧を増やすと磁気抵抗変化率が減少する問題に対し、２重トンネル接合を用いることが提案されている（特許文献２）。この提案は、磁気抵抗変化率の減少を抑える効果をもたらすが、しかし、２重トンネル接合を構成する強磁性体はＣｏ基合金、あるいはＮｉ−Ｆｅ合金を用いているため、印加電圧がゼロであるときの磁気抵抗変化率の値そのものを上昇させる効果はない。
【０００６】
また、強磁性トンネル接合を用い、磁化の平行・反平行状態を利用して記憶する磁気メモリ素子においては、メモリセルからのリーク電流が存在するために、ＭＯＳトランジスタによるメモリセルの選択が必須である。メモリセルとＭＯＳトランジスタが対をなす構造は、高密度化に関しては従来のＤＲＡＭと同程度、また、プロセス技術の複合化といったデメリットをもたらす。
【０００７】
強磁性トンネル接合をＭＲＡＭに応用する場合、配線に電流を流すことにより、磁化の向きが固定されていない強磁性層（フリー層）に外部磁場（電流磁場）を印加してフリー層の磁化を反転させる。しかし、メモリセルの縮小化に伴うフリー層の磁化反転に要する磁場（スイッチング磁場）の増大は、書き込みのための配線電流の増大をもたらす。このため、ＭＲＡＭの大容量化により、消費電力の増大が避けられない。また、配線電流の増大により、配線が溶融するといった問題も考えられる。
【０００８】
この問題に対処する方法の一つとして、スピン偏極したスピン電流を注入し、磁化反転させる方法がある（非特許文献４）、（非特許文献５）。しかし、スピン電流の注入による磁化反転の方法では、ＴＭＲ素子を流れる電流密度が大きくなり、トンネル絶縁層が破壊されるおそれがある。また、スピン注入に適した素子構造はいまだ提案されていない。
【０００９】
【特許文献１】
特開平１１−１３５８５７号公報
【特許文献２】
特開２００１−１５６３５７号公報
【非特許文献１】
ジャーナル オブ アプライド フィジックス ７９巻、４７２４−４２７９頁（１９９６）（Ｊ． Ａｐｐｌ． Ｐｈｙｓ．７９， ４７２４−４７２９ （１９９６））
【非特許文献２】
フィジカル レビュー レターズ ７４巻、３２７３−３２７６頁（１９９５）（Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．７４， ３２７３−３２７６ （１９９５））
【非特許文献３】
アプライド フィジックス レターズ ７３巻、１００８−１０１０頁（１９９８）（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．７３， １００８−１０１０ （１９９８））
【非特許文献４】
フィジカル レビュー レターズ ８４巻、３１４９−３１５２頁（２０００）（Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．８４， ３１４９−３１５２ （２０００））
【非特許文献５】
アプライド フィジックス レターズ ７８巻、３６６３−３６６５頁（２００１）（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．７８，３６６３−３６６５ （２００１））
【００１０】
【発明が解決しようとする課題】
本発明の目的は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置、あるいは低い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質を用いることで、印加電圧がゼロであるときの磁気抵抗変化率の値そのものを上昇させ、さらに有限の印加電圧下においても磁気抵抗変化率は印加電圧がゼロであるときのそれと同程度となるトンネル接合型の磁気抵抗効果素子および磁気記録素子を提供することにある。
【００１１】
本発明の他の目的は、ＭＲＡＭのメモリセルとして、上記磁気抵抗効果素子を用いることで、メモリセルからのリーク電流が存在しても十分な出力信号が得られ、従って、メモリセルとＭＯＳトランジスタが対をなす構造を必要としないＭＲＡＭを提供することにある。
【００１２】
本発明のさらに他の目的は、スピン注入に適した構造を有し、上記磁気抵抗効果素子を用いることで、磁気記憶素子への書き込みを可能にする方法を提供することにある。
【００１３】
本発明のさらに他の目的は、これらの素子を応用した装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、第１の強磁性層／絶縁体層／第２の強磁性層よりなる積層構造または反強磁性層／１の強磁性層／絶縁体層／第２の強磁性層よりなる積層構造の強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層構造により実現できる。
【００１５】
本発明のスピン注入素子は、強磁性層／絶縁体層／半導体層よりなる積層構造または強磁性層／半導体層磁気素子が積層された積層構造であって、前記強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる二層構造により実現できる。
【００１６】
本発明の磁気ヘッドは、前記磁気抵抗素子を構成する多層構造に、適当な電圧を印加するとともに、外部磁界を作用させることにより実現できる。
【００１７】
本発明の固体メモリは、Ｘ−Ｙマトリックス配列された前記磁気抵抗素子の一つに、選択的に記憶すべきデータに対応した外部磁界を作用させてデータを記憶させ、さらに、前記磁気抵抗素子の一つから、選択的に記憶されたデータを読み出すものとして実現できる。
【００１８】
本発明の他の固体メモリは、本発明の磁気抵抗効果素子に、さらに、非磁性金属層／第３の強磁性層が積層された多層構造をメモリ素子とし、これをＸ−Ｙマトリックス配列する。Ｘ−Ｙマトリックス配列されたメモリ素子の一つの磁気抵抗効果素子の第１の強磁性層−絶縁体層−第２の強磁性層に、記憶すべきデータに対応してトンネル電流を流してデータを記憶させる。記憶されたデータは、第２の強磁性層−非磁性金属層−第３の強磁性層を流れる電流の大きさにより読み出すものとして実現できる。
【００１９】
【発明の実施の形態】
以下、本発明にかかわる磁気抵抗効果素子の基本構成を、図１−図３を参照して説明する。
【００２０】
図１は本発明の磁気抵抗効果素子およびスピン注入型の磁気抵抗効果素子に用いられる強磁性物質の電子状態を示す図であり、第一原理的電子状態計算による、閃亜鉛鉱構造ＭｎＣの最安定構造における電子状態を表す。図１は０Ｋ（絶対温度０）の状態での計算結果を示すものである。
【００２１】
図１において、上向きスピンのバンドはフェルミエネルギー近傍にエネルギーギャップが存在し、かつ下向きスピンのバンドはフェルミエネルギー近傍で金属的である。こうした電子状態を持つ物質はハーフメタリック強磁性体と呼ばれている。図１においては、さらに、ハーフメタリック強磁性体を特徴付ける上向きスピンのバンドギャップの他に、フェルミエネルギーより１ｅＶ高いエネルギー位置において下向きスピンの状態にギャップが存在する。このエネルギーで上向きスピンのバンドは金属的である。この上向き、下向きスピンそれぞれのギャップの大きさは、０．８２ｅＶ、０．２６ｅＶであるので、室温における電気伝導において、一方のスピンのみが寄与する。また、印加電圧によって、上向き、下向きスピンの一方のみを選択し伝導させることが可能である。
【００２２】
なお、ここでは閃亜鉛鉱構造ＭｎＣの最安定構造の電子状態のみを示したが、異なる物質においても同様の電子状態を示す物質群ならば本発明の効果を機能させることができる。また、本発明に用いられる強磁性物質は、閃亜鉛鉱構造ＭｎＣの最安定構造の電子状態における上向き、下向きスピンの状態が互いに入れ替わった物質に対しても機能するから、この材料に対しても本発明が適用できることは明らかである。
【００２３】
図２は本発明の磁気抵抗効果素子２０の断面構造を示す図である。この磁気抵抗効果素子２０では、第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３を積層してトンネル接合を形成している。この素子２０では、第１の強磁性層と第２の強磁性層との間で絶縁体層２２を介してトンネル電流を流す。この素子では、第１の強磁性層２１がピン層（磁化固着層）、第２の強磁性層２３がフリー層（ＭＲＡＭの場合には記録層）である。第１の磁気抵抗効果素子では、第１の強磁性層２１および第２の強磁性層２３の少なくとも一方は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。図２では簡便のために各層を同じ厚さで表示したが、実際には、絶縁体層２２には、他の第１の強磁性層２１および第２の強磁性層２３と比較するときわめて薄いものとされる。また、第１の強磁性層２１がピン層（磁化固着層）とされるためには、第２の強磁性層２３に比し十分に厚いものとされる。
【００２４】
図３は本発明の磁気抵抗効果素子の変形例を示す図である。この磁気抵抗効果素子３０では、図２に示した第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３の積層構造の第１の強磁性層２１に接する形で、反強磁性層３１を付加した積層構造としている。この素子でも図２に示した磁気抵抗効果素子２０と同様、第１の強磁性層２１と第２の強磁性層２３との間で絶縁体層２２を介してトンネル電流を流す。この素子では、第１の強磁性層２１がピン層（磁化固着層）、第２の強磁性層２３がフリー層（ＭＲＡＭの場合には記録層）である。図３に示した磁気抵抗効果素子３０は、第１の強磁性層２１が反強磁性層３１との交換相互作用により磁化の向きが固着されていて、ピン層が安定化されている点が特徴である。磁気抵抗効果素子３０では、第１および第２の強磁性層２１および２３の少なくとも一方は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００２５】
以下、本発明にかかわるスピン注入素子の基本構成を、図４、５を参照して説明する。
【００２６】
図４は本発明のスピン注入素子の断面構造を示す図である。このスピン注入素子４０では、強磁性層４１／縁体層４２／半導体層４３を積層してトンネル接合を形成している。この素子では、強磁性層４１と半導体層４３との間で絶縁体層４２を介してトンネル電流を流し、半導体層４３に強磁性層４１のスピンを注入する。このスピン注入型の磁気抵抗効果素子４０では、強磁性層４１は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００２７】
図５は本発明のスピン注入素子の変形例の断面構造を示す図である。このスピン注入素子５０では、縁体層４２を除いて、代わりに、強磁性層５１／半導体層５２を積層してショットキー接合を形成している。この素子では、強磁性層と半導体層との間でトンネル電流を流し、半導体層５２に強磁性層５１のスピンを注入する。このスピン注入素子では、強磁性層５１は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００２８】
以下、本発明にかかわる固体メモリ素子の基本構成を、図６を参照して説明する。
【００２９】
本発明の固体メモリは、前述した図２に示す第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３よりなる多層構造の磁気抵抗素子でも実現できるが、さらに、非磁性金属層６４／第３の強磁性層６５を積層した、第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３／非磁性金属層６４／第３の強磁性層６５の多層構造とした固体メモリ素子６０でも実現できる。図６は、固体メモリ素子６０の断面構造を示す図である。第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３はトンネル接合を形成し、絶縁体層２２を介して第１の強磁性層２１と第２の強磁性層２３との間にトンネル電流を流すことにより第２の強磁性層２３の磁化方向を制御する。一方、非磁性金属層６４／第３の強磁性層６５はＣＰＰ−ＧＭＲ接合を形成しており、非磁性金属層６４を介して第２の強磁性層２３と第３の強磁性層６５との間に電流を流すことで第２の強磁性層２３の磁化方向を検出する。すなわち、第１の強磁性層２１と第２の強磁性層２３との間にトンネル電流を流すことで記憶動作を行わせ、第２の強磁性層２３と第３の強磁性層６５との間に流れる電流を検出して読み出し動作を行わせるのである。この素子６０では、第１の強磁性層２１および第３の強磁性層６５がピン層、第２の強磁性層２３がフリー層である。この固体メモリ素子では、第１の強磁性層２１および第２の強磁性層２３は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００３０】
以下、上述の各素子を利用した本発明にかかわる磁気ヘッドあるいは磁気センサ、および固体メモリへの応用例を説明する。
【００３１】
（磁気ヘッドあるいは磁気センサへの応用）
図７は磁気ヘッドあるいは磁気センサへの応用の回路構成を模式的に示す図である。以下、磁気ヘッドあるいは磁気センサと表記するのは面倒であるので、磁気ヘッドとする。図２に示す磁気抵抗効果素子２０に適当な外部電圧Ｖ、ここでは０．８Ｖ、が印加されるように、電源３０１を設ける。電源３０１と磁気抵抗効果素子２０との間には適当な抵抗３０２を挿入して、磁気抵抗効果素子２０に流れる電流を端子３０３および３０４の間で検出できるようにする。検出されるべき磁気信号は磁気抵抗効果素子２０に近接しておかれる。
【００３２】
図８は、第１、第２の強磁性層の磁化が平行配列の場合の磁気抵抗効果素子２０の第１の強磁性層２１、絶縁体層２２および第２の強磁性層２３の状態密度を模式的に表した図である。ここでは、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合を示す。図１を左方向に９０°回転した形で示し、上向きスピンに水平の平行線を付し、下向きスピンは白抜きで表示した。
【００３３】
図８では、第１の強磁性層２１はフェルミエネルギー７０の位置で、上向きスピンのバンド７１，７２がバンドギャップで隔てられ、下向きスピンのバンド７４が金属的である。その一方で印加電圧Ｖにより、第２の強磁性層はフェルミエネルギー７０の位置（点線７９の位置）で、上向きスピンのバンド７５は金属的になり、下向きスピンのバンド７７，７８はバンドギャップで隔てられることになる。つまり、印加電圧Ｖを図１に記載のハーフメタリック強磁性体における下向きスピン状態のギャップ位置に設定する、すなわち、印加した外部電圧Ｖの大きさを、第１の強磁性層２１の状態密度のフェルミエネルギー７０の位置を基準として、第２の強磁性層２３に電圧が印加されていない状態での状態密度のフェルミエネルギー７０’の位置がｅＶだけ押し下げられる大きさに設定した場合、第１、第２の強磁性層の磁化が平行配列の場合、電流が流れない。
【００３４】
図９は、第１、第２の強磁性層の磁化が反平行配列の場合の図８に対応する状態密度の模式図である。すなわち、第１の強磁性層２１の磁化は図８のままとして、第２の強磁性層２３の磁化を反転させた状態である。この場合、第１の強磁性層２１の状態密度は図８と同じであるが、第２の強磁性層２３の磁化は反転する。すなわち、平行配列の上向きスピンが下向きスピンに変わる。その結果、フェルミエネルギー７０に対応した位置（図中の点線）で、第１、第２の強磁性層の上向きスピンにのみギャップが現れる（７１，７２の間、および７７，７８の間）ので、下向きスピン７４，７５の状態を通じてトンネル電流が流れる。
【００３５】
図１０は、第１、第２の強磁性層の磁化が反平行配列または平行配列の場合に得られる電流−電圧特性を示す図である。測定温度は７７Ｋとした。図中（ａ）の曲線は、磁気抵抗効果素子２０に１２×１０４（アンペア／メートル）（≒１５００Ｏｅ）の磁場を印加した後磁場を取り除き、２つの強磁性層の磁化を平行にした場合のＩ−Ｖ特性、（ｂ）の曲線は、磁化を平行配列にした後、１２×１０４（アンペア／メートル）の大きさの磁場を逆向きに印加した後磁場を取り除き、２つの強磁性層の磁化を反平行にした場合のＩ−Ｖ特性である。（ａ）においては電圧０．６Ｖから１Ｖの範囲にほとんど電流の流れない領域が観測されたのに対して、（ｂ）においてはこの範囲でも電流が流れることが観測された。したがって、磁気抵抗効果素子２０に０．８Ｖ程度の電圧が印加されるように回路を構成すれば、端子３０３，３０４の間に表れる電圧の有無により、磁気抵抗効果素子２０に対向する位置にある磁化信号の向きを検出できることになる。
【００３６】
なお、図１０の特性（ａ）の電圧が０．２５Ｖ−０．７Ｖの範囲に注目すると、磁気抵抗効果素子２０は、この使い方で、負性抵抗を持つものであることがわかる。
【００３７】
ここで、図７では、磁気抵抗効果素子２０を使用したものとしたが、図３に示す磁気抵抗効果素子３０を使用しても同じ効果が得られる。この場合には、反強磁性層３１が付加されているから、第１の強磁性層の磁化がより安定したものとなる。
【００３８】
このため、従来のハーフメタリック強磁性体において期待された大きな磁気抵抗変化率を、有限の印加電圧下で得られるばかりでなく、磁化の平行、反平行配列によりスイッチング特性が得られる。
【００３９】
なお、上述の例では、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合について述べたが、図２、図３に示した磁気抵抗効果素子２０，３０は、第１、第２の強磁性層の一方のみが図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体で、他方はＣｏ基合金でもよい。図１１はＣｏの状態密度を示す図である。図１１では、下向きスピンの状態密度のピークが１ｅＶ付近に見られ、そのエネルギー位置で上向きスピンの状態は小さな値である。
【００４０】
図１２、図１３は、第２の強磁性層２３をＣｏ基合金に置換した場合の図８、図９に対応する状態密度を示す図である。この場合も、図１２は第１、第２の強磁性層２１，２３の磁化が平行配列の場合を示し、図１３は第１、第２の強磁性層２１，２３の磁化が反平行配列の場合を示している。図１２に示すように、第１、第２の強磁性層の磁化が平行配列のとき、電圧Ｖが印加されているとき、第１の強磁性層２１はフェルミエネルギー７０の位置で、上向きスピンのバンド７１，７２がバンドギャップで隔てられ、下向きスピンのバンド７４が金属的である。その一方で、第２の強磁性層２３はフェルミエネルギー７０の位置（図中の点線）で、上向きスピンのバンド１０５はわずかであり、下向きスピンのバンド１０６は金属的になる。その結果、電圧印加の下では、バンド７４と１０６の下向きスピンのキャリアが電気伝導を担う。一方、図１３に示すように反平行配列のときには、第１の強磁性層２１は同じであるが、第２の強磁性層２３は反転して、フェルミエネルギー７０の位置（図中の点線）で、上向きスピンのバンド１０６は金属的になるのに反し、下向きスピンのバンド１０５はわずかである。その結果、電圧印加の下では、第２の強磁性層Ｃｏの上向きスピンの状態１０６は電気伝導には寄与せず、第２の強磁性層（Ｃｏ）２３の下向きスピンの状態はわずかであるため電流の値も小さくなる。
【００４１】
したがって、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合に比べて、平行、反平行での出力電流の状態が逆になるが、図１２と図１３とでは、電流の大きさが異なるので、識別して検出できる。しかしながら、図８、図９の状態密度に比べ、スイッチング特性を得るためには検出値にカットオフを設ける必要性があるというデメリットがあるが、Ｃｏ基合金の反転磁場が小さいため外部磁場に対する感度が向上するというメリットがある。
【００４２】
第２の強磁性層の一方のみが図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体で、他方はＣｏ基合金とした場合に得られた結果を述べる。測定温度は７７Ｋとした。トンネル接合間の電圧を０．０５Ｖに設定したとき、４×１０４（アンペア／メートル）（≒５００Ｏｅ）で磁場でＴＭＲ比は最大１８０％が観測された。また、トンネル接合間の電圧を１．００Ｖに設定し、同様の測定をしたところ１２０％が観測された。したがって、この場合でも、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合と同様な磁気抵抗効果素子が実現できる。
【００４３】
（固体メモリへの応用１）
次に、図２または図３に示した磁気抵抗効果素子を用いた固体メモリの例を説明する。図１４は、図２に示した磁気抵抗効果素子２０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示している。図１４では、ビットライン１４０１、ビットライン１４０２と、ワードライン１４２１、ワードライン１４２２との交点に図２に記載の磁気抵抗効果素子１４５が配置されている。１４７はビットラインのデコーダ、１４８はワードラインのデコーダである。デコーダ１４７および１４８が書き込みあるいは読み出しのアドレス指定に対応して、ビットラインおよびワードラインの一つが選択されて磁気抵抗効果素子１４５に電圧が印加される。なお、ビットラインはＭＯＳ−ＦＥＴ１４６のゲートの開閉により、データライン１４４に選択的に接続される。
【００４４】
磁気抵抗効果素子１４５はワードラインおよびビットラインのそれぞれの交点に配置されるから、両方に電流が流れるときのみ、両電流の和により作り出される磁場により磁気抵抗効果素子１４５のフリー層のみが磁化を反転される。固定層の磁化は固定する。図２に場合はフリー層、固定層の厚みに違いを持たせることにより、あるいは図３に記載のように反強磁性層を用いることにより、固定層の磁化は固定する。
【００４５】
図１５は、ワードラインおよびビットラインの両方に電流が流れる位置の磁気抵抗効果素子１４５が、両電流の和により作り出される磁場により磁化が反転される（磁場による書き込み）様子を説明する図である。図１５において、ＨＢＬはビットラインに流れる電流による磁化力を、ＨＷＬはワードラインに流れる電流による磁化力を、それぞれ示す。電流の流れる、いずれかのワードライン、または、ビットラインに隣接して配列されている磁気抵抗効果素子１４５は、磁化力ＨＷＬあるいは磁化力ＨＢＬのいずれかの作用を受けるが、片方だけでは、しきい値１５１−１５４を超えることは無いから、両者が作用する位置にあるとき、磁気抵抗効果素子１４５が磁気による書き込みがなされることになる。
【００４６】
読み出しは、選択されたワードラインおよびビットラインのそれぞれの交点に配置される磁気抵抗効果素子１４５に電流が流れるか否かでデータライン１４４の電圧が変わるから記憶されているデータを知ることができる。磁気抵抗効果素子１４５のフリー層、固定層ともに図１に示したハーフメタリック強磁性体で構成されている場合、図１０で説明したようにフリー層の磁化の向きにより、スイッチング特性を有する。したがって、非破壊読出しが可能で、かつ従来技術であるＭＲＡＭのように、磁気抵抗効果素子一つに対しＭＯＳ−ＦＥＴ一つを対応させる必要がない、というメリットを有する。また、磁気抵抗効果素子のスイッチング動作のため、読み出しに際し抵抗の値そのものを出力とする事ができるので、従来技術のようにワードラインにパルス電流を流す必要もない。
【００４７】
磁気抵抗効果素子１４５の固定層を図１に示した強磁性物質の電子状態を持つハーフメタリック強磁性体で、フリー層をＣｏ基合金で構成する場合には、図１１−１３で説明したようにスイッチング特性は得られない。しかしこの場合でも、磁気抵抗効果そのものの値が大きいため、読み出しの際に出力にカットオフを設ける事で、抵抗の値そのものを出力とする事が可能である。
【００４８】
図１６は、上述の図２に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図である。シリコン基板２３０の表面に下地層３Ｃ−ＳｉＣ２２１を均一に形成した後、ＭｎＣからなる第１の強磁性層２１、３Ｃ−ＳｉＣからなる絶縁層２３、ＭｎＣからなる第２の強磁性層２３よりなるメモリ素子の層を形成する。その後、半導体分野で常用されるリソグラフィ技術により、各メモリ素子をＸ−Ｙのマトリックス状に分離するとともに、第１の強磁性層２１の上に紙面に垂直の方向にワードライン２２７を形成する。その後、ワードライン２２７の周辺を層間絶縁膜２２６で埋めて、第２の強磁性層２２と同じ高さになるようにする。ついで、ビットライン２２５を形成する。図１６は１メモリ素子を示すのみであるが、これがＸ−Ｙマトリクス状にＳｉ基板２３０上に形成される。
【００４９】
図から分かるように、ビットライン２２５とワードライン２２７に同時に電流が流れると、図１５で説明したように、メモリ素子２２０には、しきい値を越える磁界が作用してフリー層である第２の強磁性層２３は反転もしくは元の磁化状態を維持する。
【００５０】
図１７は、図１６のように形成されたメモリ２２０の電流−電圧特性を示す。測定温度は７７Ｋとした。図中（ａ）の曲線は、磁気抵抗効果素子２０に１２×１０４（アンペア／メートル）の磁場を印加した後磁場を取り除き、２つの強磁性層２１，２３の磁化を平行にした場合のＩ−Ｖ特性、（ｂ）の曲線は、１２×１０４（アンペア／メートル）の大きさの磁場を逆向きに印加した後磁場を取り除き、２つの強磁性層の磁化を反平行にした場合のＩ−Ｖ特性である。（ａ）においては電圧０．８Ｖ付近に、（ｂ）においてはこの範囲でも電流が流れる観測された。したがって、読み出し時に磁気抵抗効果素子２０に０．８Ｖ程度の電圧が印加されるように回路を構成すれば、データライン１４４に表れる電圧の有無により、メモリ素子２２０の記憶状態を検出できることになる。
【００５１】
なお、図１７の特性（ａ）の電圧が０．２５Ｖ−０．７Ｖの範囲に注目すると、磁気抵抗効果素子２０は、この使い方でも、負性抵抗を持つものであることがわかる。
【００５２】
（固体メモリへの応用２）
次に、図６に示した磁気抵抗効果素子を用いた固体メモリの例を説明する。図１８は、図１４に示した固体メモリと同様に、図６に示した磁気抵抗効果素子６０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示している。図１６では、ワードライン１４２１、ワードライン１４２２については、図１４に示した固体メモリと同様であるが、ビットラインについては一つの磁気抵抗効果素子６０に対して二つのビットラインが設けられる。すなわち、ビットライン１４０１１、ビットライン１４０１２、およびビットライン１４０２１、ビットライン１４０２２のようである。ここでも、ワードラインとビットラインとの交点に図６に記載の磁気抵抗効果素子２４５が配置されている。磁気抵抗効果素子２４５の各層については、図面が煩雑となるので参照符号は省略したが、図６と同じ順で表示した。中間の第２の強磁性層２３は、配線を見やすくするために、他の層より突出した形で表示した。一つの磁気抵抗効果素子６０に対して二つのビットラインが設けられるために、読み出しのためのビットライン１４０１１、１４０２１のためのデコーダ１４７１と、書き込みのためのビットライン１４０１２、１４０２２のためのデコーダ１４７２とが別に設けられる。ワードラインのデコーダ１４８は図１４に示した固体メモリと同様である。１４９は書き込みのための電源線である。デコーダ１４７および１４８が書き込みあるいは読み出しのアドレス指定に対応して、選択したビットラインおよびワードラインの一つを通して選択されたビットライン１４０と電源線１４９により磁気抵抗効果素子１４５に電圧が印加される。なお、ビットラインはＭＯＳ−ＦＥＴ１４６のゲートの開閉により、データライン１４４、電源線１４９に選択的に接続される。
【００５３】
磁気抵抗効果素子２４５はワードラインおよびビットラインのそれぞれの交点に配置され、例えば、ワードライン１４２１と電源線１４９に選択的に接続されたビットライン１４０１２との間に印加される電圧により、第１の強磁性層２１と第２の強磁性層２３との間にトンネル電流が流れ、第２の強磁性層２３の磁化の方向を制御する。すなわち、図６に示した磁気抵抗効果素子を用いた固体メモリでは、書き込みはトンネル電流を流すことにより行われる。一方、読み出しは、例えば、ワードライン１４２１とデータライン１４４に選択的に接続されたビットライン１４０１１との間に印加される電圧により、第２の強磁性層２１と第３の強磁性層６５との間に流れる電流により行われる。
【００５４】
図１９は、上述の図６に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図である。この例では、非磁性金属層６４はＣｕとし、第３の強磁性層６５はＣｏとした例である。
【００５５】
シリコン基板２３０の表面に下地層３Ｃ−ＳｉＣ２０１を均一に形成した後、第２のビットライン２１０（図１８で参照符号１４０２１、１４０２２で示すビットライン）を所定のメモリ素子の配列の密度に対応して、紙面と平行方向にパターニングする。この場合、第２のビットライン２１０はＡｌが良い。次いで、ＭｎＣからなる第１の強磁性層２１、３Ｃ−ＳｉＣからなる絶縁層２３、ＭｎＣからなる第２の強磁性層２３、Ｃｕからなる非磁性金属層６４およびＣｏからなる第３の強磁性層６５よりなるメモリ素子の層を形成する。その後、半導体分野で常用されるリソグラフィ技術により、各メモリ素子をＸ−Ｙのマトリックス状に分離するとともに、第２の強磁性層２３の上に紙面に垂直の方向にワードライン２０９を形成する。その後、ワードライン２０９の周辺を層間絶縁膜２０８で埋めて、第３の強磁性層２２と同じ高さになるようにする。ついで、ビットライン２０７を形成する。図１６は１メモリ素子２００を示すのみであるが、これがＸ−Ｙマトリクス状にＳｉ基板２３０上に形成される。
【００５６】
図から分かるように、第２のビットライン２１０とワードライン２０９に電圧を印加することで、絶縁体層２２を介してトンネル電流が流れる。これにより制御された第２の強磁性層２３の磁化の方向に応じて、第１のビットライン２０７とワードライン２０９の間で非磁性金属層６４を流れる電流の大きさが変わり、メモリ素子２００の記憶しているデータとして検出される。
【００５７】
図２０は、図１９に示した固体メモリの第２の強磁性層ＭｎＣ２３と第３の強磁性層Ｃｏ６５間の電流−電圧特性を示す図である。測定温度は７７Ｋとした。図中（ａ）の曲線は、第１と第２の強磁性層ＭｎＣからなるトンネル接合素子に電流を流さない場合（平行磁化）のＩ−Ｖ特性、（ｂ）の曲線は、トンネル接合素子に１０ｎＡの大きさの電流を流した後（反平行磁化）のＩ−Ｖ特性である。（ａ）（ｂ）の曲線から、ＣＰＰ−ＧＭＲ接合（強磁性層ＭｎＣ２３−非磁性金属層Ｃｕ６４−第３の強磁性層Ｃｏ６５からなる層）部分の抵抗比は１０％に達することが確認された。また、第１強磁性層ＭｎＣ２１−絶縁体層２２−第２強磁性層ＭｎＣ２３からなるトンネル接合に逆向きの電流を流すと、図中（ａ）の曲線が観測され、トンネル接合素子に流す電流の向きに対し、図中（ａ）（ｂ）の曲線の間を可逆的に変化することが観測された。この特性は、スイッチング特性ではないので、しきい値を設けて記憶データを識別するものとする必要があるが、例えば、第２の強磁性層ＭｎＣ２３と第３の強磁性層Ｃｏ６５間の電圧を０．４Ｖとすると、適当な大きさのレベルの電流で信号が得られ、大きな抵抗比が得られているので、特性の良いメモリとできる。
【００５８】
図２１および図２２は、図１９に示した固体メモリの第１強磁性層ＭｎＣ２１と第２強磁性層ＭｎＣ２３の磁性が反平行磁化および平行磁化にある場合のメモリ素子の状態密度の模式図である。上記Ｉ−Ｖ特性をこの状態密度を参照して説明する。
【００５９】
図２１において、第１の強磁性層２１は上向きスピン７１，７２がフェルミレベル７０の位置でギャップを持っており、下向きスピン７４が金属的である。第２の強磁性層２３は反平行磁化であるため、上向きスピン７６がフェルミレベル７０の位置で金属的であり、下向きスピン７７，７８がギャップを持っている。非磁性金属層６４を介して設けられた第３の強磁性層（Ｃｏ）６５は上向きスピン１０５が極めて小さい値であり、下向きスピン１０６は比較的大きい。したがって、第２の強磁性層２３の上向きスピン７６と第３の強磁性層（Ｃｏ）６５の小さい値の上向きスピン１０５が電気伝導に寄与するが、その値は小さい。このことが、図２０における特性（ａ）に対応している。
【００６０】
一方、図２２においては、第１の強磁性層２１および第２の強磁性層２３は平行磁化であるため、上向きスピン７１，７２および上向きスピン７７，７８が、ともに、フェルミレベル７０の位置でギャップを持っている。これに対して、下向きスピン７４および下向きスピン７６が、ともに、金属的である。非磁性金属層６４を介して設けられた第３の強磁性層（Ｃｏ）６５は上向きスピン１０５が極めて小さい値であり、下向きスピン１０６は比較的大きい。したがって、第２の強磁性層２３の下向きスピン７６と第３の強磁性層（Ｃｏ）６５の比較的大きい下向きスピン１０６が電気伝導に寄与する。したがって、これにより流れる電流は反平行磁化の場合よりは大きく、このことが、図２０における特性（ｂ）に対応している。
【００６１】
図１９に示した固体メモリは、記憶動作を第１の強磁性層２１から第２の強磁性層２３に流れるトンネル電流で制御し、第２の強磁性層２３から第３の強磁性層（Ｃｏ）６５に流れる電流の大きさによって、これを読み出すものであるから、電流が作る漏洩磁場を用いることなく機能する固体磁気メモリ素子となる。
【００６２】
（スピン注入素子）
つぎに、本発明にかかわるスピン注入素子の基本動作を、図２３，２４に示す状態密度の模式図を参照して説明する。図２３は、図４に示すスピン注入素子に外部電圧を印加したときの、強磁性層４１、絶縁体層４２および半導体層４３の状態密度を模式的に表したものである。図２３では、強磁性層４１の上向きスピンのバンド７１と７２のギャップの位置にフェルミレベルがあり、下向きスピン７４のみが半導体層４３の伝導帯１８５への電気伝導に寄与するので、下向きスピンのみを半導体層４３に注入することが可能である。ここで、半導体層４３の状態密度の実線で示す線は半導体層４３のフェルミレベルである。また、１８６は価電帯を示す。一方、図２４に示すように、強磁性層４１の破線で示すレベルが、半導体層４３の伝導帯１８５の領域に位置するように外部電圧を印加することによって、強磁性層４１の上向きスピンのみを、半導体層４３に注入することが可能である。つまり、印加電圧の大きさを制御してフェルミレベルをシフトさせるだけで、半導体層４３に注入するスピン偏極を変化させることができる。
【００６３】
図４に示すスピン注入素子の光学効果の評価として、スピン注入素子に光を照射したときの反射光で行った。作成したスピン注入素子に１．６×１０４（アンペア／メートル）（≒２００Ｏｅ）の磁場を印加し多状態で、λ／４板と直線偏光子で偏光を与え、反射光をＧｅ、およびＩｎＡｌＧａＡｓのフォトセルを用いた検出器に集光してエレクトロルミネッセンスの測定を行った。測定温度は４．２Ｋとした。この結果、スピン分極率は、Ｐ＝（Ｉ＋−Ｉ−）／（Ｉ＋＋Ｉ−）で定義し、Ｉ＋、Ｉ−は、それぞれ正、負の向きの磁場における光強度としたとき、観測されたスピン分極率の値は最大で５．３％であった。
【００６４】
次に、図４における強磁性層４１をＭｎＣからＣｏＦｅに変えて同様の評価を行った結果、スピン分極率は最大２．１％が観測された。
【００６５】
【発明の効果】
以上詳述したように、本発明のハーフメタリック強磁性体を用いたトンネル接合を有する磁気抵抗効果素子によれば、特性の良い磁気ヘッドおよび固体メモリさらにはスピン注入素子が実現できる。
【図面の簡単な説明】
【図１】本発明の磁気抵抗効果素子およびスピン注入型の磁気抵抗効果素子に用いられる強磁性物質の電子状態を示す図。
【図２】本発明の磁気抵抗効果素子２０の断面構造を示す図。
【図３】本発明の磁気抵抗効果素子の変形例を示す図。
【図４】本発明のスピン注入素子の断面構造を示す図。
【図５】本発明のスピン注入素子の変形例の断面構造を示す図。
【図６】本発明の固体メモリ素子の断面構造を示す図。
【図７】磁気ヘッドあるいは磁気センサへの応用の回路構成を模式的に示す図。
【図８】第１、第２の強磁性層の磁化が平行配列の場合の磁気抵抗効果素子２０の第１の強磁性層２１、絶縁体層２２および第２の強磁性層２３の状態密度を模式的に表した図。
【図９】第１、第２の強磁性層の磁化が反平行配列の場合の図８に対応する状態密度の模式図。
【図１０】第１、第２の強磁性層の磁化が反平行配列または平行配列の場合に得られる電流−電圧特性を示す図。
【図１１】Ｃｏの状態密度を示す図。
【図１２】第２の強磁性層２３をＣｏ基合金に置換した場合の図８に対応する状態密度を示す図。
【図１３】第２の強磁性層２３をＣｏ基合金に置換した場合の図９に対応する状態密度を示す図。
【図１４】図２に示した磁気抵抗効果素子２０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示す図。
【図１５】ワードラインおよびビットラインの両方に電流が流れる位置の磁気抵抗効果素子が、両電流の和により作り出される磁場により磁化が反転される（磁気による書き込み）様子を説明する図。
【図１６】図２に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図。
【図１７】図１６のように形成されたメモリ２２０の電流−電圧特性を示す図。
【図１８】図６に示した磁気抵抗効果素子６０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示す図。
【図１９】図６に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図。
【図２０】図１９に示した固体メモリの第２の強磁性層ＭｎＣ２３と第３の強磁性層Ｃｏ６５間の電流−電圧特性を示す図。
【図２１】図１９に示した固体メモリの第１強磁性層ＭｎＣ２１と第２強磁性層ＭｎＣ２３の磁性が反平行磁化にある場合のメモリ素子の状態密度の模式図。
【図２２】図１９に示した固体メモリの第１強磁性層ＭｎＣ２１と第２強磁性層ＭｎＣ２３の磁性が平行磁化にある場合のメモリ素子の状態密度の模式図。
【図２３】図４に示すスピン注入素子が下向きスピンのみを半導体層４３に注入することが可能な場合の状態密度の模式図。
【図２４】図４に示すスピン注入素子が上向きスピンのみを半導体層４３に注入することが可能な場合の状態密度の模式図。
【符号の説明】
２０…磁気抵抗効果素子、２１…第１の強磁性層、２２…絶縁体層、２３…第２の強磁性層、３０…磁気抵抗効果素子、３１…反強磁性層、４０…磁気抵抗効果素子、４１…強磁性層、４２…縁体層、４３…半導体層、５０…磁気抵抗効果素子、５１…強磁性層、５２…半導体層、６０…磁気抵抗効果素子、６４…非磁性金属層、６５…第３の強磁性層、３０１…電源、３０２…抵抗、３０３，３０４…端子、７０…フェルミエネルギー、７１，７２，７３，７４，７５，７６、７７，７８，１０５，１０６…上向きスピンまたは下向きスピンのバンド、１４０，２０７，２１０，２２５…ビットライン、１４２，２０９，２２７…ワードライン、１４４…データライン、１４５，２４５…磁気抵抗効果素子、１４６…ＭＯＳ−ＦＥＴ、１４７…ビットラインのデコーダ、１４８…ワードラインのデコーダ、ＨＢＬ…ビットラインに流れる電流による磁化力、ＨＷＬ…ワードラインに流れる電流による磁化力、１４９…書き込みのための電源線、１５１−１５４…しきい値、１８５…伝導体レベル、１８６…価電帯レベル、２２０…メモリ素子、２３０…シリコン基板、２０１，２２１…下地層、２０８，２２６…層間絶縁膜。
【発明の属する技術分野】
本発明はハーフメタリック材料で、かつ有限の印加電圧下でもハーフメタリック材料同様の機能を有する材料を用いた磁気素子およびこれを利用した磁気抵抗効果素子、スピン注入素子、高密度磁気記録再生用磁気ヘッド、各種磁気センサ、およびスピン注入を利用して記憶、磁気抵抗効果を利用して読み出しをする固体メモリ素子およびこれらを利用した装置に関する。
【０００２】
【従来の技術】
磁気抵抗効果は、磁性体に磁場を印加したとき電気抵抗が変化する現象である。この効果を利用した磁気抵抗効果素子は、磁気ヘッドや磁気センサなどに用いられ、最近では磁気メモリ素子（ＭＲＡＭ）なども試作されるようになってきている。これら磁気抵抗効果素子は、磁気抵抗変化率が大きいこと、および、外部磁場に対する感度が大きいことが要求される。
【０００３】
近年、２つの強磁性層に絶縁層を挿入したトンネル接合、つまり強磁性トンネル接合において、トンネル電流を利用した磁気抵抗効果素子（トンネル磁気抵抗効果素子、ＴＭＲ）が見出された。強磁性トンネル接合においては磁気抵抗変化率が２０％を上回る（非特許文献１）ため、磁気ヘッドや磁気抵抗効果メモリへの応用の可能性が高まっている。しかしながら、室温における磁気抵抗変化率の値は４０％程度であり、必要な出力電圧値を得るためには更なる磁気抵抗変化率の値の上昇が望まれている。また、強磁性トンネル接合では、必要な出力電圧値を得るため印加電圧を増やすと、磁気抵抗変化率が減少するという問題が生じる（非特許文献２）。
【０００４】
一方、磁気抵抗変化率の値の上昇を目指し、強磁性トンネル接合における強磁性電極にハーフメタリック強磁性体を用いることが提案されている（特許文献１）。しかし、印加電圧を増やすと磁気抵抗変化率が減少する問題には対策がとられていない（非特許文献３）。
【０００５】
また、印加電圧を増やすと磁気抵抗変化率が減少する問題に対し、２重トンネル接合を用いることが提案されている（特許文献２）。この提案は、磁気抵抗変化率の減少を抑える効果をもたらすが、しかし、２重トンネル接合を構成する強磁性体はＣｏ基合金、あるいはＮｉ−Ｆｅ合金を用いているため、印加電圧がゼロであるときの磁気抵抗変化率の値そのものを上昇させる効果はない。
【０００６】
また、強磁性トンネル接合を用い、磁化の平行・反平行状態を利用して記憶する磁気メモリ素子においては、メモリセルからのリーク電流が存在するために、ＭＯＳトランジスタによるメモリセルの選択が必須である。メモリセルとＭＯＳトランジスタが対をなす構造は、高密度化に関しては従来のＤＲＡＭと同程度、また、プロセス技術の複合化といったデメリットをもたらす。
【０００７】
強磁性トンネル接合をＭＲＡＭに応用する場合、配線に電流を流すことにより、磁化の向きが固定されていない強磁性層（フリー層）に外部磁場（電流磁場）を印加してフリー層の磁化を反転させる。しかし、メモリセルの縮小化に伴うフリー層の磁化反転に要する磁場（スイッチング磁場）の増大は、書き込みのための配線電流の増大をもたらす。このため、ＭＲＡＭの大容量化により、消費電力の増大が避けられない。また、配線電流の増大により、配線が溶融するといった問題も考えられる。
【０００８】
この問題に対処する方法の一つとして、スピン偏極したスピン電流を注入し、磁化反転させる方法がある（非特許文献４）、（非特許文献５）。しかし、スピン電流の注入による磁化反転の方法では、ＴＭＲ素子を流れる電流密度が大きくなり、トンネル絶縁層が破壊されるおそれがある。また、スピン注入に適した素子構造はいまだ提案されていない。
【０００９】
【特許文献１】
特開平１１−１３５８５７号公報
【特許文献２】
特開２００１−１５６３５７号公報
【非特許文献１】
ジャーナル オブ アプライド フィジックス ７９巻、４７２４−４２７９頁（１９９６）（Ｊ． Ａｐｐｌ． Ｐｈｙｓ．７９， ４７２４−４７２９ （１９９６））
【非特許文献２】
フィジカル レビュー レターズ ７４巻、３２７３−３２７６頁（１９９５）（Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．７４， ３２７３−３２７６ （１９９５））
【非特許文献３】
アプライド フィジックス レターズ ７３巻、１００８−１０１０頁（１９９８）（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．７３， １００８−１０１０ （１９９８））
【非特許文献４】
フィジカル レビュー レターズ ８４巻、３１４９−３１５２頁（２０００）（Ｐｈｙｓ． Ｒｅｖ． Ｌｅｔｔ．８４， ３１４９−３１５２ （２０００））
【非特許文献５】
アプライド フィジックス レターズ ７８巻、３６６３−３６６５頁（２００１）（Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．７８，３６６３−３６６５ （２００１））
【００１０】
【発明が解決しようとする課題】
本発明の目的は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置、あるいは低い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質を用いることで、印加電圧がゼロであるときの磁気抵抗変化率の値そのものを上昇させ、さらに有限の印加電圧下においても磁気抵抗変化率は印加電圧がゼロであるときのそれと同程度となるトンネル接合型の磁気抵抗効果素子および磁気記録素子を提供することにある。
【００１１】
本発明の他の目的は、ＭＲＡＭのメモリセルとして、上記磁気抵抗効果素子を用いることで、メモリセルからのリーク電流が存在しても十分な出力信号が得られ、従って、メモリセルとＭＯＳトランジスタが対をなす構造を必要としないＭＲＡＭを提供することにある。
【００１２】
本発明のさらに他の目的は、スピン注入に適した構造を有し、上記磁気抵抗効果素子を用いることで、磁気記憶素子への書き込みを可能にする方法を提供することにある。
【００１３】
本発明のさらに他の目的は、これらの素子を応用した装置を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の磁気抵抗効果素子は、第１の強磁性層／絶縁体層／第２の強磁性層よりなる積層構造または反強磁性層／１の強磁性層／絶縁体層／第２の強磁性層よりなる積層構造の強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層構造により実現できる。
【００１５】
本発明のスピン注入素子は、強磁性層／絶縁体層／半導体層よりなる積層構造または強磁性層／半導体層磁気素子が積層された積層構造であって、前記強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる二層構造により実現できる。
【００１６】
本発明の磁気ヘッドは、前記磁気抵抗素子を構成する多層構造に、適当な電圧を印加するとともに、外部磁界を作用させることにより実現できる。
【００１７】
本発明の固体メモリは、Ｘ−Ｙマトリックス配列された前記磁気抵抗素子の一つに、選択的に記憶すべきデータに対応した外部磁界を作用させてデータを記憶させ、さらに、前記磁気抵抗素子の一つから、選択的に記憶されたデータを読み出すものとして実現できる。
【００１８】
本発明の他の固体メモリは、本発明の磁気抵抗効果素子に、さらに、非磁性金属層／第３の強磁性層が積層された多層構造をメモリ素子とし、これをＸ−Ｙマトリックス配列する。Ｘ−Ｙマトリックス配列されたメモリ素子の一つの磁気抵抗効果素子の第１の強磁性層−絶縁体層−第２の強磁性層に、記憶すべきデータに対応してトンネル電流を流してデータを記憶させる。記憶されたデータは、第２の強磁性層−非磁性金属層−第３の強磁性層を流れる電流の大きさにより読み出すものとして実現できる。
【００１９】
【発明の実施の形態】
以下、本発明にかかわる磁気抵抗効果素子の基本構成を、図１−図３を参照して説明する。
【００２０】
図１は本発明の磁気抵抗効果素子およびスピン注入型の磁気抵抗効果素子に用いられる強磁性物質の電子状態を示す図であり、第一原理的電子状態計算による、閃亜鉛鉱構造ＭｎＣの最安定構造における電子状態を表す。図１は０Ｋ（絶対温度０）の状態での計算結果を示すものである。
【００２１】
図１において、上向きスピンのバンドはフェルミエネルギー近傍にエネルギーギャップが存在し、かつ下向きスピンのバンドはフェルミエネルギー近傍で金属的である。こうした電子状態を持つ物質はハーフメタリック強磁性体と呼ばれている。図１においては、さらに、ハーフメタリック強磁性体を特徴付ける上向きスピンのバンドギャップの他に、フェルミエネルギーより１ｅＶ高いエネルギー位置において下向きスピンの状態にギャップが存在する。このエネルギーで上向きスピンのバンドは金属的である。この上向き、下向きスピンそれぞれのギャップの大きさは、０．８２ｅＶ、０．２６ｅＶであるので、室温における電気伝導において、一方のスピンのみが寄与する。また、印加電圧によって、上向き、下向きスピンの一方のみを選択し伝導させることが可能である。
【００２２】
なお、ここでは閃亜鉛鉱構造ＭｎＣの最安定構造の電子状態のみを示したが、異なる物質においても同様の電子状態を示す物質群ならば本発明の効果を機能させることができる。また、本発明に用いられる強磁性物質は、閃亜鉛鉱構造ＭｎＣの最安定構造の電子状態における上向き、下向きスピンの状態が互いに入れ替わった物質に対しても機能するから、この材料に対しても本発明が適用できることは明らかである。
【００２３】
図２は本発明の磁気抵抗効果素子２０の断面構造を示す図である。この磁気抵抗効果素子２０では、第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３を積層してトンネル接合を形成している。この素子２０では、第１の強磁性層と第２の強磁性層との間で絶縁体層２２を介してトンネル電流を流す。この素子では、第１の強磁性層２１がピン層（磁化固着層）、第２の強磁性層２３がフリー層（ＭＲＡＭの場合には記録層）である。第１の磁気抵抗効果素子では、第１の強磁性層２１および第２の強磁性層２３の少なくとも一方は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。図２では簡便のために各層を同じ厚さで表示したが、実際には、絶縁体層２２には、他の第１の強磁性層２１および第２の強磁性層２３と比較するときわめて薄いものとされる。また、第１の強磁性層２１がピン層（磁化固着層）とされるためには、第２の強磁性層２３に比し十分に厚いものとされる。
【００２４】
図３は本発明の磁気抵抗効果素子の変形例を示す図である。この磁気抵抗効果素子３０では、図２に示した第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３の積層構造の第１の強磁性層２１に接する形で、反強磁性層３１を付加した積層構造としている。この素子でも図２に示した磁気抵抗効果素子２０と同様、第１の強磁性層２１と第２の強磁性層２３との間で絶縁体層２２を介してトンネル電流を流す。この素子では、第１の強磁性層２１がピン層（磁化固着層）、第２の強磁性層２３がフリー層（ＭＲＡＭの場合には記録層）である。図３に示した磁気抵抗効果素子３０は、第１の強磁性層２１が反強磁性層３１との交換相互作用により磁化の向きが固着されていて、ピン層が安定化されている点が特徴である。磁気抵抗効果素子３０では、第１および第２の強磁性層２１および２３の少なくとも一方は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００２５】
以下、本発明にかかわるスピン注入素子の基本構成を、図４、５を参照して説明する。
【００２６】
図４は本発明のスピン注入素子の断面構造を示す図である。このスピン注入素子４０では、強磁性層４１／縁体層４２／半導体層４３を積層してトンネル接合を形成している。この素子では、強磁性層４１と半導体層４３との間で絶縁体層４２を介してトンネル電流を流し、半導体層４３に強磁性層４１のスピンを注入する。このスピン注入型の磁気抵抗効果素子４０では、強磁性層４１は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００２７】
図５は本発明のスピン注入素子の変形例の断面構造を示す図である。このスピン注入素子５０では、縁体層４２を除いて、代わりに、強磁性層５１／半導体層５２を積層してショットキー接合を形成している。この素子では、強磁性層と半導体層との間でトンネル電流を流し、半導体層５２に強磁性層５１のスピンを注入する。このスピン注入素子では、強磁性層５１は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００２８】
以下、本発明にかかわる固体メモリ素子の基本構成を、図６を参照して説明する。
【００２９】
本発明の固体メモリは、前述した図２に示す第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３よりなる多層構造の磁気抵抗素子でも実現できるが、さらに、非磁性金属層６４／第３の強磁性層６５を積層した、第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３／非磁性金属層６４／第３の強磁性層６５の多層構造とした固体メモリ素子６０でも実現できる。図６は、固体メモリ素子６０の断面構造を示す図である。第１の強磁性層２１／絶縁体層２２／第２の強磁性層２３はトンネル接合を形成し、絶縁体層２２を介して第１の強磁性層２１と第２の強磁性層２３との間にトンネル電流を流すことにより第２の強磁性層２３の磁化方向を制御する。一方、非磁性金属層６４／第３の強磁性層６５はＣＰＰ−ＧＭＲ接合を形成しており、非磁性金属層６４を介して第２の強磁性層２３と第３の強磁性層６５との間に電流を流すことで第２の強磁性層２３の磁化方向を検出する。すなわち、第１の強磁性層２１と第２の強磁性層２３との間にトンネル電流を流すことで記憶動作を行わせ、第２の強磁性層２３と第３の強磁性層６５との間に流れる電流を検出して読み出し動作を行わせるのである。この素子６０では、第１の強磁性層２１および第３の強磁性層６５がピン層、第２の強磁性層２３がフリー層である。この固体メモリ素子では、第１の強磁性層２１および第２の強磁性層２３は、図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体からなる。
【００３０】
以下、上述の各素子を利用した本発明にかかわる磁気ヘッドあるいは磁気センサ、および固体メモリへの応用例を説明する。
【００３１】
（磁気ヘッドあるいは磁気センサへの応用）
図７は磁気ヘッドあるいは磁気センサへの応用の回路構成を模式的に示す図である。以下、磁気ヘッドあるいは磁気センサと表記するのは面倒であるので、磁気ヘッドとする。図２に示す磁気抵抗効果素子２０に適当な外部電圧Ｖ、ここでは０．８Ｖ、が印加されるように、電源３０１を設ける。電源３０１と磁気抵抗効果素子２０との間には適当な抵抗３０２を挿入して、磁気抵抗効果素子２０に流れる電流を端子３０３および３０４の間で検出できるようにする。検出されるべき磁気信号は磁気抵抗効果素子２０に近接しておかれる。
【００３２】
図８は、第１、第２の強磁性層の磁化が平行配列の場合の磁気抵抗効果素子２０の第１の強磁性層２１、絶縁体層２２および第２の強磁性層２３の状態密度を模式的に表した図である。ここでは、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合を示す。図１を左方向に９０°回転した形で示し、上向きスピンに水平の平行線を付し、下向きスピンは白抜きで表示した。
【００３３】
図８では、第１の強磁性層２１はフェルミエネルギー７０の位置で、上向きスピンのバンド７１，７２がバンドギャップで隔てられ、下向きスピンのバンド７４が金属的である。その一方で印加電圧Ｖにより、第２の強磁性層はフェルミエネルギー７０の位置（点線７９の位置）で、上向きスピンのバンド７５は金属的になり、下向きスピンのバンド７７，７８はバンドギャップで隔てられることになる。つまり、印加電圧Ｖを図１に記載のハーフメタリック強磁性体における下向きスピン状態のギャップ位置に設定する、すなわち、印加した外部電圧Ｖの大きさを、第１の強磁性層２１の状態密度のフェルミエネルギー７０の位置を基準として、第２の強磁性層２３に電圧が印加されていない状態での状態密度のフェルミエネルギー７０’の位置がｅＶだけ押し下げられる大きさに設定した場合、第１、第２の強磁性層の磁化が平行配列の場合、電流が流れない。
【００３４】
図９は、第１、第２の強磁性層の磁化が反平行配列の場合の図８に対応する状態密度の模式図である。すなわち、第１の強磁性層２１の磁化は図８のままとして、第２の強磁性層２３の磁化を反転させた状態である。この場合、第１の強磁性層２１の状態密度は図８と同じであるが、第２の強磁性層２３の磁化は反転する。すなわち、平行配列の上向きスピンが下向きスピンに変わる。その結果、フェルミエネルギー７０に対応した位置（図中の点線）で、第１、第２の強磁性層の上向きスピンにのみギャップが現れる（７１，７２の間、および７７，７８の間）ので、下向きスピン７４，７５の状態を通じてトンネル電流が流れる。
【００３５】
図１０は、第１、第２の強磁性層の磁化が反平行配列または平行配列の場合に得られる電流−電圧特性を示す図である。測定温度は７７Ｋとした。図中（ａ）の曲線は、磁気抵抗効果素子２０に１２×１０４（アンペア／メートル）（≒１５００Ｏｅ）の磁場を印加した後磁場を取り除き、２つの強磁性層の磁化を平行にした場合のＩ−Ｖ特性、（ｂ）の曲線は、磁化を平行配列にした後、１２×１０４（アンペア／メートル）の大きさの磁場を逆向きに印加した後磁場を取り除き、２つの強磁性層の磁化を反平行にした場合のＩ−Ｖ特性である。（ａ）においては電圧０．６Ｖから１Ｖの範囲にほとんど電流の流れない領域が観測されたのに対して、（ｂ）においてはこの範囲でも電流が流れることが観測された。したがって、磁気抵抗効果素子２０に０．８Ｖ程度の電圧が印加されるように回路を構成すれば、端子３０３，３０４の間に表れる電圧の有無により、磁気抵抗効果素子２０に対向する位置にある磁化信号の向きを検出できることになる。
【００３６】
なお、図１０の特性（ａ）の電圧が０．２５Ｖ−０．７Ｖの範囲に注目すると、磁気抵抗効果素子２０は、この使い方で、負性抵抗を持つものであることがわかる。
【００３７】
ここで、図７では、磁気抵抗効果素子２０を使用したものとしたが、図３に示す磁気抵抗効果素子３０を使用しても同じ効果が得られる。この場合には、反強磁性層３１が付加されているから、第１の強磁性層の磁化がより安定したものとなる。
【００３８】
このため、従来のハーフメタリック強磁性体において期待された大きな磁気抵抗変化率を、有限の印加電圧下で得られるばかりでなく、磁化の平行、反平行配列によりスイッチング特性が得られる。
【００３９】
なお、上述の例では、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合について述べたが、図２、図３に示した磁気抵抗効果素子２０，３０は、第１、第２の強磁性層の一方のみが図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体で、他方はＣｏ基合金でもよい。図１１はＣｏの状態密度を示す図である。図１１では、下向きスピンの状態密度のピークが１ｅＶ付近に見られ、そのエネルギー位置で上向きスピンの状態は小さな値である。
【００４０】
図１２、図１３は、第２の強磁性層２３をＣｏ基合金に置換した場合の図８、図９に対応する状態密度を示す図である。この場合も、図１２は第１、第２の強磁性層２１，２３の磁化が平行配列の場合を示し、図１３は第１、第２の強磁性層２１，２３の磁化が反平行配列の場合を示している。図１２に示すように、第１、第２の強磁性層の磁化が平行配列のとき、電圧Ｖが印加されているとき、第１の強磁性層２１はフェルミエネルギー７０の位置で、上向きスピンのバンド７１，７２がバンドギャップで隔てられ、下向きスピンのバンド７４が金属的である。その一方で、第２の強磁性層２３はフェルミエネルギー７０の位置（図中の点線）で、上向きスピンのバンド１０５はわずかであり、下向きスピンのバンド１０６は金属的になる。その結果、電圧印加の下では、バンド７４と１０６の下向きスピンのキャリアが電気伝導を担う。一方、図１３に示すように反平行配列のときには、第１の強磁性層２１は同じであるが、第２の強磁性層２３は反転して、フェルミエネルギー７０の位置（図中の点線）で、上向きスピンのバンド１０６は金属的になるのに反し、下向きスピンのバンド１０５はわずかである。その結果、電圧印加の下では、第２の強磁性層Ｃｏの上向きスピンの状態１０６は電気伝導には寄与せず、第２の強磁性層（Ｃｏ）２３の下向きスピンの状態はわずかであるため電流の値も小さくなる。
【００４１】
したがって、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合に比べて、平行、反平行での出力電流の状態が逆になるが、図１２と図１３とでは、電流の大きさが異なるので、識別して検出できる。しかしながら、図８、図９の状態密度に比べ、スイッチング特性を得るためには検出値にカットオフを設ける必要性があるというデメリットがあるが、Ｃｏ基合金の反転磁場が小さいため外部磁場に対する感度が向上するというメリットがある。
【００４２】
第２の強磁性層の一方のみが図１に記載の強磁性物質の電子状態を持つハーフメタリック強磁性体で、他方はＣｏ基合金とした場合に得られた結果を述べる。測定温度は７７Ｋとした。トンネル接合間の電圧を０．０５Ｖに設定したとき、４×１０４（アンペア／メートル）（≒５００Ｏｅ）で磁場でＴＭＲ比は最大１８０％が観測された。また、トンネル接合間の電圧を１．００Ｖに設定し、同様の測定をしたところ１２０％が観測された。したがって、この場合でも、第１、第２の強磁性層２１，２３の両方を図１に示す強磁性物質の電子状態を持つハーフメタリック強磁性体とした場合と同様な磁気抵抗効果素子が実現できる。
【００４３】
（固体メモリへの応用１）
次に、図２または図３に示した磁気抵抗効果素子を用いた固体メモリの例を説明する。図１４は、図２に示した磁気抵抗効果素子２０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示している。図１４では、ビットライン１４０１、ビットライン１４０２と、ワードライン１４２１、ワードライン１４２２との交点に図２に記載の磁気抵抗効果素子１４５が配置されている。１４７はビットラインのデコーダ、１４８はワードラインのデコーダである。デコーダ１４７および１４８が書き込みあるいは読み出しのアドレス指定に対応して、ビットラインおよびワードラインの一つが選択されて磁気抵抗効果素子１４５に電圧が印加される。なお、ビットラインはＭＯＳ−ＦＥＴ１４６のゲートの開閉により、データライン１４４に選択的に接続される。
【００４４】
磁気抵抗効果素子１４５はワードラインおよびビットラインのそれぞれの交点に配置されるから、両方に電流が流れるときのみ、両電流の和により作り出される磁場により磁気抵抗効果素子１４５のフリー層のみが磁化を反転される。固定層の磁化は固定する。図２に場合はフリー層、固定層の厚みに違いを持たせることにより、あるいは図３に記載のように反強磁性層を用いることにより、固定層の磁化は固定する。
【００４５】
図１５は、ワードラインおよびビットラインの両方に電流が流れる位置の磁気抵抗効果素子１４５が、両電流の和により作り出される磁場により磁化が反転される（磁場による書き込み）様子を説明する図である。図１５において、ＨＢＬはビットラインに流れる電流による磁化力を、ＨＷＬはワードラインに流れる電流による磁化力を、それぞれ示す。電流の流れる、いずれかのワードライン、または、ビットラインに隣接して配列されている磁気抵抗効果素子１４５は、磁化力ＨＷＬあるいは磁化力ＨＢＬのいずれかの作用を受けるが、片方だけでは、しきい値１５１−１５４を超えることは無いから、両者が作用する位置にあるとき、磁気抵抗効果素子１４５が磁気による書き込みがなされることになる。
【００４６】
読み出しは、選択されたワードラインおよびビットラインのそれぞれの交点に配置される磁気抵抗効果素子１４５に電流が流れるか否かでデータライン１４４の電圧が変わるから記憶されているデータを知ることができる。磁気抵抗効果素子１４５のフリー層、固定層ともに図１に示したハーフメタリック強磁性体で構成されている場合、図１０で説明したようにフリー層の磁化の向きにより、スイッチング特性を有する。したがって、非破壊読出しが可能で、かつ従来技術であるＭＲＡＭのように、磁気抵抗効果素子一つに対しＭＯＳ−ＦＥＴ一つを対応させる必要がない、というメリットを有する。また、磁気抵抗効果素子のスイッチング動作のため、読み出しに際し抵抗の値そのものを出力とする事ができるので、従来技術のようにワードラインにパルス電流を流す必要もない。
【００４７】
磁気抵抗効果素子１４５の固定層を図１に示した強磁性物質の電子状態を持つハーフメタリック強磁性体で、フリー層をＣｏ基合金で構成する場合には、図１１−１３で説明したようにスイッチング特性は得られない。しかしこの場合でも、磁気抵抗効果そのものの値が大きいため、読み出しの際に出力にカットオフを設ける事で、抵抗の値そのものを出力とする事が可能である。
【００４８】
図１６は、上述の図２に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図である。シリコン基板２３０の表面に下地層３Ｃ−ＳｉＣ２２１を均一に形成した後、ＭｎＣからなる第１の強磁性層２１、３Ｃ−ＳｉＣからなる絶縁層２３、ＭｎＣからなる第２の強磁性層２３よりなるメモリ素子の層を形成する。その後、半導体分野で常用されるリソグラフィ技術により、各メモリ素子をＸ−Ｙのマトリックス状に分離するとともに、第１の強磁性層２１の上に紙面に垂直の方向にワードライン２２７を形成する。その後、ワードライン２２７の周辺を層間絶縁膜２２６で埋めて、第２の強磁性層２２と同じ高さになるようにする。ついで、ビットライン２２５を形成する。図１６は１メモリ素子を示すのみであるが、これがＸ−Ｙマトリクス状にＳｉ基板２３０上に形成される。
【００４９】
図から分かるように、ビットライン２２５とワードライン２２７に同時に電流が流れると、図１５で説明したように、メモリ素子２２０には、しきい値を越える磁界が作用してフリー層である第２の強磁性層２３は反転もしくは元の磁化状態を維持する。
【００５０】
図１７は、図１６のように形成されたメモリ２２０の電流−電圧特性を示す。測定温度は７７Ｋとした。図中（ａ）の曲線は、磁気抵抗効果素子２０に１２×１０４（アンペア／メートル）の磁場を印加した後磁場を取り除き、２つの強磁性層２１，２３の磁化を平行にした場合のＩ−Ｖ特性、（ｂ）の曲線は、１２×１０４（アンペア／メートル）の大きさの磁場を逆向きに印加した後磁場を取り除き、２つの強磁性層の磁化を反平行にした場合のＩ−Ｖ特性である。（ａ）においては電圧０．８Ｖ付近に、（ｂ）においてはこの範囲でも電流が流れる観測された。したがって、読み出し時に磁気抵抗効果素子２０に０．８Ｖ程度の電圧が印加されるように回路を構成すれば、データライン１４４に表れる電圧の有無により、メモリ素子２２０の記憶状態を検出できることになる。
【００５１】
なお、図１７の特性（ａ）の電圧が０．２５Ｖ−０．７Ｖの範囲に注目すると、磁気抵抗効果素子２０は、この使い方でも、負性抵抗を持つものであることがわかる。
【００５２】
（固体メモリへの応用２）
次に、図６に示した磁気抵抗効果素子を用いた固体メモリの例を説明する。図１８は、図１４に示した固体メモリと同様に、図６に示した磁気抵抗効果素子６０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示している。図１６では、ワードライン１４２１、ワードライン１４２２については、図１４に示した固体メモリと同様であるが、ビットラインについては一つの磁気抵抗効果素子６０に対して二つのビットラインが設けられる。すなわち、ビットライン１４０１１、ビットライン１４０１２、およびビットライン１４０２１、ビットライン１４０２２のようである。ここでも、ワードラインとビットラインとの交点に図６に記載の磁気抵抗効果素子２４５が配置されている。磁気抵抗効果素子２４５の各層については、図面が煩雑となるので参照符号は省略したが、図６と同じ順で表示した。中間の第２の強磁性層２３は、配線を見やすくするために、他の層より突出した形で表示した。一つの磁気抵抗効果素子６０に対して二つのビットラインが設けられるために、読み出しのためのビットライン１４０１１、１４０２１のためのデコーダ１４７１と、書き込みのためのビットライン１４０１２、１４０２２のためのデコーダ１４７２とが別に設けられる。ワードラインのデコーダ１４８は図１４に示した固体メモリと同様である。１４９は書き込みのための電源線である。デコーダ１４７および１４８が書き込みあるいは読み出しのアドレス指定に対応して、選択したビットラインおよびワードラインの一つを通して選択されたビットライン１４０と電源線１４９により磁気抵抗効果素子１４５に電圧が印加される。なお、ビットラインはＭＯＳ−ＦＥＴ１４６のゲートの開閉により、データライン１４４、電源線１４９に選択的に接続される。
【００５３】
磁気抵抗効果素子２４５はワードラインおよびビットラインのそれぞれの交点に配置され、例えば、ワードライン１４２１と電源線１４９に選択的に接続されたビットライン１４０１２との間に印加される電圧により、第１の強磁性層２１と第２の強磁性層２３との間にトンネル電流が流れ、第２の強磁性層２３の磁化の方向を制御する。すなわち、図６に示した磁気抵抗効果素子を用いた固体メモリでは、書き込みはトンネル電流を流すことにより行われる。一方、読み出しは、例えば、ワードライン１４２１とデータライン１４４に選択的に接続されたビットライン１４０１１との間に印加される電圧により、第２の強磁性層２１と第３の強磁性層６５との間に流れる電流により行われる。
【００５４】
図１９は、上述の図６に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図である。この例では、非磁性金属層６４はＣｕとし、第３の強磁性層６５はＣｏとした例である。
【００５５】
シリコン基板２３０の表面に下地層３Ｃ−ＳｉＣ２０１を均一に形成した後、第２のビットライン２１０（図１８で参照符号１４０２１、１４０２２で示すビットライン）を所定のメモリ素子の配列の密度に対応して、紙面と平行方向にパターニングする。この場合、第２のビットライン２１０はＡｌが良い。次いで、ＭｎＣからなる第１の強磁性層２１、３Ｃ−ＳｉＣからなる絶縁層２３、ＭｎＣからなる第２の強磁性層２３、Ｃｕからなる非磁性金属層６４およびＣｏからなる第３の強磁性層６５よりなるメモリ素子の層を形成する。その後、半導体分野で常用されるリソグラフィ技術により、各メモリ素子をＸ−Ｙのマトリックス状に分離するとともに、第２の強磁性層２３の上に紙面に垂直の方向にワードライン２０９を形成する。その後、ワードライン２０９の周辺を層間絶縁膜２０８で埋めて、第３の強磁性層２２と同じ高さになるようにする。ついで、ビットライン２０７を形成する。図１６は１メモリ素子２００を示すのみであるが、これがＸ−Ｙマトリクス状にＳｉ基板２３０上に形成される。
【００５６】
図から分かるように、第２のビットライン２１０とワードライン２０９に電圧を印加することで、絶縁体層２２を介してトンネル電流が流れる。これにより制御された第２の強磁性層２３の磁化の方向に応じて、第１のビットライン２０７とワードライン２０９の間で非磁性金属層６４を流れる電流の大きさが変わり、メモリ素子２００の記憶しているデータとして検出される。
【００５７】
図２０は、図１９に示した固体メモリの第２の強磁性層ＭｎＣ２３と第３の強磁性層Ｃｏ６５間の電流−電圧特性を示す図である。測定温度は７７Ｋとした。図中（ａ）の曲線は、第１と第２の強磁性層ＭｎＣからなるトンネル接合素子に電流を流さない場合（平行磁化）のＩ−Ｖ特性、（ｂ）の曲線は、トンネル接合素子に１０ｎＡの大きさの電流を流した後（反平行磁化）のＩ−Ｖ特性である。（ａ）（ｂ）の曲線から、ＣＰＰ−ＧＭＲ接合（強磁性層ＭｎＣ２３−非磁性金属層Ｃｕ６４−第３の強磁性層Ｃｏ６５からなる層）部分の抵抗比は１０％に達することが確認された。また、第１強磁性層ＭｎＣ２１−絶縁体層２２−第２強磁性層ＭｎＣ２３からなるトンネル接合に逆向きの電流を流すと、図中（ａ）の曲線が観測され、トンネル接合素子に流す電流の向きに対し、図中（ａ）（ｂ）の曲線の間を可逆的に変化することが観測された。この特性は、スイッチング特性ではないので、しきい値を設けて記憶データを識別するものとする必要があるが、例えば、第２の強磁性層ＭｎＣ２３と第３の強磁性層Ｃｏ６５間の電圧を０．４Ｖとすると、適当な大きさのレベルの電流で信号が得られ、大きな抵抗比が得られているので、特性の良いメモリとできる。
【００５８】
図２１および図２２は、図１９に示した固体メモリの第１強磁性層ＭｎＣ２１と第２強磁性層ＭｎＣ２３の磁性が反平行磁化および平行磁化にある場合のメモリ素子の状態密度の模式図である。上記Ｉ−Ｖ特性をこの状態密度を参照して説明する。
【００５９】
図２１において、第１の強磁性層２１は上向きスピン７１，７２がフェルミレベル７０の位置でギャップを持っており、下向きスピン７４が金属的である。第２の強磁性層２３は反平行磁化であるため、上向きスピン７６がフェルミレベル７０の位置で金属的であり、下向きスピン７７，７８がギャップを持っている。非磁性金属層６４を介して設けられた第３の強磁性層（Ｃｏ）６５は上向きスピン１０５が極めて小さい値であり、下向きスピン１０６は比較的大きい。したがって、第２の強磁性層２３の上向きスピン７６と第３の強磁性層（Ｃｏ）６５の小さい値の上向きスピン１０５が電気伝導に寄与するが、その値は小さい。このことが、図２０における特性（ａ）に対応している。
【００６０】
一方、図２２においては、第１の強磁性層２１および第２の強磁性層２３は平行磁化であるため、上向きスピン７１，７２および上向きスピン７７，７８が、ともに、フェルミレベル７０の位置でギャップを持っている。これに対して、下向きスピン７４および下向きスピン７６が、ともに、金属的である。非磁性金属層６４を介して設けられた第３の強磁性層（Ｃｏ）６５は上向きスピン１０５が極めて小さい値であり、下向きスピン１０６は比較的大きい。したがって、第２の強磁性層２３の下向きスピン７６と第３の強磁性層（Ｃｏ）６５の比較的大きい下向きスピン１０６が電気伝導に寄与する。したがって、これにより流れる電流は反平行磁化の場合よりは大きく、このことが、図２０における特性（ｂ）に対応している。
【００６１】
図１９に示した固体メモリは、記憶動作を第１の強磁性層２１から第２の強磁性層２３に流れるトンネル電流で制御し、第２の強磁性層２３から第３の強磁性層（Ｃｏ）６５に流れる電流の大きさによって、これを読み出すものであるから、電流が作る漏洩磁場を用いることなく機能する固体磁気メモリ素子となる。
【００６２】
（スピン注入素子）
つぎに、本発明にかかわるスピン注入素子の基本動作を、図２３，２４に示す状態密度の模式図を参照して説明する。図２３は、図４に示すスピン注入素子に外部電圧を印加したときの、強磁性層４１、絶縁体層４２および半導体層４３の状態密度を模式的に表したものである。図２３では、強磁性層４１の上向きスピンのバンド７１と７２のギャップの位置にフェルミレベルがあり、下向きスピン７４のみが半導体層４３の伝導帯１８５への電気伝導に寄与するので、下向きスピンのみを半導体層４３に注入することが可能である。ここで、半導体層４３の状態密度の実線で示す線は半導体層４３のフェルミレベルである。また、１８６は価電帯を示す。一方、図２４に示すように、強磁性層４１の破線で示すレベルが、半導体層４３の伝導帯１８５の領域に位置するように外部電圧を印加することによって、強磁性層４１の上向きスピンのみを、半導体層４３に注入することが可能である。つまり、印加電圧の大きさを制御してフェルミレベルをシフトさせるだけで、半導体層４３に注入するスピン偏極を変化させることができる。
【００６３】
図４に示すスピン注入素子の光学効果の評価として、スピン注入素子に光を照射したときの反射光で行った。作成したスピン注入素子に１．６×１０４（アンペア／メートル）（≒２００Ｏｅ）の磁場を印加し多状態で、λ／４板と直線偏光子で偏光を与え、反射光をＧｅ、およびＩｎＡｌＧａＡｓのフォトセルを用いた検出器に集光してエレクトロルミネッセンスの測定を行った。測定温度は４．２Ｋとした。この結果、スピン分極率は、Ｐ＝（Ｉ＋−Ｉ−）／（Ｉ＋＋Ｉ−）で定義し、Ｉ＋、Ｉ−は、それぞれ正、負の向きの磁場における光強度としたとき、観測されたスピン分極率の値は最大で５．３％であった。
【００６４】
次に、図４における強磁性層４１をＭｎＣからＣｏＦｅに変えて同様の評価を行った結果、スピン分極率は最大２．１％が観測された。
【００６５】
【発明の効果】
以上詳述したように、本発明のハーフメタリック強磁性体を用いたトンネル接合を有する磁気抵抗効果素子によれば、特性の良い磁気ヘッドおよび固体メモリさらにはスピン注入素子が実現できる。
【図面の簡単な説明】
【図１】本発明の磁気抵抗効果素子およびスピン注入型の磁気抵抗効果素子に用いられる強磁性物質の電子状態を示す図。
【図２】本発明の磁気抵抗効果素子２０の断面構造を示す図。
【図３】本発明の磁気抵抗効果素子の変形例を示す図。
【図４】本発明のスピン注入素子の断面構造を示す図。
【図５】本発明のスピン注入素子の変形例の断面構造を示す図。
【図６】本発明の固体メモリ素子の断面構造を示す図。
【図７】磁気ヘッドあるいは磁気センサへの応用の回路構成を模式的に示す図。
【図８】第１、第２の強磁性層の磁化が平行配列の場合の磁気抵抗効果素子２０の第１の強磁性層２１、絶縁体層２２および第２の強磁性層２３の状態密度を模式的に表した図。
【図９】第１、第２の強磁性層の磁化が反平行配列の場合の図８に対応する状態密度の模式図。
【図１０】第１、第２の強磁性層の磁化が反平行配列または平行配列の場合に得られる電流−電圧特性を示す図。
【図１１】Ｃｏの状態密度を示す図。
【図１２】第２の強磁性層２３をＣｏ基合金に置換した場合の図８に対応する状態密度を示す図。
【図１３】第２の強磁性層２３をＣｏ基合金に置換した場合の図９に対応する状態密度を示す図。
【図１４】図２に示した磁気抵抗効果素子２０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示す図。
【図１５】ワードラインおよびビットラインの両方に電流が流れる位置の磁気抵抗効果素子が、両電流の和により作り出される磁場により磁化が反転される（磁気による書き込み）様子を説明する図。
【図１６】図２に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図。
【図１７】図１６のように形成されたメモリ２２０の電流−電圧特性を示す図。
【図１８】図６に示した磁気抵抗効果素子６０をＸ−Ｙマトリクス状に配列した例として縦２列、横２列の場合の固体メモリを示す図。
【図１９】図６に示した磁気抵抗効果素子を用いた固体メモリをシリコン基板上に実装した例を一つのメモリ素子２２０について示す模式図。
【図２０】図１９に示した固体メモリの第２の強磁性層ＭｎＣ２３と第３の強磁性層Ｃｏ６５間の電流−電圧特性を示す図。
【図２１】図１９に示した固体メモリの第１強磁性層ＭｎＣ２１と第２強磁性層ＭｎＣ２３の磁性が反平行磁化にある場合のメモリ素子の状態密度の模式図。
【図２２】図１９に示した固体メモリの第１強磁性層ＭｎＣ２１と第２強磁性層ＭｎＣ２３の磁性が平行磁化にある場合のメモリ素子の状態密度の模式図。
【図２３】図４に示すスピン注入素子が下向きスピンのみを半導体層４３に注入することが可能な場合の状態密度の模式図。
【図２４】図４に示すスピン注入素子が上向きスピンのみを半導体層４３に注入することが可能な場合の状態密度の模式図。
【符号の説明】
２０…磁気抵抗効果素子、２１…第１の強磁性層、２２…絶縁体層、２３…第２の強磁性層、３０…磁気抵抗効果素子、３１…反強磁性層、４０…磁気抵抗効果素子、４１…強磁性層、４２…縁体層、４３…半導体層、５０…磁気抵抗効果素子、５１…強磁性層、５２…半導体層、６０…磁気抵抗効果素子、６４…非磁性金属層、６５…第３の強磁性層、３０１…電源、３０２…抵抗、３０３，３０４…端子、７０…フェルミエネルギー、７１，７２，７３，７４，７５，７６、７７，７８，１０５，１０６…上向きスピンまたは下向きスピンのバンド、１４０，２０７，２１０，２２５…ビットライン、１４２，２０９，２２７…ワードライン、１４４…データライン、１４５，２４５…磁気抵抗効果素子、１４６…ＭＯＳ−ＦＥＴ、１４７…ビットラインのデコーダ、１４８…ワードラインのデコーダ、ＨＢＬ…ビットラインに流れる電流による磁化力、ＨＷＬ…ワードラインに流れる電流による磁化力、１４９…書き込みのための電源線、１５１−１５４…しきい値、１８５…伝導体レベル、１８６…価電帯レベル、２２０…メモリ素子、２３０…シリコン基板、２０１，２２１…下地層、２０８，２２６…層間絶縁膜。
Claims (17)
- 第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造を特徴とする磁気抵抗効果素子。
- 反強磁性層／第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の少なくとも一方は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造を特徴とする磁気抵抗効果素子。
- 強磁性層／絶縁体層／半導体層が積層された強磁性トンネル接合を有する磁気素子であって、前記強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造を特徴とする磁気抵抗効果素子。
- 強磁性層／半導体層が積層された磁気素子であって、前記強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなる多層膜構造を特徴とするスピン注入素子。
- 第１の強磁性層／絶縁体層／第２の強磁性層／非磁性金属層／第３の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層は、ハーフメタリック強磁性体であり、かつフェルミエネルギー近傍で金属的なバンドを有する一方のスピンは、フェルミエネルギーよりエネルギーの高い位置にギャップを有し、かつ他方のスピンは同位置で金属的バンドを有する電子構造の物質からなり、前記第３の強磁性層はＣｏ基合金からなる多層膜構造を特徴とする固体メモリ素子。
- 請求項１ないし２のいずれかに記載の磁気抵抗素子を具備したことを特徴とする磁気ヘッド。
- 請求項１ないし２のいずれかに記載の磁気抵抗素子を具備したことを特徴とする磁気センサ。
- 請求項１ないし２のいずれかに記載の磁気抵抗素子を具備したことを特徴とする固体メモリ素子。
- 請求項３ないし４のいずれかに記載のスピン注入素子を具備したことを特徴とする固体メモリ素子。
- 第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の磁化が平行配列のとき、負性抵抗を有することを特徴とする磁気抵抗効果素子。
- 第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１および第２の強磁性層の磁化が反平行配列のとき、負性抵抗を有することを特徴とする磁気抵抗効果素子。
- 第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１あるいは第２の強磁性層が閃亜鉛鉱型ＭｎＣからなることを特徴とする磁気抵抗効果素子。
- 第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１あるいは第２の強磁性層が閃亜鉛鉱型の結晶構造を有し、かつＭｎ化合物からなることを特徴とする磁気抵抗効果素子。
- 第１の強磁性層／絶縁体層／第２の強磁性層が積層された強磁性トンネル接合を有する磁気抵抗素子であって、前記第１あるいは第２の強磁性層が閃亜鉛鉱型の結晶構造を有し、かつ格子定数が４．０ないし４．５オングストロームの範囲にあることを特徴とする磁気抵抗効果素子。
- 請求項１０ないし１４のいずれかに記載の磁気抵抗素子を具備し、かつキャパシタあるいはトランジスタを具備しないことを特徴とする固体メモリ素子。
- 請求項１０ないし１４のいずれかに記載の磁気抵抗素子を具備し、４Ｆ２のスケール則を満たすことを特徴とする固体メモリ素子。
- 請求項１０ないし１４のいずれかに記載の磁気抵抗素子を具備し、かつ負性抵抗領域を示す有限バイアス下で動作することを特徴とする磁気ヘッド。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324874A JP2004158750A (ja) | 2002-11-08 | 2002-11-08 | 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 |
| US10/700,519 US20040207961A1 (en) | 2002-11-08 | 2003-11-05 | MR (magnetoresistance) device and magnetic recording device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002324874A JP2004158750A (ja) | 2002-11-08 | 2002-11-08 | 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004158750A true JP2004158750A (ja) | 2004-06-03 |
Family
ID=32804284
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002324874A Withdrawn JP2004158750A (ja) | 2002-11-08 | 2002-11-08 | 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040207961A1 (ja) |
| JP (1) | JP2004158750A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010021361A1 (ja) * | 2008-08-22 | 2010-02-25 | キヤノンアネルバ株式会社 | 磁気抵抗効果を用いた負性抵抗素子 |
| KR100966528B1 (ko) * | 2008-04-30 | 2010-06-29 | 노던 라이트 세미컨덕터 코포레이션 | 전기 에너지를 저장하기 위한 자기 커패시터 |
| WO2010100711A1 (ja) * | 2009-03-02 | 2010-09-10 | 株式会社日立製作所 | 電波分波器 |
| JP2010279008A (ja) * | 2009-05-28 | 2010-12-09 | Korea Basic Science Inst | スピン素子を使用した弛緩発振器 |
| JP4724871B2 (ja) * | 2007-10-12 | 2011-07-13 | キヤノンアネルバ株式会社 | 磁気抵抗素子を用いた増幅装置 |
| US8013408B2 (en) | 2007-09-28 | 2011-09-06 | Canon Anelva Corporation | Negative-resistance device with the use of magneto-resistive effect |
| JP2012028798A (ja) * | 2011-09-14 | 2012-02-09 | Sony Corp | メモリ |
| KR101232851B1 (ko) | 2011-12-28 | 2013-02-13 | 고려대학교 산학협력단 | 자계 효과 트랜지스터 |
| JP2013073978A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7598555B1 (en) | 2003-08-22 | 2009-10-06 | International Business Machines Corporation | MgO tunnel barriers and method of formation |
| US7274080B1 (en) | 2003-08-22 | 2007-09-25 | International Business Machines Corporation | MgO-based tunnel spin injectors |
| US20050110004A1 (en) * | 2003-11-24 | 2005-05-26 | International Business Machines Corporation | Magnetic tunnel junction with improved tunneling magneto-resistance |
| US7252852B1 (en) | 2003-12-12 | 2007-08-07 | International Business Machines Corporation | Mg-Zn oxide tunnel barriers and method of formation |
| US7270896B2 (en) * | 2004-07-02 | 2007-09-18 | International Business Machines Corporation | High performance magnetic tunnel barriers with amorphous materials |
| US7357995B2 (en) * | 2004-07-02 | 2008-04-15 | International Business Machines Corporation | Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance |
| US7300711B2 (en) | 2004-10-29 | 2007-11-27 | International Business Machines Corporation | Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials |
| US7351483B2 (en) | 2004-11-10 | 2008-04-01 | International Business Machines Corporation | Magnetic tunnel junctions using amorphous materials as reference and free layers |
| US8314024B2 (en) * | 2008-12-19 | 2012-11-20 | Unity Semiconductor Corporation | Device fabrication |
| US7230265B2 (en) * | 2005-05-16 | 2007-06-12 | International Business Machines Corporation | Spin-polarization devices using rare earth-transition metal alloys |
| US7715141B2 (en) * | 2007-03-09 | 2010-05-11 | International Business Machines Corporation | Shield biasing for MR devices |
| DE102008026241B4 (de) * | 2008-05-30 | 2016-12-01 | Johannes-Gutenberg-Universität Mainz | Inhomogene Verbindungen mit hohem Magnetwiderstand und Verwendung |
| KR101616046B1 (ko) * | 2009-10-05 | 2016-04-27 | 삼성전자주식회사 | 발진기 및 그 동작방법 |
| TWI434025B (zh) * | 2010-02-11 | 2014-04-11 | Geeng Jen Sheu | Non - contact sensing device |
| DE102015221521A1 (de) * | 2015-11-03 | 2017-05-04 | Forschungszentrum Jülich GmbH | Tunneldiode und -transistor |
| CN107578791B (zh) * | 2016-07-04 | 2020-05-22 | 中国科学院物理研究所 | 具有高输出功率的自旋转矩振荡器及其应用 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5549978A (en) * | 1992-10-30 | 1996-08-27 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element |
| US5493465A (en) * | 1993-03-15 | 1996-02-20 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element and magnetic recording apparatus |
-
2002
- 2002-11-08 JP JP2002324874A patent/JP2004158750A/ja not_active Withdrawn
-
2003
- 2003-11-05 US US10/700,519 patent/US20040207961A1/en not_active Abandoned
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8013408B2 (en) | 2007-09-28 | 2011-09-06 | Canon Anelva Corporation | Negative-resistance device with the use of magneto-resistive effect |
| JP4724871B2 (ja) * | 2007-10-12 | 2011-07-13 | キヤノンアネルバ株式会社 | 磁気抵抗素子を用いた増幅装置 |
| KR100966528B1 (ko) * | 2008-04-30 | 2010-06-29 | 노던 라이트 세미컨덕터 코포레이션 | 전기 에너지를 저장하기 위한 자기 커패시터 |
| WO2010021361A1 (ja) * | 2008-08-22 | 2010-02-25 | キヤノンアネルバ株式会社 | 磁気抵抗効果を用いた負性抵抗素子 |
| WO2010100711A1 (ja) * | 2009-03-02 | 2010-09-10 | 株式会社日立製作所 | 電波分波器 |
| JP2010279008A (ja) * | 2009-05-28 | 2010-12-09 | Korea Basic Science Inst | スピン素子を使用した弛緩発振器 |
| JP2012028798A (ja) * | 2011-09-14 | 2012-02-09 | Sony Corp | メモリ |
| JP2013073978A (ja) * | 2011-09-26 | 2013-04-22 | Toshiba Corp | 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路 |
| KR101232851B1 (ko) | 2011-12-28 | 2013-02-13 | 고려대학교 산학협력단 | 자계 효과 트랜지스터 |
| WO2013100431A1 (ko) * | 2011-12-28 | 2013-07-04 | 고려대학교 산학협력단 | 자계 효과 트랜지스터 |
| US9257540B2 (en) | 2011-12-28 | 2016-02-09 | Korea University Research And Business Foundation | Magnetic field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040207961A1 (en) | 2004-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9978933B2 (en) | Storage element and memory | |
| JP2004158750A (ja) | 磁気抵抗効果素子、磁気記録素子およびこれらを利用した装置 | |
| Tehrani et al. | Magnetoresistive random access memory using magnetic tunnel junctions | |
| Tehrani et al. | High density submicron magnetoresistive random access memory | |
| JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
| US7869272B2 (en) | Memory device and memory for retaining information based on amagnetization state of a magnetic material | |
| US6480411B1 (en) | Magnetoresistance effect type memory, and method and device for reproducing information from the memory | |
| RU2580378C2 (ru) | Записываемый магнитный элемент | |
| JP3583102B2 (ja) | 磁気スイッチング素子及び磁気メモリ | |
| KR102369657B1 (ko) | 자기 저항 소자 및 전자 디바이스 | |
| KR20010007428A (ko) | 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및자기저항 효과 메모리셀에/로부터 정보기입 혹은 판독수행방법 | |
| JP2004186274A (ja) | スピン注入素子及びスピン注入素子を用いた磁気装置 | |
| US20070030724A1 (en) | Memory element and memory | |
| US8750036B2 (en) | Unipolar spin-transfer switching memory unit | |
| JP2005019561A (ja) | スピン注入素子及びそれを用いた磁気装置 | |
| US8194443B2 (en) | Memory device and memory | |
| CN104662686A (zh) | 存储元件、存储装置和磁头 | |
| JP4584551B2 (ja) | 電界効果型磁気抵抗効果素子およびこれを利用した電子素子 | |
| JP5166600B2 (ja) | トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ | |
| JP2006155719A (ja) | メモリ | |
| JP2006295001A (ja) | 記憶素子及びメモリ | |
| KR20060124578A (ko) | 자기저항효과에 의해 데이터를 기억하는 자기기억소자 | |
| JP4798895B2 (ja) | 強磁性体メモリとその熱補助駆動方法 | |
| JP2015103755A (ja) | 磁気抵抗メモリ素子および磁気抵抗メモリ | |
| JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051005 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051005 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070220 |